JPH0419731B2 - - Google Patents
Info
- Publication number
- JPH0419731B2 JPH0419731B2 JP61083655A JP8365586A JPH0419731B2 JP H0419731 B2 JPH0419731 B2 JP H0419731B2 JP 61083655 A JP61083655 A JP 61083655A JP 8365586 A JP8365586 A JP 8365586A JP H0419731 B2 JPH0419731 B2 JP H0419731B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- transmitting
- ack
- main data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
〔産業上の利用分野〕
本発明は、交換機相互間、CPU相互間等にお
いてフレーム単位でデータを伝送する方式に関
し、更に詳細には、データ伝送の誤りが生じても
伝送効率の低下が少ないデイジタルデータ伝送方
式に関するものである。 〔従来の技術とその問題点〕 データ伝送システムにおける伝送誤り制御方式
には２つの基本方式、即ちARQ（automatic−
repeat−request）方式とFEC（forward−error−
correction）方式があるが、簡単さと確実性のた
めに、ARQ方式が広く使用されている。ARQ方
式はACK／NAK方式とも呼ばれ、受信されたフ
レームに誤りがなければ「ACK」（肯定応答）」
が送信側に返送され、誤りがあると「NAK（否
定応答、すなわち再送要求）」が返送される。
ARQ方式には、送信側が１つのフレームを送信
して、これに対する応答を受信するまでの動作に
より、待機形ARQ、連続再送形ARQ、選択再送
形ARQの３つの方式がある。連続再送形ARQ及
び選択再送形ARQにおいては、送信側は複数の
フレームを連続的に受信側に送り、受信側はこれ
らのフレームに対する応答信号、即ちフレームに
誤りがなければACKを、誤りがあればNAKを送
る。連続再送形ARQの送信側はNAKを受信する
と、それに対応するフレームまで戻つてNAKを
受信するまでに送信したすべてのフレームを再送
する。また選択再送形ARQの送信側はNAKを受
信すると、それに対応するブロツクのみ再送す
る。これらの方式は、何れも往復伝送時間の長い
伝送システムでは効率的であるが、複数フレーム
のバツフアを必要とし、制御も複雑である。従つ
て、比較的往復伝送時間の短い伝送システムで、
簡単なシステムを実現しようとする場合には適さ
ない。 待機形ARQにおいては、送信側は１つのフレ
ームを送信すると、それに対する応答信号を受信
するまで待機し、応答信号がACKなら次のフレ
ームの送信を行い、NAKなら前に送つたフレー
ムの再送を行う方式である。第７図〜第９図が待
機形ARQの伝送の様子を説明するための図であ
る。 第７図は、信号誤りおよび信号紛失のない場合
で、１往復伝送時間で１フレームの伝送が終了
し、往復伝送時間の短い場合には効率的な伝送を
行うことができる。 第８図は、送信信号に誤りがある場合で、１フ
レームの伝送に２往復伝送時間を要し、伝送効率
はかなり低下する。 第９図は、送信信号が紛失した場合、または応
答信号が紛失した場合で、何れの場合も応答信号
は送信側に到達しない。この場合には、送信側は
無応答時間を監視し、一定時間経過後「ENQ（応
答督促）」を送信し、再び応答を待つ。一般に無
応答時間は往復伝送時間に対して十分長い時間が
とられるため、伝送効率は極端に低下してしま
う。 以上のように待機形ARQは、他の方式に比べ
て簡単であり、往復伝送時間が短かく、伝送路に
誤りのない場合には効率的であるが、伝送路に誤
りがある場合には極端に伝送効率が低下するとい
う欠点がある。 そこで、本発明の目的は、誤りが生じても伝送
効率の低下が少ないデータ伝送方式を提供するこ
とにある。 〔問題点を解決するための手段〕 上記問題点を解決し、上記目的を達成するため
の本発明は、第１の主データと誤りチエツク用デ
ータと前記第１の主データの識別データとを含む
第１のフレームを第１の送受信回路から第２の送
受信回路にフレーム単位で繰返して複数回伝送す
ること、前記第２の送受信回路において前記第１
のフレームを受信し、前記誤りチエツク用データ
を使用して前記第１の主データが誤りなく受信さ
れたか否かを判定すること、前記判定によつて前
記第１の主データの誤りのない受信が確認された
場合には前記識別信号に対応する応答信号
（ACK）を形成し、この応答信号（ACK）を前
記第１の送受信回路に伝送し、且つこれ以後にお
いて前記第２の送受信回路が受信する第１の主デ
ータを破棄し、誤りのない１つの前記第１の主デ
ータのみを有効データとして取り出すこと、前記
第１の送受信回路において前記応答信号（ACK）
を検出すること、前記応答信号（ACK）が検出
されたら、前記第１の送受信回路から前記第２の
送受信回路への前記第１のフレームの伝送を停止
し、第２の主データと誤りチエツク用データと前
記第２の主データの識別データとを含む第２のフ
レームを前記第１の送受信回路から前記第２の送
受信回路にフレーム単位で繰返して複数回伝送す
ること、前記第２の主データの受信誤りの判定、
前記第２の主データに対応する応答信号（ACK）
の形成、伝送、及び検出を前記第１の主データの
場合と同様に行うことを特徴とするデータ伝送方
式に係わるものである。 〔作用〕 上記発明においては、応答信号（ACK）が得
られるまで同一の主データを複数回送り続ける。
このため、第１回目の伝送に誤りが生じた場合に
は、第２回目以後の伝送データから有効データを
選び出すことができる。このため、データ伝送に
誤りが生じても伝送効率の低下が少ない。また、
識別信号に対応する応答信号（ACK）を返送し、
これにより送信を制御する方式であるので、従来
の待機形ARQと同様にシステムの構成が簡単に
なる。 〔実施例〕 次に、本発明の１実施例に係わるデータ伝送方
式を第１図〜第６図を参照して説明する。 第１図は、第１の送受信回路１ａと第２の送受
信回路１ｂとが第１及び第２の伝送路３，４から
成るデータ伝送回路２を介してデータのやりとり
をする全二重デイジタルデータ伝送システムを示
す。第１の送受信回路１ａは、送信側に、送信バ
ツフアメモリ５と、フレーム合成回路６と、パリ
テイ付加回路７とを順次に有し、受信側にパリテ
イエラー検出回路８と、フレーム分離回路９と、
受信バツフアメモリ１０とを順次に有する。ま
た、送信制御部１１と受信制御部１２とが設けら
れている。第２の送受信回路１ｂは第１の送受信
回路１ａと全く同一に構成されている。従つて、
第２の送受信回路１ｂの各部を示す符号にダツシ
ユを付し、各部の詳しい説明を省略する。なお、
伝送回路２には、一般に変調及び復調回路、交換
機等が含まれるが、これ等は省略され、第１及び
第２の伝送路３，４のみが示されている。 第１図の第１及び第２の伝送路３，４における
単位フレームのデータフオーマツトは第２図に示
す通りである。このフオーマツトは、誤りのない
受信結果を知らせるための応答信号（以下単に
ACKと呼ぶ）が書き込まれる２ビツトから成る
ACKフイールドC1と、このフレームに含まれる
主データが奇数番目か偶数番目を表示するデータ
（以下、NSと呼ぶ）が書き込まれる１ビツトの
NSフイールドC2と、送信データの有無を表示す
るデータ（以下DFと呼ぶ）が書き込まれる１ビ
ツトのDFフイールドC3と、多数ビツトのデータ
フイールドC4と、１ビツトのパリテイビツトフ
イールド即ちＰフイールドC5から成る。ACKフ
イールドC1には、ACKが無い場合に〔00〕又は
〔11〕が書き込まれ、奇数データに対するACKの
場合には〔01〕が書き込まれ、偶数データに対す
るACKの場合には〔10〕が書き込まれる。NSフ
イールドC2には、主データを識別するためのデ
ータとして奇数番目の送信データの場合に
いてフレーム単位でデータを伝送する方式に関
し、更に詳細には、データ伝送の誤りが生じても
伝送効率の低下が少ないデイジタルデータ伝送方
式に関するものである。 〔従来の技術とその問題点〕 データ伝送システムにおける伝送誤り制御方式
には２つの基本方式、即ちARQ（automatic−
repeat−request）方式とFEC（forward−error−
correction）方式があるが、簡単さと確実性のた
めに、ARQ方式が広く使用されている。ARQ方
式はACK／NAK方式とも呼ばれ、受信されたフ
レームに誤りがなければ「ACK」（肯定応答）」
が送信側に返送され、誤りがあると「NAK（否
定応答、すなわち再送要求）」が返送される。
ARQ方式には、送信側が１つのフレームを送信
して、これに対する応答を受信するまでの動作に
より、待機形ARQ、連続再送形ARQ、選択再送
形ARQの３つの方式がある。連続再送形ARQ及
び選択再送形ARQにおいては、送信側は複数の
フレームを連続的に受信側に送り、受信側はこれ
らのフレームに対する応答信号、即ちフレームに
誤りがなければACKを、誤りがあればNAKを送
る。連続再送形ARQの送信側はNAKを受信する
と、それに対応するフレームまで戻つてNAKを
受信するまでに送信したすべてのフレームを再送
する。また選択再送形ARQの送信側はNAKを受
信すると、それに対応するブロツクのみ再送す
る。これらの方式は、何れも往復伝送時間の長い
伝送システムでは効率的であるが、複数フレーム
のバツフアを必要とし、制御も複雑である。従つ
て、比較的往復伝送時間の短い伝送システムで、
簡単なシステムを実現しようとする場合には適さ
ない。 待機形ARQにおいては、送信側は１つのフレ
ームを送信すると、それに対する応答信号を受信
するまで待機し、応答信号がACKなら次のフレ
ームの送信を行い、NAKなら前に送つたフレー
ムの再送を行う方式である。第７図〜第９図が待
機形ARQの伝送の様子を説明するための図であ
る。 第７図は、信号誤りおよび信号紛失のない場合
で、１往復伝送時間で１フレームの伝送が終了
し、往復伝送時間の短い場合には効率的な伝送を
行うことができる。 第８図は、送信信号に誤りがある場合で、１フ
レームの伝送に２往復伝送時間を要し、伝送効率
はかなり低下する。 第９図は、送信信号が紛失した場合、または応
答信号が紛失した場合で、何れの場合も応答信号
は送信側に到達しない。この場合には、送信側は
無応答時間を監視し、一定時間経過後「ENQ（応
答督促）」を送信し、再び応答を待つ。一般に無
応答時間は往復伝送時間に対して十分長い時間が
とられるため、伝送効率は極端に低下してしま
う。 以上のように待機形ARQは、他の方式に比べ
て簡単であり、往復伝送時間が短かく、伝送路に
誤りのない場合には効率的であるが、伝送路に誤
りがある場合には極端に伝送効率が低下するとい
う欠点がある。 そこで、本発明の目的は、誤りが生じても伝送
効率の低下が少ないデータ伝送方式を提供するこ
とにある。 〔問題点を解決するための手段〕 上記問題点を解決し、上記目的を達成するため
の本発明は、第１の主データと誤りチエツク用デ
ータと前記第１の主データの識別データとを含む
第１のフレームを第１の送受信回路から第２の送
受信回路にフレーム単位で繰返して複数回伝送す
ること、前記第２の送受信回路において前記第１
のフレームを受信し、前記誤りチエツク用データ
を使用して前記第１の主データが誤りなく受信さ
れたか否かを判定すること、前記判定によつて前
記第１の主データの誤りのない受信が確認された
場合には前記識別信号に対応する応答信号
（ACK）を形成し、この応答信号（ACK）を前
記第１の送受信回路に伝送し、且つこれ以後にお
いて前記第２の送受信回路が受信する第１の主デ
ータを破棄し、誤りのない１つの前記第１の主デ
ータのみを有効データとして取り出すこと、前記
第１の送受信回路において前記応答信号（ACK）
を検出すること、前記応答信号（ACK）が検出
されたら、前記第１の送受信回路から前記第２の
送受信回路への前記第１のフレームの伝送を停止
し、第２の主データと誤りチエツク用データと前
記第２の主データの識別データとを含む第２のフ
レームを前記第１の送受信回路から前記第２の送
受信回路にフレーム単位で繰返して複数回伝送す
ること、前記第２の主データの受信誤りの判定、
前記第２の主データに対応する応答信号（ACK）
の形成、伝送、及び検出を前記第１の主データの
場合と同様に行うことを特徴とするデータ伝送方
式に係わるものである。 〔作用〕 上記発明においては、応答信号（ACK）が得
られるまで同一の主データを複数回送り続ける。
このため、第１回目の伝送に誤りが生じた場合に
は、第２回目以後の伝送データから有効データを
選び出すことができる。このため、データ伝送に
誤りが生じても伝送効率の低下が少ない。また、
識別信号に対応する応答信号（ACK）を返送し、
これにより送信を制御する方式であるので、従来
の待機形ARQと同様にシステムの構成が簡単に
なる。 〔実施例〕 次に、本発明の１実施例に係わるデータ伝送方
式を第１図〜第６図を参照して説明する。 第１図は、第１の送受信回路１ａと第２の送受
信回路１ｂとが第１及び第２の伝送路３，４から
成るデータ伝送回路２を介してデータのやりとり
をする全二重デイジタルデータ伝送システムを示
す。第１の送受信回路１ａは、送信側に、送信バ
ツフアメモリ５と、フレーム合成回路６と、パリ
テイ付加回路７とを順次に有し、受信側にパリテ
イエラー検出回路８と、フレーム分離回路９と、
受信バツフアメモリ１０とを順次に有する。ま
た、送信制御部１１と受信制御部１２とが設けら
れている。第２の送受信回路１ｂは第１の送受信
回路１ａと全く同一に構成されている。従つて、
第２の送受信回路１ｂの各部を示す符号にダツシ
ユを付し、各部の詳しい説明を省略する。なお、
伝送回路２には、一般に変調及び復調回路、交換
機等が含まれるが、これ等は省略され、第１及び
第２の伝送路３，４のみが示されている。 第１図の第１及び第２の伝送路３，４における
単位フレームのデータフオーマツトは第２図に示
す通りである。このフオーマツトは、誤りのない
受信結果を知らせるための応答信号（以下単に
ACKと呼ぶ）が書き込まれる２ビツトから成る
ACKフイールドC1と、このフレームに含まれる
主データが奇数番目か偶数番目を表示するデータ
（以下、NSと呼ぶ）が書き込まれる１ビツトの
NSフイールドC2と、送信データの有無を表示す
るデータ（以下DFと呼ぶ）が書き込まれる１ビ
ツトのDFフイールドC3と、多数ビツトのデータ
フイールドC4と、１ビツトのパリテイビツトフ
イールド即ちＰフイールドC5から成る。ACKフ
イールドC1には、ACKが無い場合に〔00〕又は
〔11〕が書き込まれ、奇数データに対するACKの
場合には〔01〕が書き込まれ、偶数データに対す
るACKの場合には〔10〕が書き込まれる。NSフ
イールドC2には、主データを識別するためのデ
ータとして奇数番目の送信データの場合に
〔０〕
が書き込まれ、偶数番目の送信データの場合に
〔１〕が書き込まれる。DFフイールドC3には、送
信データが無い場合に
が書き込まれ、偶数番目の送信データの場合に
〔１〕が書き込まれる。DFフイールドC3には、送
信データが無い場合に
〔０〕が書き込まれ、送信
データが有る場合に〔１〕が書き込まれる。な
お、データフイールドC4の内容によつて送信デ
ータ（主データ）の有無が判断できる場合には、
DFフイールドC3がなくてもよい。例えば、デー
タフイールドC4のデータがすべて
データが有る場合に〔１〕が書き込まれる。な
お、データフイールドC4の内容によつて送信デ
ータ（主データ）の有無が判断できる場合には、
DFフイールドC3がなくてもよい。例えば、デー
タフイールドC4のデータがすべて
〔０〕のとき
は送信が無効で、それ以外の場合は有効であるよ
うにデータフイールドのデータが定義されている
場合である。ＰフイールドC5には、ACKフイー
ルドC1からデータフイールドC4までのデータの
偶数パリテイが書き込まれる。なお、誤り検出の
ためにパリテイを使用せずに、CRCチエツクを
使用して誤り検出を更に確実のものにしてもよ
い。 〔動作〕 送信バツフアメモリ５は、図示されていない例
えばCPU等のデータ源から送信データ（第１の
主データ）を読み込み、これを一時的に保持す
る。この保持時間は現在送信中の第１の主データ
が相方側の第２の送受信回路１ｂに送られ、この
第２の送受信回路１ｂからACKが第１の送受信
回路１ａに返送され、これが確認されるまでであ
る。送信バツフアメモリ５の第１の主データは、
送信制御部１１の制御に基づいて読み出され、フ
レーム合成回路６に送られる。フレーム合成回路
６は、受信制御部１２から送られるACKと送信
制御部１１から送られるDF及びNSと、送信バツ
フアメモリ５から送られる第１の主データとによ
つて、第２図のフオーマツトのＰフイールドC5
以外のフイールドC1〜C4に対するデータの配置
を達成する。 なお、DFは送信バツフアメモリ５におけるデ
ータの有無を送信制御部１１でチエツクすること
により決定される。送信制御部１１はデータ伝送
の開始時に奇数番目の第１の主データを示すNS
＝０を送出し、次に第２の主データ（偶数番目デ
ータ）を送る時にNS＝１を送出し、この次の奇
数番目の主データを送る時にはNS＝０を再び送
出する。受信制御部１２からフレーム合成回路６
に与えるACKは、第２の送受信回路１ｂから第
１の送受信回路１ａに向つて送られるデータフオ
ーマツト中のNSとDFとによつて決定される。
今、主データが有りを示すDF＝１と、奇数番目
の主データであることを示すNS＝０とが第１の
送受信回路１ａのフレーム分離回路９から受信制
御回路１２に与えられると、ACK＝01がフレー
ム合成回路６に与えられ、これがACKフイール
ドC1に書き込まれる。 パリテイ付加回路７は、ACKフイールドC1か
らデータフイールドC4までの偶数パリテイを決
定し、パリテイビツトフイールドC5にこれを書
き込む。これにより、第５図に示す１フレーム分
のフオーマツトが完成し、第１の伝送路３によつ
て第２の送受信回路１ｂに送られる。 ところで、本発明に従うデータ伝送方式におい
ては、同一内容の主データ（フレーム）を複数回
送る。第３図は誤りのない場合の本発明に従う複
数回伝送状態を示す。今、t0〜t1で第１番目の主
データを第１の送受信回路１ａから送り出した後
に、t1〜t2、t2〜t3、t3〜t4区間においても同一の
第１番目の主データを送り出す。即ち、送信に対
する（ACKの受信）を待たずに、同一データの
送出を行う。この複数回のデータ送出は、ACK
が得られるまで行われる。第３図のt0〜t1で送信
されたデータは第２の送受信回路１ｂでt1〜t2で
受信される。第２図に示すフオーマツトでデータ
が第２の送受信回路１ｂに入力すると、パリテイ
エラー検出回路８′でパリテイチエツクが行われ
る。もし、パリテイエラーが検出された時にはこ
のフレームのデータは破棄される。エラーのない
時には、パリテイフイールドC5以外のフイール
ドC5以外のフイールドのデータがフレーム分離
回路９′に送られる。フレーム分離回路９′は第２
図に示すフオーマツトのACKフイールドC1から
ACKを抽出して送信制御部１１′に出力し、NS
フイールドC2及びDFフイールドC3からNS及び
DFを抽出して受信制御部１２′に出力し、データ
フイールドC4を抽出して受信バツフア１０′に出
力する。 第２の送受信回路１ｂにおける送信制御部１
１′はフレーム分離回路９′からACKが得られた
時に、送信バツフアメモリ５′のデータを新しい
データに入れ替える。受信制御部１２′は、フレ
ーム分離回路９′から得られるDFとNSに基づい
てACKを形成し、フレーム合成回路６′に出力す
る。第３図の場合には、t1〜t2で第１番目（奇数
番目）のデータが受信されるので、ACK＝01が
フレーム合成回路６′に与えられる。フレーム合
成回路６′においては、第２の送受信回路１ｂか
ら第１の送受信回路１ａに送るデータフオーマツ
トが第１の送受信回路１ａの場合と同様に形成さ
れ、更にパリテイ付加回路７′でパリテイビツト
が付加されて第３図のt2〜t3の期間に第１の送受
信回路１ａに向つて送出される。 第１の送受信回路１ａは、t3〜t4において第２
の送受信回路１ｂと同様にパリテイエラー検出、
及びフレーム分離をなす。フレーム分離回路９か
らACK＝01が得られていることを送信制御部１
１が確認すれば、第１番目の主データ（第１番目
のフレーム）の送信が終了する。これにより、第
１の送受信回路１ａから第２の送受信回路１ｂに
対する第１番目の主データの送信が確実に行われ
たことになるので、送信バツフアメモリ５が第１
番目の主データを保持することが不要になる。そ
こで、第２番目（偶数番目）の主データが送信バ
ツフアメモリ５に読み込まれ、t4〜t5で第２の送
受信回路１ｂに向つて送出される。第２番目の主
データの場合には、偶数番目を示すNS＝１がNS
フイールドC2に書き込まれたフオーマツトで送
られる。第３番目の主データを伝送する場合には
NS＝０をNSフイールドC2に書き込んで送る。
誤りのない伝送が行われている場合には、第２番
目のデータ伝送に応答してACK＝10が返送され
てくる。また第３番目のデータ伝送に応答して
ACK＝01が返送されてくる。 この発明に従うデータ伝送方式で極めて重要な
ことは、NAKを使用せずにACKのみを使用する
方式であるに拘らず、t0〜t1で第１番目の主デー
タの第１回目の伝送が行われた後のt1〜t2、t2〜
t3、t3〜t4において、第１番目の主データの第２、
第３及び第４回目の伝送を行うことである。即
ち、第１番目の主データが第２の送受信回路１ｂ
で確実に受信されたことを示す応答信号（ACK）
が第１の送受信回路１ａに向つて送り返されるま
で、同一主データを複数回繰返して送り続ける。
なお、フレーム内のACKフイールドのデータは
繰返し伝送において必ずしも一定でない。第３図
の場合は第１回目の送信が誤りなく行われている
ので、t2〜t5で得られる第２、第３及び第４回目
の受信データは破棄される。第２の送受信回路１
ｂにおいて受信データを破棄するか否かはNSの
検出により決定される。 第１の送受信回路１ａから第２の送受信回路１
ｂに対する第１回目の主データの伝送において誤
りが生じた場合には、第４図に示す動作になる。
第４図のt0〜t1に第１番目（奇数番目）のデータ
が送られ、パリテイエラー検出回路８′における
パリテイチエツクで誤りであることがt1〜t2で検
出されたら、このフレームの主データは破棄され
る。第１番目の主データはこれに対する応答信号
（ACK）を待たずに、t1〜t2においても伝送され
る。そこで、第２の送受信回路１ｂは、t2〜t3で
第２回目の伝送による主データを受信する。も
し、この主データを含むフレームに誤りがなけれ
ば、t3〜t4でACK＝01が第１の送受信回路１ａに
向つて送り返される。第１の送受信回路１ａは、
t4〜t5でACK＝01を検出すると、第１番目の主デ
ータの伝送を停止し、t5〜t6では第２番目の主デ
ータを送出する。従つて、第１回目のデータ伝送
で誤りが生じた場合には、同一データを５回伝送
することになる。今、１フレーム伝送時間をＴと
すれば、誤りが生じない場合の最低限必要な往復
伝送時間は4Tであり、第３図のt0〜t1で誤りが生
じた場合に必要になるデータ伝送時間は5Tとな
る。従つて、データ伝送に誤りが生じても、デー
タ伝送時間が１フレーム伝送時間Ｔだけ長くなる
のみである。 第４図で第２番目の主データがt5〜t6で送信さ
れ、t6〜t7で受信が確認され、t6〜t7で第２回目
の送信がなされ、t7〜t8で誤りであることが確認
された場合には、既にt6〜t7で誤りのない受信が
完了しているので、第２番目の主データを５回以
上伝送することはない。第１回目のデータ伝送に
基づくACK＝10の応答がt8〜t9で得られた時に第
２番目の主データ伝送は終了する。 第１の送受信回路１ａから第２の送受信回路１
ｂに対する伝送においてフレームが紛失した場
合、又は第２の送受信回路１ｂから第２の送受信
回路１ａに対するACKの伝送に誤りがあつたり、
紛失したりした場合には、所望のACKが得られ
ないので、得られるまで、同一データの伝送を繰
返す。 送信制御部１１及び受信制御部１２はCPUに
て構成されている。第５図は、CPUにおける所
定のプログラムに従う動作手順を示すフローチヤ
ートである。データ伝送開始時には、ステツプ
P1において、DFフイールドC3に書き込むデータ
即ちDFを０に設定し、且つNSフイールドC2に書
き込むデータとしてF1＝０を設定する。ステツ
プP1において初期設定が終了したら、ステツプ
P2で送信バツフアメモリ５に送信データ（主デ
ータ）を入力させる。次に、ステツプP3におい
て、送信バツフアメモリ５に保持されている主デ
ータの番号が奇数であることを示すNS＝０を作
成し、同時に、送信データが有ることを示すDF
＝１を作成し、これ等をフレーム合成回路６に与
える。これにより、第３図及び第４図に示す如き
複数回の同一データ伝送が行われ、第２の送受信
回路１ｂから第１の送受信回路１ａに向つて
ACKが返送されてくる。そこで、送信制御部１
１においては、現在送信中のデータに対する
ACKがフレーム分離回路９から得られることを
ステツプP4で待つ。そして、このステツプP4に
おいて、ACKの内容を解読する。もし、ACK＝
01であれば、ステツプP5において、ステツプP3
で設定し且つ出力したNSを示すフラグF1にACK
＝01が対応するか否かを判定する。今、ステツプ
P1における初期設定時のフラグF1が奇数を示す
は送信が無効で、それ以外の場合は有効であるよ
うにデータフイールドのデータが定義されている
場合である。ＰフイールドC5には、ACKフイー
ルドC1からデータフイールドC4までのデータの
偶数パリテイが書き込まれる。なお、誤り検出の
ためにパリテイを使用せずに、CRCチエツクを
使用して誤り検出を更に確実のものにしてもよ
い。 〔動作〕 送信バツフアメモリ５は、図示されていない例
えばCPU等のデータ源から送信データ（第１の
主データ）を読み込み、これを一時的に保持す
る。この保持時間は現在送信中の第１の主データ
が相方側の第２の送受信回路１ｂに送られ、この
第２の送受信回路１ｂからACKが第１の送受信
回路１ａに返送され、これが確認されるまでであ
る。送信バツフアメモリ５の第１の主データは、
送信制御部１１の制御に基づいて読み出され、フ
レーム合成回路６に送られる。フレーム合成回路
６は、受信制御部１２から送られるACKと送信
制御部１１から送られるDF及びNSと、送信バツ
フアメモリ５から送られる第１の主データとによ
つて、第２図のフオーマツトのＰフイールドC5
以外のフイールドC1〜C4に対するデータの配置
を達成する。 なお、DFは送信バツフアメモリ５におけるデ
ータの有無を送信制御部１１でチエツクすること
により決定される。送信制御部１１はデータ伝送
の開始時に奇数番目の第１の主データを示すNS
＝０を送出し、次に第２の主データ（偶数番目デ
ータ）を送る時にNS＝１を送出し、この次の奇
数番目の主データを送る時にはNS＝０を再び送
出する。受信制御部１２からフレーム合成回路６
に与えるACKは、第２の送受信回路１ｂから第
１の送受信回路１ａに向つて送られるデータフオ
ーマツト中のNSとDFとによつて決定される。
今、主データが有りを示すDF＝１と、奇数番目
の主データであることを示すNS＝０とが第１の
送受信回路１ａのフレーム分離回路９から受信制
御回路１２に与えられると、ACK＝01がフレー
ム合成回路６に与えられ、これがACKフイール
ドC1に書き込まれる。 パリテイ付加回路７は、ACKフイールドC1か
らデータフイールドC4までの偶数パリテイを決
定し、パリテイビツトフイールドC5にこれを書
き込む。これにより、第５図に示す１フレーム分
のフオーマツトが完成し、第１の伝送路３によつ
て第２の送受信回路１ｂに送られる。 ところで、本発明に従うデータ伝送方式におい
ては、同一内容の主データ（フレーム）を複数回
送る。第３図は誤りのない場合の本発明に従う複
数回伝送状態を示す。今、t0〜t1で第１番目の主
データを第１の送受信回路１ａから送り出した後
に、t1〜t2、t2〜t3、t3〜t4区間においても同一の
第１番目の主データを送り出す。即ち、送信に対
する（ACKの受信）を待たずに、同一データの
送出を行う。この複数回のデータ送出は、ACK
が得られるまで行われる。第３図のt0〜t1で送信
されたデータは第２の送受信回路１ｂでt1〜t2で
受信される。第２図に示すフオーマツトでデータ
が第２の送受信回路１ｂに入力すると、パリテイ
エラー検出回路８′でパリテイチエツクが行われ
る。もし、パリテイエラーが検出された時にはこ
のフレームのデータは破棄される。エラーのない
時には、パリテイフイールドC5以外のフイール
ドC5以外のフイールドのデータがフレーム分離
回路９′に送られる。フレーム分離回路９′は第２
図に示すフオーマツトのACKフイールドC1から
ACKを抽出して送信制御部１１′に出力し、NS
フイールドC2及びDFフイールドC3からNS及び
DFを抽出して受信制御部１２′に出力し、データ
フイールドC4を抽出して受信バツフア１０′に出
力する。 第２の送受信回路１ｂにおける送信制御部１
１′はフレーム分離回路９′からACKが得られた
時に、送信バツフアメモリ５′のデータを新しい
データに入れ替える。受信制御部１２′は、フレ
ーム分離回路９′から得られるDFとNSに基づい
てACKを形成し、フレーム合成回路６′に出力す
る。第３図の場合には、t1〜t2で第１番目（奇数
番目）のデータが受信されるので、ACK＝01が
フレーム合成回路６′に与えられる。フレーム合
成回路６′においては、第２の送受信回路１ｂか
ら第１の送受信回路１ａに送るデータフオーマツ
トが第１の送受信回路１ａの場合と同様に形成さ
れ、更にパリテイ付加回路７′でパリテイビツト
が付加されて第３図のt2〜t3の期間に第１の送受
信回路１ａに向つて送出される。 第１の送受信回路１ａは、t3〜t4において第２
の送受信回路１ｂと同様にパリテイエラー検出、
及びフレーム分離をなす。フレーム分離回路９か
らACK＝01が得られていることを送信制御部１
１が確認すれば、第１番目の主データ（第１番目
のフレーム）の送信が終了する。これにより、第
１の送受信回路１ａから第２の送受信回路１ｂに
対する第１番目の主データの送信が確実に行われ
たことになるので、送信バツフアメモリ５が第１
番目の主データを保持することが不要になる。そ
こで、第２番目（偶数番目）の主データが送信バ
ツフアメモリ５に読み込まれ、t4〜t5で第２の送
受信回路１ｂに向つて送出される。第２番目の主
データの場合には、偶数番目を示すNS＝１がNS
フイールドC2に書き込まれたフオーマツトで送
られる。第３番目の主データを伝送する場合には
NS＝０をNSフイールドC2に書き込んで送る。
誤りのない伝送が行われている場合には、第２番
目のデータ伝送に応答してACK＝10が返送され
てくる。また第３番目のデータ伝送に応答して
ACK＝01が返送されてくる。 この発明に従うデータ伝送方式で極めて重要な
ことは、NAKを使用せずにACKのみを使用する
方式であるに拘らず、t0〜t1で第１番目の主デー
タの第１回目の伝送が行われた後のt1〜t2、t2〜
t3、t3〜t4において、第１番目の主データの第２、
第３及び第４回目の伝送を行うことである。即
ち、第１番目の主データが第２の送受信回路１ｂ
で確実に受信されたことを示す応答信号（ACK）
が第１の送受信回路１ａに向つて送り返されるま
で、同一主データを複数回繰返して送り続ける。
なお、フレーム内のACKフイールドのデータは
繰返し伝送において必ずしも一定でない。第３図
の場合は第１回目の送信が誤りなく行われている
ので、t2〜t5で得られる第２、第３及び第４回目
の受信データは破棄される。第２の送受信回路１
ｂにおいて受信データを破棄するか否かはNSの
検出により決定される。 第１の送受信回路１ａから第２の送受信回路１
ｂに対する第１回目の主データの伝送において誤
りが生じた場合には、第４図に示す動作になる。
第４図のt0〜t1に第１番目（奇数番目）のデータ
が送られ、パリテイエラー検出回路８′における
パリテイチエツクで誤りであることがt1〜t2で検
出されたら、このフレームの主データは破棄され
る。第１番目の主データはこれに対する応答信号
（ACK）を待たずに、t1〜t2においても伝送され
る。そこで、第２の送受信回路１ｂは、t2〜t3で
第２回目の伝送による主データを受信する。も
し、この主データを含むフレームに誤りがなけれ
ば、t3〜t4でACK＝01が第１の送受信回路１ａに
向つて送り返される。第１の送受信回路１ａは、
t4〜t5でACK＝01を検出すると、第１番目の主デ
ータの伝送を停止し、t5〜t6では第２番目の主デ
ータを送出する。従つて、第１回目のデータ伝送
で誤りが生じた場合には、同一データを５回伝送
することになる。今、１フレーム伝送時間をＴと
すれば、誤りが生じない場合の最低限必要な往復
伝送時間は4Tであり、第３図のt0〜t1で誤りが生
じた場合に必要になるデータ伝送時間は5Tとな
る。従つて、データ伝送に誤りが生じても、デー
タ伝送時間が１フレーム伝送時間Ｔだけ長くなる
のみである。 第４図で第２番目の主データがt5〜t6で送信さ
れ、t6〜t7で受信が確認され、t6〜t7で第２回目
の送信がなされ、t7〜t8で誤りであることが確認
された場合には、既にt6〜t7で誤りのない受信が
完了しているので、第２番目の主データを５回以
上伝送することはない。第１回目のデータ伝送に
基づくACK＝10の応答がt8〜t9で得られた時に第
２番目の主データ伝送は終了する。 第１の送受信回路１ａから第２の送受信回路１
ｂに対する伝送においてフレームが紛失した場
合、又は第２の送受信回路１ｂから第２の送受信
回路１ａに対するACKの伝送に誤りがあつたり、
紛失したりした場合には、所望のACKが得られ
ないので、得られるまで、同一データの伝送を繰
返す。 送信制御部１１及び受信制御部１２はCPUに
て構成されている。第５図は、CPUにおける所
定のプログラムに従う動作手順を示すフローチヤ
ートである。データ伝送開始時には、ステツプ
P1において、DFフイールドC3に書き込むデータ
即ちDFを０に設定し、且つNSフイールドC2に書
き込むデータとしてF1＝０を設定する。ステツ
プP1において初期設定が終了したら、ステツプ
P2で送信バツフアメモリ５に送信データ（主デ
ータ）を入力させる。次に、ステツプP3におい
て、送信バツフアメモリ５に保持されている主デ
ータの番号が奇数であることを示すNS＝０を作
成し、同時に、送信データが有ることを示すDF
＝１を作成し、これ等をフレーム合成回路６に与
える。これにより、第３図及び第４図に示す如き
複数回の同一データ伝送が行われ、第２の送受信
回路１ｂから第１の送受信回路１ａに向つて
ACKが返送されてくる。そこで、送信制御部１
１においては、現在送信中のデータに対する
ACKがフレーム分離回路９から得られることを
ステツプP4で待つ。そして、このステツプP4に
おいて、ACKの内容を解読する。もし、ACK＝
01であれば、ステツプP5において、ステツプP3
で設定し且つ出力したNSを示すフラグF1にACK
＝01が対応するか否かを判定する。今、ステツプ
P1における初期設定時のフラグF1が奇数を示す
〔０〕であり、ACKが奇数を示す〔01〕であれ
ば、ACKとフラグF1との対応関係が正しいので、
YESの出力がステツプP5から得られ、奇数番目
のデータの送信が完了し、第２番目の主データの
送信のために、ステツプP7でDFが一旦
ば、ACKとフラグF1との対応関係が正しいので、
YESの出力がステツプP5から得られ、奇数番目
のデータの送信が完了し、第２番目の主データの
送信のために、ステツプP7でDFが一旦
〔０〕に
設定され、且つフラグF1の内容即ちNSの内容が
反転される。即ち、ステツプP5でフラグF1が奇
数を示すデータであつた場合には、ステツプP7
で偶数を示すフラグF1（NS＝１）が設定される。 ステツプP4からACK＝10が発生した時には、
ステツプP6において、ACK＝10がステツプP3で
設定されたフラグF1に対応するか否かを判定す
る。第１番目（奇数番目）のデータ伝送時にはフ
ラグF1は
設定され、且つフラグF1の内容即ちNSの内容が
反転される。即ち、ステツプP5でフラグF1が奇
数を示すデータであつた場合には、ステツプP7
で偶数を示すフラグF1（NS＝１）が設定される。 ステツプP4からACK＝10が発生した時には、
ステツプP6において、ACK＝10がステツプP3で
設定されたフラグF1に対応するか否かを判定す
る。第１番目（奇数番目）のデータ伝送時にはフ
ラグF1は
〔０〕であるので、偶数番目のデータ
を示すACK＝10に対応しないためNOの出力とな
り、ステツプP3のフラグF1が偶数番目であるこ
とを示す〔１〕の場合には、ACK＝10に対応す
るので、YESの出力を発生し、次のステツプP7
に移る。 ステツプP4においてACK＝00又は11が判定さ
れた場合、又はステツプP5、P6の出力がNOの場
合には、データ伝送の誤り、又は紛失があつたこ
とを示すので、ステツプP4に戻り、第２回目以
後のデータ伝送に対するACKを待ち、入力する
ACKの内容を解読する。そして、正しいACKが
得られた時に、ステツプP5又はP6の出力がYES
になり、次の主データの伝送が開始する。 第６図は受信制御部１２の動作を示すフローチ
ヤートである。まず、フラグF2をステツプP11で
設定する。即ち、第２の送受信回路１ｂから第１
の送受信回路１ａに向つて送られるデータの奇数
番目及び偶数番目を示すNSを設定する。初期状
態においては、第１番目（奇数番目）の主データ
を示すフラグF1＝NS（０）を設定する。次に、
ステツプP12において、フレーム分離回路９から
与えられるDF（データ有無信号）がデータ有りの
〔１〕であるか否かを判定する。NOであれば、
DF＝１になるまで待機し、〔１〕の場合には
YESとなり、次のステツプP13に行く。ステツプ
P13においては、NS＝１かNS＝０かが判定され
る。NS＝０の場合には、ステツプP14でACK＝
01が、NS＝１の場合にはステツプP15でACK＝
10がフレーム合成回路６に対して出力される。な
お、受信制御部１２からフレーム合成回路６に
ACKが与えられ、これを伴なつたデータ伝送が
１回行われたら、送受信制御部１２における
ACKは〔00〕にクリアされる。ステツプP16にお
いては、フレーム分離回路９から得られるNSの
内容とステツプP11又はP17で設定されたフラグF2
の内容とが一致するか否かが判定される。例え
ば、第１番目のデータの受信のために、ステツプ
P11でフラグF2が奇数を示す
を示すACK＝10に対応しないためNOの出力とな
り、ステツプP3のフラグF1が偶数番目であるこ
とを示す〔１〕の場合には、ACK＝10に対応す
るので、YESの出力を発生し、次のステツプP7
に移る。 ステツプP4においてACK＝00又は11が判定さ
れた場合、又はステツプP5、P6の出力がNOの場
合には、データ伝送の誤り、又は紛失があつたこ
とを示すので、ステツプP4に戻り、第２回目以
後のデータ伝送に対するACKを待ち、入力する
ACKの内容を解読する。そして、正しいACKが
得られた時に、ステツプP5又はP6の出力がYES
になり、次の主データの伝送が開始する。 第６図は受信制御部１２の動作を示すフローチ
ヤートである。まず、フラグF2をステツプP11で
設定する。即ち、第２の送受信回路１ｂから第１
の送受信回路１ａに向つて送られるデータの奇数
番目及び偶数番目を示すNSを設定する。初期状
態においては、第１番目（奇数番目）の主データ
を示すフラグF1＝NS（０）を設定する。次に、
ステツプP12において、フレーム分離回路９から
与えられるDF（データ有無信号）がデータ有りの
〔１〕であるか否かを判定する。NOであれば、
DF＝１になるまで待機し、〔１〕の場合には
YESとなり、次のステツプP13に行く。ステツプ
P13においては、NS＝１かNS＝０かが判定され
る。NS＝０の場合には、ステツプP14でACK＝
01が、NS＝１の場合にはステツプP15でACK＝
10がフレーム合成回路６に対して出力される。な
お、受信制御部１２からフレーム合成回路６に
ACKが与えられ、これを伴なつたデータ伝送が
１回行われたら、送受信制御部１２における
ACKは〔00〕にクリアされる。ステツプP16にお
いては、フレーム分離回路９から得られるNSの
内容とステツプP11又はP17で設定されたフラグF2
の内容とが一致するか否かが判定される。例え
ば、第１番目のデータの受信のために、ステツプ
P11でフラグF2が奇数を示す
〔０〕であり、受信
したフオーマツトのNSフイールドC2のNSデー
タも
したフオーマツトのNSフイールドC2のNSデー
タも
〔０〕であれば、YESの出力となり、受信
が完了する。即ちパリテイエラー検出回路８でパ
リテイエラーがないことが検出された時のみフレ
ーム分離回路９からNSが得られ、このNSが正し
ければ結局エラーがなかつたことになるため受信
完了となる。従つて、次のステツプP17でフラグ
F2が反転され、第２番目の主データの受信の準
備が行われる。また、ステツプP18において、受
信バツフアメモリ１０のデータを出力させ、しか
る後、ステツプP12に戻る。なお、ステツプP12で
NSとフラグF2とが不一致のためにNOの出力が
得られた場合は、破棄すべきデータが入力してい
ることになるので、ステツプP12に戻る。 〔変形例〕 本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (a) 誤りチエツク用データとしてCRCを使用す
る場合にも適用可能である。 (b) 送信制御部１１と受信制御部１２とを共通の
CPUを使用する構成としてもよい。 (c) 端末装置間のデータ伝送にも適用可能であ
る。 (d) 伝送回路２を時分割多重、又は周波数多重等
の伝送回路にする場合にも適用可能である。 〔発明の効果〕 上述から明らかな如く、本発明によれば、伝送
に誤りが生じても、伝送効率の低下が少なくな
る。
が完了する。即ちパリテイエラー検出回路８でパ
リテイエラーがないことが検出された時のみフレ
ーム分離回路９からNSが得られ、このNSが正し
ければ結局エラーがなかつたことになるため受信
完了となる。従つて、次のステツプP17でフラグ
F2が反転され、第２番目の主データの受信の準
備が行われる。また、ステツプP18において、受
信バツフアメモリ１０のデータを出力させ、しか
る後、ステツプP12に戻る。なお、ステツプP12で
NSとフラグF2とが不一致のためにNOの出力が
得られた場合は、破棄すべきデータが入力してい
ることになるので、ステツプP12に戻る。 〔変形例〕 本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 (a) 誤りチエツク用データとしてCRCを使用す
る場合にも適用可能である。 (b) 送信制御部１１と受信制御部１２とを共通の
CPUを使用する構成としてもよい。 (c) 端末装置間のデータ伝送にも適用可能であ
る。 (d) 伝送回路２を時分割多重、又は周波数多重等
の伝送回路にする場合にも適用可能である。 〔発明の効果〕 上述から明らかな如く、本発明によれば、伝送
に誤りが生じても、伝送効率の低下が少なくな
る。
第１図は本発明の１実施例に係わるデータ伝送
方式を示すブロツク図、第２図は単位フレームの
フオーマツトを示す図、第３図は伝送誤りがない
場合のデータのやりとりを示す図、第４図は伝送
誤りのある場合のデータのやりとりを示す図、第
５図は送信制御部の動作手順を示す流れ図、第６
図は受信制御部の動作手順を示す流れ図、第７図
は従来の待機形ARQ方式で誤りのない場合のデ
ータのやりとりを示す図、第８図は従来の待機形
ARQ方式で誤りのある場合のデータのやりとり
を示す図、第９図は従来の待機形ARQ方式でデ
ータが紛失した場合のデータのやりとりを示す図
である。 １ａ……第１の送受信回路、１ｂ……第２の送
受信回路、２……伝送回路、５……送信バツフア
メモリ、６……フレーム合成回路、７……パリテ
イ付加回路、８……パリテイエラー検出回路、９
……フレーム分離回路、１０……受信バツフアメ
モリ、１１……送信制御部、１２……受信制御
部。
方式を示すブロツク図、第２図は単位フレームの
フオーマツトを示す図、第３図は伝送誤りがない
場合のデータのやりとりを示す図、第４図は伝送
誤りのある場合のデータのやりとりを示す図、第
５図は送信制御部の動作手順を示す流れ図、第６
図は受信制御部の動作手順を示す流れ図、第７図
は従来の待機形ARQ方式で誤りのない場合のデ
ータのやりとりを示す図、第８図は従来の待機形
ARQ方式で誤りのある場合のデータのやりとり
を示す図、第９図は従来の待機形ARQ方式でデ
ータが紛失した場合のデータのやりとりを示す図
である。 １ａ……第１の送受信回路、１ｂ……第２の送
受信回路、２……伝送回路、５……送信バツフア
メモリ、６……フレーム合成回路、７……パリテ
イ付加回路、８……パリテイエラー検出回路、９
……フレーム分離回路、１０……受信バツフアメ
モリ、１１……送信制御部、１２……受信制御
部。
Claims (1)
- 【特許請求の範囲】 １ 第１の主データと誤りチエツク用データと前
記第１の主データの識別データとを含む第１のフ
レームを第１の送受信回路から第２の送受信回路
にフレーム単位で繰返して複数回伝送すること、 前記第２の送受信回路において前記第１のフレ
ームを受信し、前記誤りチエツク用データを使用
して前記第１の主データが誤りなく受信されたか
否かを判定すること、 前記判定によつて前記第１の主データの誤りの
ない受信が確認された場合には前記識別信号に対
応する応答信号（ACK）を形成し、この応答信
号（ACK）を前記第１の送受信回路に伝送し、
且つこれ以後において前記第２の送受信回路が受
信する第１の主データを破棄し、誤りのない１つ
の前記第１の主データのみを有効データとして取
り出すこと、 前記第１の送受信回路において前記応答信号
（ACK）を検出すること、 前記応答信号（ACK）が検出されたら、前記
第１の送受信回路から前記第２の送受信回路への
前記第１のフレームの伝送を停止し、第２の主デ
ータと誤りチエツク用データと前記第２の主デー
タの識別データとを含む第２のフレームを前記第
１の送受信回路から前記第２の送受信回路にフレ
ーム単位で繰返して複数回伝送すること、 前記第２の主データの受信誤りの判定、前記第
２の主データに対応する応答信号（ACK）の形
成、伝送、及び検出を前記第１の主データの場合
と同様に行うこと、 を特徴とするデータ伝送方式。 ２ 前記第１の主データは奇数番目のデータであ
り、前記第１の主データの識別データは奇数番目
を示すデータであり、前記第１の主データに対応
する応答信号は奇数番目を示す応答信号であり、
前記第２の主データは偶数番目のデータであり、
前記第２の主データの識別データは偶数番目を示
すデータであり、前記第２の主データに対応する
応答信号は偶数番目を示す応答信号である特許請
求の範囲第１項記載のデータ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083655A JPS62239735A (ja) | 1986-04-11 | 1986-04-11 | デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083655A JPS62239735A (ja) | 1986-04-11 | 1986-04-11 | デ−タ伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62239735A JPS62239735A (ja) | 1987-10-20 |
| JPH0419731B2 true JPH0419731B2 (ja) | 1992-03-31 |
Family
ID=13808468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083655A Granted JPS62239735A (ja) | 1986-04-11 | 1986-04-11 | デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62239735A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607252B2 (ja) * | 1987-11-16 | 1997-05-07 | 日本電信電話株式会社 | 時間ダイバーシチ送受信方式 |
| US8611305B2 (en) | 2005-08-22 | 2013-12-17 | Qualcomm Incorporated | Interference cancellation for wireless communications |
| US8743909B2 (en) * | 2008-02-20 | 2014-06-03 | Qualcomm Incorporated | Frame termination |
| US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
| US8995417B2 (en) | 2008-06-09 | 2015-03-31 | Qualcomm Incorporated | Increasing capacity in wireless communication |
| US9237515B2 (en) | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
| US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
| JP5382779B2 (ja) * | 2009-03-13 | 2014-01-08 | オムロンオートモーティブエレクトロニクス株式会社 | 通信システム、通信方法、および携帯機 |
| US9160577B2 (en) | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
| ES2708959T3 (es) | 2009-11-27 | 2019-04-12 | Qualcomm Inc | Mayor capacidad en comunicaciones inalámbricas |
| KR101376676B1 (ko) | 2009-11-27 | 2014-03-20 | 퀄컴 인코포레이티드 | 무선 통신들에서의 용량 증가 |
| JP5540993B2 (ja) * | 2010-08-23 | 2014-07-02 | 沖電気工業株式会社 | パケット通信装置及びパケット通信システム |
| US10367621B2 (en) * | 2014-10-27 | 2019-07-30 | Qualcomm Incorporated | Fountain HARQ for reliable low latency communication |
| EP3432635B1 (en) | 2016-06-17 | 2021-09-01 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | Method and device for data transmission |
| EP3582422A4 (en) | 2017-02-28 | 2020-03-04 | Guangdong Oppo Mobile Telecommunications Corp., Ltd. | HYBRID AUTOMATIC REPEAT REQUEST FEEDBACK METHOD AND DEVICE |
| WO2019225626A1 (ja) * | 2018-05-23 | 2019-11-28 | 興和株式会社 | 通信システム、制御システム及び通信装置 |
-
1986
- 1986-04-11 JP JP61083655A patent/JPS62239735A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62239735A (ja) | 1987-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301186A (en) | High speed transmission line interface | |
| US6141784A (en) | Method and system in a data communications system for the retransmission of only an incorrectly transmitted portion of a data packet | |
| CN1328867C (zh) | 具有混合式自动重发请求的分组数据传送方法 | |
| KR100618475B1 (ko) | 손실된 패킷들을 검출하는 방법 | |
| CN101645766B (zh) | 实现数据包重发的方法、装置及系统 | |
| JP2002135233A (ja) | 通信システムにおける非同期増分冗長受信のための方法および装置 | |
| KR101283482B1 (ko) | Ｐｃｉ 익스프레스 프로토콜 처리 장치 | |
| JPH01228340A (ja) | 誤り制御方式 | |
| JP3054613B2 (ja) | パケット通信システム | |
| CN104038327A (zh) | Fc网络的出错重传方法 | |
| JPS62239735A (ja) | デ−タ伝送方式 | |
| US6081568A (en) | Method and system for automatic setting of optimum number of waiting frames in automatic repeat request protocol | |
| JPH09247132A (ja) | 無線パケット通信装置及び送信装置 | |
| KR100289232B1 (ko) | 무선 데이터 서비스를 위한 이중 모드 선택적 반복 자동 재송요구 방법 | |
| JP2000078118A (ja) | 自動再送要求データ伝送方法 | |
| US6049902A (en) | Method and system in a data communications system for the establishment of multiple, related data links and the utilization of one data link for recovery of errors detected on another link | |
| JP2861895B2 (ja) | データ通信再送方法および装置 | |
| JPH0591091A (ja) | データ伝送方式 | |
| JP2000312201A (ja) | 通信装置および誤り制御方法 | |
| US20060209904A1 (en) | Reverse acknowledgement method for quickly identifying whether or not the retransmission frame was lost | |
| JP2001333048A (ja) | データ転送方式 | |
| JPS61100043A (ja) | 同報通信用送信装置 | |
| JPH07336336A (ja) | データ伝送装置 | |
| JPH04274631A (ja) | データ再送伝送方式 | |
| JPS62137946A (ja) | デ−タ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |