JPH0419732B2

JPH0419732B2 -

Info

Publication number: JPH0419732B2
Application number: JP57021312A
Authority: JP
Inventors: Takashi Yano
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1982-02-15
Filing date: 1982-02-15
Publication date: 1992-03-31
Also published as: DE3305115A1; DE3305115C2; JPS58139543A; US4516272A

Description

【発明の詳細な説明】本発明は通信回路網に関し、更に詳細には、互
いに遠隔して存在する複数個のターミナルをノー
ド及び伝送線を介して相互に接続し、ノードに接
続された伝送線間の接続状態を制御することによ
つて任意に選択した発局ターミナルと着局ターミ
ナルとの間で所望の通信を行なうことが可能な通
信回路網に関するものである。

従来、互いに遠隔して存在する複数個のターミ
ナル（例えば、汎用コンピユータ、専用コンピユ
ータ、記憶装置、端末制御器、プリンター等）間
をノード及び伝送線を介して接続し、任意に選択
した発局ターミナルと着局ターミナルとの間で交
信を行なうものとして、特開昭第51−114804号に
開示されている様な同軸バス構造、所謂イサーネ
ツト（Ethernet）、によるものや、ループ構造に
よるものが知られている。同軸バス構造を第１図
に、又ループ構造を第２図に示してある。

第１図に示した同軸バス構造においては、同軸
ケーブル１ａ，１ｂ，１ｃの夫々にタツプ又はＴ
コネクタ２を介してターミナル３ａ乃至３ｅが接
続されている。尚、タツプ２と夫々のターミナル
３ａ乃至３ｅの間には、ターミナルの種類に応じ
夫々必要とされる入出力バツフアや、入出力イン
タフエース、又はトランシーバ等の適宜の装置４
が介設されている。各同軸ケーブル１ａ乃至１ｃ
の両端部にはターミネータ５が配設されており、
端末においてインピーダンス整合を行ない信号の
反射を防止している。同軸ケーブル間の連結は、
リピータ６を介して行なわれる。この様な従来の
同軸バス構造では、リピータ６及び同軸ケーブル
１を追加することにより回路網を容易に拡張可能
であり、又部分的なターミナルの削除も容易であ
る。然しながら、本来別個の同軸ケーブルをリピ
ータ６を介して相互に接続させるものであるから
信頼性及び高速化の点で有利であるとは言い難
い。

例えば、第１図に示した場合において、リピー
タ６ｂが故障したときは、ターミナル３ｃとター
ミナル３ｄ又は３ｅとの交信を行なうことはでき
ない。このことを回避する為に、追加のリピータ
を設けることも考えられるが、そうすると構造は
大型化かつ複雑化するので特策とは言えない。更
に、別々の同軸ケーブルに接続されているターミ
ナル間（例えば、ターミナル３ａとターミナル３
ｃとの間、又はターミナル３ｂとターミナル３ｄ
との間）の交信は必然的にリピータ６ａを介して
行なわれるものであり、リピータ６はそれに接続
されている同軸ケーブル間の信号を整合させるも
のであるから、通信速度はリピータの性能に依存
する。更に、第１図に示した同軸バス構造の通信
速度を高速化する為には伝送媒体としてオプテイ
カルフアイバを適用することが考えられるが、現
時点においては高インピーダンスのオプテイカル
フアイバー“Ｔ”コネクタが存在しないことか
ら、オプテイカルフアイバを第１図のイサーネツ
トに応用する上で技術的な困難性が存在する。

一方、第２図に示したループ構造においては、
ループ上の伝送線７にノード８及びスーパーバイ
ザ９が接続されており、個々のターミナル３はノ
ード８又はスーパーバイザ９及び伝送線７を介し
て交信可能に接続されている。この様なループ構
造においては、伝送線７としてオプテイカルフア
イバを使用し通信速度の高速化を図ることが可能
であるが、ループ構造における本質的な欠点は信
頼性の欠如である。即ち、第２図に示した如く、
複数個のノード８及びスーパーバイザ９が直列接
続されている為に、１個のノードの故障又は伝送
線の局所的欠陥によつてもシステム全体がダウン
してしまう。更に、閉回路を構成するということ
とスーパーバイザが存在するために拡張性が制限
されていることも欠点である。

本発明は、以上の点に鑑みなされたものであつ
て、従来技術の欠点を解消し性能を向上させた通
信回路網を提供することを目的とする。即ち、本
発明の通信回路網は、拡張性に富むと共に縮少も
容易に行なうことができ、高度の信頼性を有する
ものである。又、本発明の通信回路網における伝
送線としてオプテイカルフアイバの如き光伝達媒
体を容易に適用可能であり、従つてデータ伝送速
度を10乃至100Mbps程度に高速化することが可
能である。同軸ケーブルの様な金属導体の代わり
にオプテイカルフアイバの様な光伝達媒体を伝送
線として使用する場合には、光信号処理上の特有
の利点として、電磁波干渉の影響を受けないこ
と、電磁波放射が無いこと、接地回路からの影響
を受けないこと、高帯域幅を有すること、低価格
化の可能性等がある。

本発明に基づく通信回路網は、適数個のノード
と所要のノード間を接続する伝送線と所要のノー
ドに接続されるターミナルとを有するものであつ
て、各ノードが、少なくとも２個の入力チヤンネ
ルと、前記入力チヤンネルの各々に対応する同数
個の出力チヤンネルと、前記入力チヤンネルと出
力チヤンネルとの接続状態を制御する接続制御手
段とを具備しており、各ノードの１つの入力チヤ
ンネル及びそれに対応する１つの出力チヤンネル
は伝送線を介して別のノード又はターミナルの１
つの出力チヤンネル及びそれに対応する１つの入
力チヤンネルに接続されると共に前記各ノードの
別の入力チヤンネル及びそれに対応する別の出力
チヤンネルは伝送線を介して更に別のノード又は
ターミナルの１つの出力チヤンネル及びそれに対
応する１つの入力チヤンネルに接続されることを
特徴とするものである。換言すると、本発明の通
信回路網においては、機械的に見た場合に、各ノ
ードが複数個の入力チヤンネルを有する入力部と
複数個の出力チヤンネルを有する出力部と入力チ
ヤンネルと出力チヤンネルの通信上の接続状態を
制御する接続制御部と３つの機能部を有するもの
であり、更に、１つの入力チヤンネルと１つの出
力チヤンネルとは対をなしており、各ノードはこ
の様な入出力チヤンネルの対を２対以上有するも
のである。

従つて、本発明においては、或る１つのノード
の対を成す入力チヤンネルと出力チヤンネルとが
別のノードの対をなす出力チヤンネルと入力チヤ
ンネルとに、夫々、伝送線を介して相互に接続さ
れてノードとノードとの接続が行なわれ、又ノー
ドは２対以上の入出力チヤンネル対を有するもの
であるから前記した何れかのノードの別の対の入
出力チヤンネルを更に別のノードの入出力チヤン
ネル対に接続させることによりネツトワークを形
成するものである。更に、所要のノードの入出力
チヤンネル対をターミナルに接続させて本発明の
通信回路網が完成され、任意に選択した発局ター
ミナルから着局ターミナルへ所望の通信を行なう
ことが可能である。

なお、本発明のノードにおいて、１つの入力チ
ヤンネルと１つの出力チヤンネルとが対を構成し
ているということは、これらの入力チヤンネルと
出力チヤンネルとが相対付けられているというこ
とを意味し、別の同一のノードの対を成す出力チ
ヤンネルと入力チヤンネルとに、夫々、接続され
ることを意味する。注意すべきことは、１番目の
ノードの入出力チヤンネル対の入力チヤンネルは
伝送線を介して２番目のノードの入出力チヤンネ
ル対の出力チヤンネルに相互接続され、一方前記
１番目のノードの前記入出力チヤンネル対の出力
チヤンネルは伝送線を介して前記２番目のノード
の前記入出力チヤンネル対の入力チヤンネルに相
互接続されるということである。この場合にノー
ド間又はノードとターミナル間の相互接続を行な
う伝送線は物理的に分離された１対の伝送線を使
用することも可能であるが、物理的に単体構成を
有する双方向性の伝送線を使用することも可能で
ある。

本発明の１特徴としては、通信回路網における
ノードが多結合構造を有していることである。即
ち、ノードは２個以上の入出力チヤンネル対を有
しており、夫々の入出力チヤンネル対は夫々別の
ノード又はターミナルの入出力チヤンネル対に接
続されている。尚、ターミナルは全てのノードに
接続する必要はなく、所要のノードにのみ接続し
て設ければ良い。従つて、任意に選択した発局タ
ーミナルから着局ターミナルへの通信路は、原則
として１通り以上存在することとなり、本発明で
は、後述する如く、先着順論理の採用によつて最
適なもの、通常は最短の通信路、が選ばれる。故
に、幾つかのノード又は伝送線が故障又は断線し
たとしても、これら欠陥のあるノードや伝送線を
迂回して与えられた条件下において最適の通信路
が自動的に選択され、システム全体がダウンする
ことはない。更に、この様にノードを多結合構造
とすることにより通信回路網の拡張を容易として
いる。

本発明の別の特徴としてはノードにおいて先着
順論理を採用し、多結合構造を有するノードに複
数個の入力がある場合でもその内の１個の入力の
みを自動的に選択可能としている点である。即
ち、上述した如く、本発明の通信回路網における
ノードの如く２個以上の入力チヤンネルを有して
いる場合には、２個以上の信号入力を受け信号の
衝突が発生する可能性がある。然しながら、本発
明においては、ノードの入力チヤンネルを走査し
て順次にしかも繰返してオン・オフ動作させ、ど
れかの入力チヤンネルに入力信号があつた場合に
は走査を停止して他の入力チヤンネルをオフさせ
るので先着の入力のみが選択される。又、２個以
上の入力信号が同時に別々の入力チヤンネルに入
力されたとしても入力チヤンネルは時系列的に順
次走査されるので１個の入力信号のみを選択可能
である。

本発明の更に別の特徴としては、ノード自体は
アドレスを有さずそのインテリジエンスを低くし
てあることである。即ち、ノードは入力チヤンネ
ルの何れかに入力された入力信号をどの出力チヤ
ンネルに供給するかということのみを制御し、入
力信号（通常は、パケツト信号）の内容にはタツ
チしないということである。本発明のノードは入
力チヤンネルと出力チヤンネルとの接続状態を制
御する接続制御手段を有しており、この接続制御
手段が特定の入力チヤンネルから特定の出力チヤ
ンネルへのデータの流れを制御する。

好適実施形態においては、接続制御手段が常時
は１連の入力チヤンネルを走査しており、或る１
つの入力チヤンネルに１番目の入力信号があると
それから入力信号終了後所定時間経過する迄走査
を停止して他の通信路を経由して入力される後続
の入力信号をブロツクすると共に、最初に入力信
号を受けた入力チヤンネルを記憶する。入力信号
終了後所定時間経過後に接続制御手段は入力チヤ
ンネルの走査を再開し、次に２番目の入力信号が
何れかの入力チヤンネルに入力された場合に再び
走査を２番目の入力信号終了後所定時間が経過す
る迄停止すると共に、記憶されている入力チヤン
ネルに対応する出力チヤンネルに前記２番目の入
力信号を出力させる。この様な動作により、１番
目の信号が発局ターミナルから着局ターミナルへ
到達する場合にその特定の経路における夫々のノ
ードの接続手段は１番目の信号が入力された特定
の入力チヤンネルを所定時間だけ記憶しており、
この所定時間内に着局から２番目の信号を発生す
ることにより、２番目の信号は特定の経路のみを
通過して発局ターミナルへ供給されることとな
る。このことは、後述する如く、本発明の通信回
路網においては空間分割通信を行なうことが可能
であることを意味し、従つて複数個の発局ターミ
ナルから複数個の着局ターミナルへの同一の又は
別個のデータ通信を同時的に行なうことが可能で
ある。更に注意すべきことは、本発明のノードは
それ自体のアドレスを有していないので信号に対
しては透過性であり、回路網の拡張又は縮少が自
由自在であるばかりか、ノードとノードとの接続
又はノードとターミナルとの接続を何等の制限を
受けることなく選択することが可能である。

本発明の更に別の特徴としては、空間分割通信
が可能なことである。即ち、ノードは多結合構造
を有し、ある１つのターミナルから他の１つのタ
ーミナルへの通信経路は複数個存在することにな
る。更に、先着順論理と前回の入力信号がどの入
力チヤンネルに入力されたかを記憶することによ
つて入力チヤンネルと接続すべき出力チヤンネル
を選択することにより通信路を確定するものであ
るから、他の残りの通信経路は同一の又は別の情
報の通信に同時的に使用することが可能であり、
この様な構成とすることによつて通信回路網の使
用率を著しく向上させることが可能である。

以下、添付の図面を参考に本発明の具体的実施
の態様に付いて詳細に説明する。

第３図は本発明通信回路網の１実施例を示した
もので、マトリクス状に配列させたノード８と、
夫々のノード８に接続されたターミナル３とノー
ド８とノード８及びノード８とターミナル３との
間を接続する１対の伝送線１とを有している。図
示例のものはノード８がマトリクス状に整列され
ているが、この様な特別の配列は本発明にとつて
本質的なことではない。又、図示例では全てのノ
ード８に４個又は５個のターミナル３が接続され
ている場合を示しているが、これは単なる１例に
過ぎず、ノード８に接続するターミナル３の数は
任意に設定可能であり、ノード８の幾つかには全
くターミナル３を接続しなくとも良い。

第３図に示した場合は、各ノード８は８対の入
出力チヤンネル対を有しており、従つて８対の伝
送線１が夫々のノード８に接続されている。本発
明においては、各ノード８は少なくとも２対の入
出力チヤンネル対を有する点に特徴を有するもの
であるが、図示例の如く、各ノード８がより多く
の入出力チヤンネル対を有すれば有する程、それ
だけ通信路が増えることになるので通信網として
の信頼性は向上する。尚、ノード８とノード８と
の接続及びノード８とターミナル３との接続は特
に限定されるわけではなく、従来技術における如
く直線的接続やループ接続、又はスター形接続等
が可能であるが、第３図に示した如く、出来るだ
けループ接続を多用した方が、或るターミナル３
から他のターミナル３への通信可能な通信路の数
は増加するのでそれだけ通信回路網の信頼性が向
上される。この場合に、本発明では、第２図に示
した従来技術のループ構造の如きスーパーバイザ
９が存在せず、かつノード８が多結合構造を有す
るので複合ループを構成することが可能であり、
従つて或るノード８が故障していたり、又は伝送
線１が断線したりしていても迂回路によつて任意
の２点間の交信を行なうことが可能である。

重要なことは、或るノード８の対になつた入力
チヤンネルと出力チヤンネルは別のノード８の対
になつた出力チヤンネルと入力チヤンネルとに
夫々一対の伝送線１，１を介して接続されている
ということである。尚、第３図には物理的に分離
した１対の伝送線１，１を示してあるが、これは
双方向性の単独伝送線とすることも可能である。
又、第３図の通信回路網を高速化する為に伝送線
１にオプテイカルフアイバを使用することが可能
である。尚、オプテイカルフアイバを使用した場
合には、前述した如く金属導体を使用した場合に
比べて種々の独特の効果を享受することが可能で
ある。

第４図は伝送線１，１で相互接続された２個の
ノード８，８′を拡大して示したものである。各
ノード８は、入力部８ａと出力部８ｂと入出力接
続制御部８ｃとを有する３部構成に形成されてい
る。ノード８は第４図に示した如く８角柱に構成
する必要はなく、ここでは入出力チヤンネル対を
８角柱の同一側面上に配置させてある。従つて、
ノード８の特定の側面上にある入力チヤンネルは
ノード８′の特定の側面上にある出力チヤンネル
と伝送線１を介して相互接続されており、又ノー
ド８の前記特定の側面上にある出力チヤンネルは
ノード８′の前記特定の側面上にある入力チヤン
ネルと伝送路１′を介して相互接続されている。

第５図は、本発明において通信回路網において
伝送線としてオプテイカルフアイバを使用した場
合のノード８の具体的構成の１例を模式的に示し
たものであつて、入力部８ａは８個の入力チヤン
ネルI₁₁乃至I₁₈を構成するホトダイオードアレイ
Ｐを有しており、一方出力部８ｂは入力チヤンネ
ルI₁₁乃至I₁₈に夫々対応した８個の出力チヤンネ
ルO₁₁乃至O₁₈を構成する発光ダイオードアレイ
Ｌを有している。尚、接続制御部８ｃは、ホトダ
イオードアレイＰの入力チヤンネルI₁₁乃至I₁₈を
順次かつ繰返しオン・オフ操作可能な入力走査器
１０と、発光ダイオードアレイＬの出力チヤンネ
ルO₁₁乃至O₁₈を選択的にオンさせて入力チヤン
ネルに入力された信号を供給させる出力選択器１
１と、入力信号に応答してこれら入力走査器１０
と出力選択器１１との動作状態を適宜制御する制
御器１２とを有している。

第５図から明らかな如く、ノード８を通過する
信号は常に入力部８ａから出力部８ｂへの一方通
行であり、ただ間断を置いて入力してくる信号の
順番に応じて、制御器１２の制御に従い、特定の
入力チヤンネルI₁₁乃至I₁₈から特定の出力チヤン
ネルO₁₁乃至O₁₈への信号の伝達が選択的に行な
われる。前述した如く、ノード８はそれ自体のア
ドレスを有するものではなく、ノード８において
は入力された信号の中味に立入ることはしない。
従つて、ノード８の入力チヤンネルに入力される
信号はそこでは解釈されずに無責任的に選択され
た出力チヤンネルに送給される。仮りに、その出
力チヤンネルがターミナル３の入力チヤンネルに
接続されていた場合には、ターミナル３で信号の
中味が吟味され、その信号が自己宛てのものであ
るか否かを判断する。この様に、本発明では、入
出力チヤンネル間の信号の伝播と入出力チヤンネ
ル間の接続状態の制御とは原則的に別系統で行な
つていることも１つの特徴である。従つて、伝送
線の種類の変更と制御器１２の構成変更とを夫々
独自的に行なうことが可能であり、バージヨンア
ツプ等に対する適応性が優れている。

第６図は、伝送線にオプテイカルフアイバを使
用した場合のノード８の電気的回路構成の具体的
１例を示したものである。図において左側が入力
部、右側が出力部を構成しており、図中左側にお
いて、オプテイカルフアイバ１ａの端部がホトダ
イオード１３に対向配置されており、オプテイカ
ルフアイバ１ａの端部から射光される光信号はホ
トダイオード１３で受光される。即ち、オプテイ
カルフアイバ1aの端部とそれに対向配置された
ホトダイオード１３とで入力チヤンネルI₁₁乃至
I₁₈を形成している。（ホトカプラはＥ／Ｏ、Ｏ／
Ｅで構成され、２つの電気回路をハイ・インピー
ダンスで接続することを可能とする。）各々の入
力チヤンネルにおいて、ホトダイオード１３のア
ノードは負荷抵抗R₁を介して電源電圧に接続さ
れると共にインバータ１５を介して多入力ORゲ
ート１６の対応する１入力端に接続されている。
一方、ホトダイオード１３のカソードはスイツチ
ング素子として機能するMOSトランジスタ１４
を介して接地接続されている。尚、MOSトラン
ジスタ１４のゲート電極の夫々は制御器として機
能するマイクロプロセツサ１７の接続ピンI₁乃至
I₈に夫々接続されている。従つて、マイクロプロ
セツサ１７の接続ピンI₁乃至I₈に順次かつ繰り返
して１個の高レベル信号を与えることによつて８
個の入力チヤンネルI₁₁乃至I₁₈は順次にかつ繰り
返して１個ずつ活性化され所望の入力チヤンネル
走査が行なわれる。尚、マイクロプロセツサ１７
としては例えばインテル社の8051を使用可能であ
る。

ORゲート１６の出力端１８は、ワンシヨツト
モノマルチバイブレータ１９を介して２個のイン
タラプト又は割込ピンINT１及びINT２に接続
されている。ワンシヨツトモノマルチバイブレー
タ１９を設けることにより短い信号であつても確
実にギンタラプト動作がなされることを確保して
いる。出力端（又は共通接続部）１８は、更に、
出力チヤンネルO₁₁乃至O₁₈の夫々に対応して設
けられたANDゲート２０の１入力端に共通して
接続されている。ANDゲート２０の他方の入力
端はマイクロプロセツサ１７の夫々の対応する接
続ピンO₁乃至O₈に接続されている。各々のAND
ゲート２０の出力端は対応するMOSトランジス
タ２１のゲート電極に接続されており、この
MOSトランジスタ２１は発光ダイオード２２の
カソードと接地との間に接続されている。又、発
光ダイオード２２のアノードは抵抗R₂を介して
電源電圧に接続されている。更に、発光ダイオー
ド２２からの発光新号を受光可能な位置にオプテ
イカルフアイバ１ｂの端部が対抗的に配置されて
いる。明らかな如く、発光ダイオード２２とオプ
テイカルフアイバ１ｂの端部とで出力チヤンネル
O₁₁乃至O₁₈を形成している。従つて、ORゲート
１６を介してANDゲート２０の１端に供給され
る入力信号と共に、この入力信号に応答してマイ
クロプロセツサ１７の接続ピンO₁乃至O₈の内か
ら選択されたピンから対応するANDゲート２０
の他方の入力端に供給される制御信号により、そ
のANDゲートの出力端は高レベルとされるので
それに該当する出力チヤンネルから信号が取り出
される。

第７図は、本発明通信回路網におけるノード８
が第６図に示す様な構成を有する場合に使用可能
なパケツト信号の構成例を示したものである。第
７図に示した例では、発局と着局間とで１回の通
信を行なうのに４個のパケツト信号を使用する場
合である。即ち、先ず発局ターミナルから発呼パ
ケツトを回路網の略々全体に行き渡らせ、目的地
である着局ターミナルがこれに応答して発呼応答
パケツトを給送する。後述する如く、着局ターミ
ナルから発局ターミナルへの発呼応答パケツト
は、選択された最適の（多分、発局−着局間が最
短距離の）通信路のみを経由して送られる。これ
はマイクロプロセツサ１７がメモリ機能を有し、
発呼パケツトが最先に入力した入力チヤンネルを
記憶しており、後に応答として何れかの別の入力
チヤンネルに発呼応答パケツトが入つてきたとき
に記憶した入力チヤンネルに応答する出力チヤン
ネルを介して送り出すからである。この様に、発
局ターミナルと着局ターミナル間において、先ず
発呼パケツトと発呼応答パケツトとをやりとりす
ることにより通信路が固定される。

次いで、発局ターミナルが所定の経路を通過し
てきた発呼応答パケツトを受け取ると、送信すべ
き所望の情報を有するデータ乃至メツセージパケ
ツトを固定された通信路を経由して着局ターミナ
ルに送信する。着局ターミナルはデータパケツト
の送信完了を検知すると同じ通信路を経由して発
局ターミナルに対しデータ受信確認パケツトを送
り、通信を完了する事ができるし、データ受信確
認パケツトを受信後、引き続きデータパケツトを
送信しても良い。

第７図には各パケツトのフレーム構成例を示し
てあるが、本発明においてはパケツトの構成自体
はあまり重要なものではない。何故ならば、各ノ
ード８ではパケツトの内容を吟味せず、パケツト
の内容判断を行なうのはターミナル３だからであ
る。従つて、使用するターミナル３の種類に応じ
て適宜パケツト内容の変更が可能であり、そのこ
とは本発明通信回路網の性能に何等影響を与える
ものではない。尚、第７図に示した各パケツトの
構成に付き簡単に説明すると、発呼パケツトは、
同期符号、着局アドレス、発局アドレス、及び発
呼終了符号を有しており、後者の２つは安全性の
為である。発呼応答パケツトも同様に、同期符
号、着局アドレス、発局アドレス、及び発呼応答
終了符号を有しており、後者の３つは安全性の為
に設けてある。又、データパケツトは、同期符
号、着局アドレス、発局アドレス、データ情報、
誤りチエツク、及びデータ終了符号を有してお
り、この内２番目、３番目及び最後のものは安全
性の為であり、又誤りチエツクは設けずとも良
い。データ受信確認パケツトは、同期符号、着局
アドレス、発局アドレス、及びデータ受信確認終
了符号を有しており、この内後者の３つは安全性
の為である。

更に、第７に示した如く、これら各パケツトの
送受信に関し重要なことは、本発明通信回路網の
ある特定のノード８の注目した場合に、夫々のパ
ケツトを送受信する時間関係と、入力チヤンネル
のスキヤニングの方法である。即ち、常時はマイ
クロプロセツサ１７によつて入力チヤンネルI₁₁
乃至I₁₈が順次走査される。或る１つの入力チヤ
ンネルに発呼パケツトが入力されると、マイクロ
プロセツサ１７は走査を直ちに停止すると共にそ
の入力チヤンネルを記憶する。入力されたパケツ
トは全出力チヤンネル又は前記記憶された入力チ
ヤンネルを除く全ての出力チヤンネルから出力す
る。発呼パケツトが通過中においても入力チヤン
ネルの走査は停止され、更に発呼パケツトの後端
から所定時間τ_PEの関走査は停止される。この時
間τ_PEは、例えば、与えられた本発明通信回路網
において、或るノードに選択可能な最長通信路を
経由して発呼パケツトが送られてきた場合に、そ
のパケツトが当該ノードを通り過ぎる迄の時間で
ある。この様な時間を確保することによつて遠回
りしてきた発呼パケツトのしつぽの部分を検知す
ることを防止している。又、τ_PEのもう１つの目
的はノードがパケツトの中味を認識しない為にゼ
ロが続いているのかパケツトが終了したのか判断
できず、その代わりにゼロがτ_PEだけ続いたとき
にパケツトが終了したと判断する様にすることで
ある。

時間τ_PEが経過すると、マイクロプロセツサ１
７は全入力チヤンネル又は前記記憶されている入
力チヤンネルを除く全入力チヤンネルの走査を再
開し入力信号を待ち受ける。発呼パケツトが通り
過ぎた後、所定の時間τ_CE内に発呼応答パケツト
の先端を受けた場合には、直ちに走査を停止して
そのパケツトが入力された入力チヤンネルにロツ
クすると共に、発呼パケツトが入力された際にマ
イクロプロセツサ１７内に記憶された入力チヤン
ネルに対応する出力チヤンネルをオンしてそこか
ら発呼応答パケツトを送り出す。時間τ_PEが経過
すると、マイクロプロセツサ１７は前記記憶され
た入力チヤンネルのみをオンし、その記憶を消去
し、発呼応答パケツトが入力された入力チヤンネ
ルを記憶する。一方、時間τ_PE＜ｔ＜τ_CE内に発呼
応答パケツトを受信しなかつたノード８において
は、発呼パケツトが入力された際にマイクロプロ
セツサ１７内に記憶された入力チヤンネルに関す
る情報は消去され、一方マイクロプロセツサ１７
は入力チヤンネルI₁₁乃至I₁₈の走査を再開し、信
号待ちの状態とされる。

以下、データパケツト及びデータ受信確認パケ
ツトに付いても、入力チヤンネルがセツトされて
いるので入力チヤンネル走査を除いて上述したの
と同様の原理が妥当である。尚、上述の説明にお
いては、夫々の入力信号を発呼パケツト、発呼応
答パケツトの如き個別的に識別可能な名称を用い
て便宜的に説明しているが、前述した如く、本発
明においてはパケツトの構成自体は特に重要性を
有するものではないから、ノード８にとつてはど
の様な構成のパケツトでもかまわない。即ち、本
発明ではパケツトが特定の時系列的順序でもつて
ノード８に出入りすることによつて回路網におけ
る特定の通信路を固定するからである。

第７図はデータを送る側のターミナルから通信
の手順を始める場合の４つのパケツトのやりとり
の例であるが、他の例としてデータを受け取る側
のターミナルから通信の手順を始める場合であ
り、通常２つのパケツトのやりとりを行なう。先
ず、データを受け取る側のターミナルが発呼パケ
ツトを送信する。データを送る側のターミナルは
それに応えてデータパケツトを送信するが、それ
は固定された経路を通つて最初のターミナルに到
達する。この場合、受け取る側が主体なので、デ
ータ受信パケツトは不要であるし、勿論発呼応答
パケツトも不要である。この様なパケツト構成に
しても、ノードはパケツトの中味を認識しない故
に前述のネツトワークの構成、ノードの構成やノ
ードの機能は何等変更する必要がない。

次に、第８ａ図乃至第８ｅ図を参考に、第６図
に示した構成を有するノード８を用い第７図に示
したパケツト群を使用してデータ通信（特に、空
間分割型データ通信）を行なう場合の動作に付き
詳細に説明する。

第８ａ図乃至第８ｅ図に模式的に示した通信回
路網は、６つのノードN₁乃至N₆を有しており、
ノードN₁，N₃，N₅，N₆に接続して全部で５個
のターミナルＴが設けられている。各ノードの中
央部分に示した回転矢印は各ノードにおける入力
チヤンネルの走査方向を示している。走査方向が
時計方向であるか反時計方向であるかはあまり重
要ではなく、又常に一定方向に走査するというこ
とも重要ではない。むしろ、走査方向及び走査方
向はランダム化されている方が好ましい場合もあ
る。各ノードN_i（ｉ＝１〜６）において入力チヤ
ンネルはI_ij又それと対をなす出力チヤンネルO_ij
で示してある。又、各パケツトの進行経路を点線
で示してある。尚、第８ａ図乃至第８ｅ図の場合
は、先ずターミナルT₁₁を発局ターミナルとして
ターミナルT₃₁を着局ターミナルとしてデータ通
信を行ない、次いで、ターミナルT₅₁を発局ター
ミナルとしターミナルT₆₁を着局ターミナルとし
て同時的にデータ通信を行なう（空間分割通信）
場合を想定している。

初期状態において、各ターミナル又はそのイン
タフエース回路は受信状態にある。発局ターミナ
ルT₁₁が着局ターミナルT₃₁のアドレス情報を有
する発呼パケツトを送信すると、このパケツト
は、第８ａ図に点線で示した如く、通信回路網の
略々全てに行き渡る。尚、発局ターミナルT₁₁が
発呼パケツトを発信する場合に、発局ターミナル
T₁₁において入力信号の無い状態が時間τ_CE以上継
続した場合に回路網がたとえビジーであつてもビ
ジーでないと判断して発呼パケツトを送信するも
のとしても良い。

ノードN₁では回転矢印で示した如く入力チヤ
ンネルI₁₁乃至I₁₄が順次走査されており、発局タ
ーミナルT₁₁からの発呼パケツトを入力チヤンネ
ルI₁₁に受けると、入力チヤンネルI₁₁にフラツグ
を立てると共にそのパケツトを他の出力チヤンネ
ルO₁₂乃至O₁₄を介して送り出す。尚、この場合
に、対応する出力チヤンネルO₁₁にもこのパケツ
トを送り出しても良い。入力チヤンネルI₁₁にフ
ラツグが立つということは、発呼パケツトが入力
された入力チヤンネルI₁₁をマイクロプロセツサ
１７が記憶することを意味する。同様にして、ノ
ードN₁の出力チヤンネルO₁₂乃至O₁₅から夫々の
ノードN₅，N₄，N₂に供給される発呼パケツト
は、夫々の入力チヤンネルI₅₁，I₁₄，I₂₁に対して
フラツクが立てられる。ここで重要なことは、各
ノードにおいてフラツグが立てられると入力チヤ
ンネルの走査が停止されその間は入力信号を受け
つけないということである。従つて、例えば、ノ
ードN₂の入力チヤンネルI₂₁に入力された発呼パ
ケツトは他の出力チヤンネルO₂₂及びO₂₃を介し
て送り出されるが、出力チヤンネルO₂₂を介して
ノードN₄の入力チヤンネルI₄₅に入力せんとする
発呼パケツトは受信されずに拒絶される。これ
は、ノードN₁の出力チヤンネルO₁₃を介して発呼
パケツトがノードN₄の入力チヤンネルI₄₁で受信
されて、そこにフラツグが立ち走査が停止されて
いるからである。以上の如くして、先着順論理に
よつて、他のノードについても発呼パケツトが先
着した入力チヤンネルのみにフラツグが立てら
れ、他の入力チヤンネルに入ろうとする遅れた発
呼パケツトは全て拒絶される。第８ａ図において
は、遅れた発呼パケツトを拒絶する入力チヤンネ
ルに×印が符してある。

発局ターミナルT₁₁からの着局ターミナルT₃₁
のアドレス情報を有する発呼パケツトは、第８ａ
図に示した如く、全てのターミナルに行き届く
が、着局ターミナルT₃₁のみがこの発呼パケツト
に応答し、第８ｂ図に示した如く、発呼応答パケ
ツトを送り出す。尚、この場合に、着局ターミナ
ルT₃₁が発呼応答パケツトを送り出すタイミング
は、発呼パケツト終了後時間τ_PE以後で時間τ_CE−
Δt以前である。ここで、Δtは通信回路網の遅延
常数を表わす。即ち、各ノードに注目すれば、発
局端子T₁₁と着局端子T₃₁とを結ぶ選択可能な通
信路において、その通信路に存在する各ノードに
おいてτ_PE＜ｔ＜τ_CEの時間範囲内で発呼応答パケ
ツトの先端を受信する様に設定されねばならな
い。

所定のタイミングで着局ターミナルT₃₁からノ
ードN₃の入力チヤンネルI₃₃に発呼応答パケツト
が印加されると、この時点では時間τ_PEが経過し
ているので各ノードで走査が再開されており、従
つて入力チヤンネルI₃₃にフラツグが立てられ、
それまでフラツグが立てられていた入力チヤンネ
ルI₃₁のフラツグをたおすと共に、それに応答す
る出力チヤンネルO₃₁からのみ発呼応答パケツト
を送給する。以下、同様にしてノードN₂及びN₁
を介して発呼応答パケツトが通過され、ノード
N₂において、入力チヤンネルI₂₃においてフラツ
グが立ち、同時に入力チヤンネルI₂₁のフラツグ
はたおされ、又ノードN₁において、その入力チ
ヤンネルI₁₄にフラツグが立てられ、同時に入力
チヤンネルI₁₁のフラツグがたおされる。而して、
発呼応答パケツトは最終的に発局ターミナルT₁₁
に到達して、ノードN₁−N₂−N₃を介してのター
ミナルT₁₁とT₃₁との間の通信路を確定する。一
方、他のノードN₄乃至N₆においても時間τ_PE経過
後に入力チヤンネルの走査が開始されるが、発呼
応答パケツトはこれらのノードN₄乃至N₆には送
信されないので時間τ_CE経過後に夫々のノードN₄
乃至N₆においてフラツグがたおされて、これら
のノードは初期状態に復帰される。

発局ターミナルT₁₁は発呼応答パケツト受信後
において、時間τ_PEを以後で時間τ_CE−Δt前にデー
タパケツトを発信し、第８ｃ図に示した如く、既
に確立された通信路ノードN₁−N₂−N₃を介して
着局ターミナルT₃₁に送給する。この場合も、第
８ｂ図に関し説明したのと同じ様に、データパケ
ツトが入力された入力チヤンネルにフラツグを立
て、それまでフラツグが立つていた入力チヤンネ
ルに対応する出力チヤンネルのみからパケツトを
送り出すと共にそのフラツグをたおす動作を行な
う。この時点で、第８ｃ図に示した如く、ターミ
ナルT₅₁を発局ターミナルとし、ターミナルT₆₁
を着局ターミナルとする２番目の別のデータ通信
が開始されたとする。発局ターミナルT₅₁からは
着局ターミナルT₆₁のアドレスを有する発呼パケ
ツトがノードN₅の入力チヤンネルI₅₂に与えられ
て、そこにフラツグを立てると共に、出力チヤン
ネルO₅₁及びO₅₃を介して夫々のノードN₁及びN₄
に送給される。然しながら、ノードN₁は既に使
用中であるから、その入力チヤンネルI₁₂へのノ
ードN₅からの発呼パケツトは拒絶される。一方、
ノードN₄へ供給された発呼パケツトは、第８ｃ
図に示した如く、使用中のノードN₂及びN₃への
入力は拒絶されるが、ノードN₆を介して着局タ
ーミナルT₆₁へ供給される。従つて、着局ターミ
ナルT₆₁からは所定のタイミングをもつて発局タ
ーミナルT₅₁へ発呼応答パケツトが返送され、タ
ーミナルT₅₁とT₆₁間の２番目のデータ通信路を
確定する。この状態を第８ｄ図に示してある。

一方、第８ｄ図に示した如く、ターミナルT₁₁
とT₃₁間の最初のデータ通信路においては、着局
ターミナルT₃₁がデータパケツトの通信終了を検
知すると、所定のタイミングでデータ受信確認パ
ケツトを発信する。尚、データパケツトの通信
後、誤りチエツクにおいて伝送したデータ情報に
誤りがないか否かのチエツクを行なつても良い。
この場合に、伝送されたデータ情報に誤りが発見
された場合には発局ターミナルに対しデータパケ
ツトの再送を要求することとしても良い。この様
に発局ターミナルT₁₁が所定の時間内にデータ受
信確認パケツトを受信することにより所望のデー
タ情報が目的地とする着局ターミナルT₃₁に正し
く伝達されたものと判断する。尚、データ受信確
認パケツトの受信終了後、時間τ_CE内に信号を受
信しないことにより通信は終了し、ノードN₁乃
至N₃におけるフラツグは全てたおされて初期状
態に復帰する。この状態を第８ｅ図に示してあ
る。尚、ターミナルT₅₁とT₆₁との間における２
番目の通信についても以上のプロセスと同様の動
作が行なわれることは勿論である。

尚、第８ａ図において、仮りにノードN₂が故
障していたとしても、ターミナルT₁₁とT₃₁との
間の通信はノードN₁−N₄−N₃を経由して行なう
ことが可能であり、通信回路網の信頼性が高い。
この場合に、ターミナル₅₁とT₆₁との２番目の通
信を同時的に行なうことはできないが、ターミナ
ル₁₁とT₃₁との間の最初の通信の終了後、順次的
に行なうことが可能である。一方、例えば、ノー
ドN₅とN₆とを接続する別のノードN₇（不図示）
を追加すれば、ノードN₂が故障したとしてもタ
ーミナル₁₁とT₃₁及びターミナルT₅₁とT₆₁の夫々
の間の通信を同時的に行なうことが可能となる。
この様に、本発明においては通信回路網の拡張に
より信頼性を向上させると共に呼損率を低下させ
ることを可能とするものである。又、この様なシ
ステムの拡張は容易に行なうことが可能である。

以上の説明においては、１個の発局ターミナル
から１個の着局ターミナルへの通信を行なう場合
につき説明したが、本発明はこの様な場合にのみ
限定されず１個の発局ターミナルから複数個の着
局ターミナルへ同一のデータ情報を送信する、所
謂同報通信を行なうことが可能であることは言う
までもない。

以上の構成を有する本発明通信回路網によれ
ば、任意の２つのノード間を接続可能な通信路が
複数個存在するので通信の信頼性が高く、ノード
又は伝送線等に欠陥が発生しても全てがダウンす
ることはない。本発明の通信回路網は直列接続、
ループ接続等任意の接続方法を組み合わせ構成す
ることが可能であり、しかも部分的拡張や縮少が
極めて容易である。本発明通信回路網のノードは
パケツトの内容を解釈しないのでパケツト構成の
自由度が高く、しかもノードの構成によつてデー
タ伝送率が左右されるのを最小化することを可能
としている。この様にノードのインテリジエンス
が低いのでコスト低減化が可能であり、又一度設
定した通信回路網のバージヨンアツプ等における
部品の交換ないし修正は最小限で済む。同時通信
（空間分割通信）や同報通信等、種々の通信形式
で適用可能であり、その場合に通信回路網に何等
特別の修正を施す必要がない。本発明通信回路網
のノード間接続は略々直線的な接続であり、従つ
て、伝送線として容易にオプテイカルフアイバ等
の光伝送線を使用可能であつて、データ伝送速度
を10乃至100Mbps程度に高速化することが可能
である。更に、本発明においては、ノードはそれ
自体のアドレスを有さないので、ノードとノード
との接続及びノードとターミナルとの接続を自由
に選択可能である。

以上、本発明の具体的実施例に付き詳細に説明
したが、本発明はこれら具体例に限定されるべき
ものではなく、本発明の技術的範囲を逸脱するこ
となく種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

第１図は従来技術の同軸バス構造の通信回路網
を示した模式図、第２図は従来技術のループ構造
の通信回路網を示した模式図、第３図は本発明の
通信回路網の具体的１例を示した模式的斜視図、
第４図は本発明の通信回路網における任意の２つ
のノードの接続状態を示した模式的斜視図、第５
図は本発明の通信回路網におけるノード８の具体
的構成の１例を示した模式図、第６図は第５図に
示したノード８の具体的な電気的回路構成の１例
を示した回路図、第７図は第６図の構成を有する
ノードを使用した通信回路網に使用可能な１組の
パケツトを示した説明図、第８ａ図乃至第８ｅ図
は第６図の構成を有するノードを使用した通信回
路網に第７図に示した１組のパケツトを使用して
データ通信を行なう場合の各ノードにおける動作
の説明に有用な各模式図、である。（符号の説明）、１：伝送線、３：ターミナル、
８：ノード、８ａ：入力部、８ｂ：出力部、８
ｃ：入出力接続制御部、１０：入力走査器、１
１：出力選択器、１２：制御器、１７：マイクロ
プロセツサ、Ｐ：ホトダイオードアレイ、Ｌ：発
光ダイオードアレイ。

Claims

【特許請求の範囲】１複数個のノードが伝送路を介して複数個のノ
ード又は端末に接続された通信ネツトワークであ
つて、前記各端末は、宛先アドレスを含む情報信号を
伝送路に送信し、伝送路より入力される情報信号
宛先アドレスを識別し、自己端末アドレスと一致
した場合にのみ該情報信号を受信し、前記各ノードが、伝送路に接続された複数個の
入出力チヤンネルと該入出力チヤンネル間の接続
を制御する接続制御手段を備え、前記接続制御手段は、最先に情報信号が入力さ
れた入力チヤンネルを往情報信号入力チヤンネル
として記憶するとともに、該情報信号を自己ノー
ドの全ての出力チヤンネルへ出力し、該情報信号の出力後の所定の時間以内に再び情
報信号が入力された入力チヤンネルを復情報信号
入力チヤンネルとして記憶し、該情報信号を前記
往情報信号入力チヤンネルに対応する出力チヤン
ネルへ出力し、前記各ノードは、前記接続制御手段に記憶され
た前記往情報信号入力チヤンネルと前記復情報信
号入力チヤンネルに対応する入出力チヤンネルに
よつて決定される通信経路を固定して、該入出力
チヤンネルにより後続する情報信号の通信を行う
ことを特徴とする通信ネツトワーク制御方式。２特許請求の範囲第１項において、前記接続制
御手段は、前記所定の時間経過後に情報信号の入
力がない場合には、往情報信号入力チヤンネルの
記憶内容を消去し、自己ノードを通信待機状態と
することを特徴とする通信ネツトワーク制御方
式。３特許請求の範囲第１項において、前記接続制
御手段は、前記所定の時間に情報信号の入力を受
け付けない期間と情報信号の入力を受け付ける期
間を設けることを特徴とする通信ネツトワーク制
御方式。４複数個のノードが伝送路を介して複数個のノ
ード又は端末に接続された通信ネツトワークであ
つて、前記各端末は、宛先アドレスを含む情報信号を
伝送路に送信し、伝送路より入力される情報信号
の宛先アドレスを識別し、自己端末アドレスと一
致した場合にのみ該情報信号を受信し、前記各ノードが、伝送路に接続された複数個の
入出力チヤンネルと該入出力チヤンネル間の接続
を制御する接続制御手段を備え、前記接続制御手段は、最先に情報信号が入力さ
れた入力チヤンネルを往情報信号入力チヤンネル
として記憶するとともに、該情報信号を情報信号
入力チヤンネルに対応する出力チヤンネル以外の
自己ノードの全ての出力チヤンネルへ出力し、該情報信号の出力後の所定の時間以内に再び情
報信号が入力された入力チヤンネルを復情報信号
入力チヤンネルとして記憶し、該情報信号を前記
往情報信号入力チヤンネルに対応する出力チヤン
ネルへ出力し、前記各ノードは、前記接続制御手段に記憶さえ
た前記往情報信号入力チヤンネルと前記復情報信
号入力チヤンネルに対応する入出力チヤンネルに
よつて決定される通信経路を固定して、該入出力
チヤンネルにより後続する情報信号の通信を行う
ことを特徴とする通信ネツトワーク制御方式。５特許請求の範囲第４項において、前記接続制
御手段は、前記所定の時間経過後に情報信号の入
力がない場合には、往情報信号入力チヤンネルの
記憶内容を消去し、自己ノードを通信待機状態と
することを特徴とする通信ネツトワーク制御方
式。６特許請求の範囲第４項において、前記接続制
御手段は、前記所定の時間に情報信号の入力を受
け付けない期間と情報信号の入力を受け付ける期
間を設けることを特徴とする通信ネツトワーク制
御方式。