JPH0419868Y2 - - Google Patents
Info
- Publication number
- JPH0419868Y2 JPH0419868Y2 JP14010185U JP14010185U JPH0419868Y2 JP H0419868 Y2 JPH0419868 Y2 JP H0419868Y2 JP 14010185 U JP14010185 U JP 14010185U JP 14010185 U JP14010185 U JP 14010185U JP H0419868 Y2 JPH0419868 Y2 JP H0419868Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse transformer
- output
- input
- primary coil
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
Landscapes
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は、２つの電気装置を電気的に絶縁して
結合する信号絶縁装置に関する。更に詳しくは、
本考案は、ステータス信号を絶縁するものであつ
て、１つのパルストランスを用いて、ステータス
信号の入力回路と、ステータス信号の出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。
結合する信号絶縁装置に関する。更に詳しくは、
本考案は、ステータス信号を絶縁するものであつ
て、１つのパルストランスを用いて、ステータス
信号の入力回路と、ステータス信号の出力回路の
双方の機能を選択可能とした信号絶縁装置に関す
るものである。
（従来の技術）
第３図は、従来のステータス信号入力回路の接
続図であり、第４図は、従来のステータス信号出
力回路の接続図で、いずれも横河技報Vo1.25.
No.2（1981）．P22に記載されている。
続図であり、第４図は、従来のステータス信号出
力回路の接続図で、いずれも横河技報Vo1.25.
No.2（1981）．P22に記載されている。
第３図に示す入力回路は、無電圧接点Ｓ１ある
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。
いは電圧信号の状態を、センタタツプにクロツク
信号が印加されているパルストランスPTを介し
て、インピーダンスの変化として読み込み、フイ
ールドと絶縁するものである。
第４図に示す出力回路は、出力すべきステータ
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q0によつて出力するものである。ダイオードD0
は、外部電源の逆接続に対する回路保護用であ
る。
ス信号は、パルストランスPTを介して回路側と
絶縁し、オープンコレクタ形式のトランジスタ
Q0によつて出力するものである。ダイオードD0
は、外部電源の逆接続に対する回路保護用であ
る。
（考案が解決しようとする問題点）
このような構成の信号絶縁回路においては、入
力回路と出力回路とを実現するためには、第３図
と第４図の各回路を予じめ設けておかなければな
らず、２つのパルストランスが必要で、構成が複
雑になるという問題点があつた。
力回路と出力回路とを実現するためには、第３図
と第４図の各回路を予じめ設けておかなければな
らず、２つのパルストランスが必要で、構成が複
雑になるという問題点があつた。
本考案は、このような問題点に鑑みてなされた
もので、その目的は、１つのパルストランスを用
い、入力回路と出力回路の双方の機能を選択可能
とした、構成の簡単な信号絶縁装置を実現しよう
とするものである。
もので、その目的は、１つのパルストランスを用
い、入力回路と出力回路の双方の機能を選択可能
とした、構成の簡単な信号絶縁装置を実現しよう
とするものである。
（問題点を解決するための手段）
前記した問題点を解決する本考案は、
一次側コイルとセンタタツプを持つた二次側コ
イルとを有するパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをデユテイレシオが小さい入力用ク
ロツクと、デユテイレシオの大きい出力用クロツ
クとによつてドライブする回路手段と、 前記パルストランスの二次側コイルのセンタタ
ツプに接続される共通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン、オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流、平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記パルストラン
スの一次側コイルに入力用クロツクを与えると共
に、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記パルストラン
スの一次側コイルに出力用クロツクを与えると共
に、前記一次側コイルの一端に出力すべきステー
タス信号を印加し、前記一対の端子から出力すべ
きステータス信号を得るようにした信号絶縁装置
である。
イルとを有するパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをデユテイレシオが小さい入力用ク
ロツクと、デユテイレシオの大きい出力用クロツ
クとによつてドライブする回路手段と、 前記パルストランスの二次側コイルのセンタタ
ツプに接続される共通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン、オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流、平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記パルストラン
スの一次側コイルに入力用クロツクを与えると共
に、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記パルストラン
スの一次側コイルに出力用クロツクを与えると共
に、前記一次側コイルの一端に出力すべきステー
タス信号を印加し、前記一対の端子から出力すべ
きステータス信号を得るようにした信号絶縁装置
である。
（実施例）
第１図は、本考案に係る装置の一例を示す接続
図である。図において、PTはパルストランスで、
一次コイルn1、センタタツプ１０とその両側に巻
回された二次コイルn2，n3を有している。なお、
ここでは便宜上、パルストランスPTの左側を一
次コイル、右側を二次コイルとする。DRは抵抗
R1を介して一次コイルn1の一端に接続したドラ
イバ、G1〜G3はゲートである。ゲートG1の入力
端には、出力すべきステータス信号DODATA、
出力回路として機能させるための出力用クロツク
DOCLK及び出力回路と入力回路とを選択する信
号SELが印加され、また、ゲートG2の入力端に
は、選択信号SEL及び入力回路として機能させる
ための入力用クロツクDICLKが印加される。
図である。図において、PTはパルストランスで、
一次コイルn1、センタタツプ１０とその両側に巻
回された二次コイルn2，n3を有している。なお、
ここでは便宜上、パルストランスPTの左側を一
次コイル、右側を二次コイルとする。DRは抵抗
R1を介して一次コイルn1の一端に接続したドラ
イバ、G1〜G3はゲートである。ゲートG1の入力
端には、出力すべきステータス信号DODATA、
出力回路として機能させるための出力用クロツク
DOCLK及び出力回路と入力回路とを選択する信
号SELが印加され、また、ゲートG2の入力端に
は、選択信号SEL及び入力回路として機能させる
ための入力用クロツクDICLKが印加される。
第２図Ａは、入力回路として機能させる時（入
力回路モード）、ゲートG2に印加する入力用クロ
ツクDICLKの波形図であり、第２図Ｂは出力回
路として機能させる時（出力回路モード）、ゲー
トG1に印加する出力用クロツクDOCLKの波形図
である。
力回路モード）、ゲートG2に印加する入力用クロ
ツクDICLKの波形図であり、第２図Ｂは出力回
路として機能させる時（出力回路モード）、ゲー
トG1に印加する出力用クロツクDOCLKの波形図
である。
Ａに示す入力用クロツクDICLKは、そのデユ
テイレシオt1／T1が、Ｂに示す出力用クロツク
DOCLKのデユテイレシオt2／T2に比べて小さく
選定されている。
テイレシオt1／T1が、Ｂに示す出力用クロツク
DOCLKのデユテイレシオt2／T2に比べて小さく
選定されている。
第１図に戻り、FFは入力回路モードにおいて、
一次側コイルn1の一端に生ずるステータス信号を
読み込み保持するフリツプフロツプである。
一次側コイルn1の一端に生ずるステータス信号を
読み込み保持するフリツプフロツプである。
パルストランスPTの二次側において、はセ
ンタタツプ１０に接続された共通ライン、D1，
D2はダイオード、C1，C2はコンデンサである。
ダイオードD1とコンデンサC1とは、共通ライン
を介して二次コイルn2の両端に互いに直列とな
るように接続され、また、ダイオードD2とコン
デンサC2とは、共通ラインを介して二次コイ
ルn3の両端に互いに直列になるように接続されて
いる。R2，R3はコンデンサC1の両端に直列に接
続した抵抗、Q1はエミツタが共通ラインに接
続されたトランジスタで、抵抗R3に生じる電圧
によつてオン、オフする。１１，１２はトランジ
スタQ1のコレクタ・エミツタにそれぞれ接続さ
れた一対の端子、R5は一対の端子１１と、ダイ
オードD2、コンデンサC2の共通接続点との間に
接続された抵抗である。
ンタタツプ１０に接続された共通ライン、D1，
D2はダイオード、C1，C2はコンデンサである。
ダイオードD1とコンデンサC1とは、共通ライン
を介して二次コイルn2の両端に互いに直列とな
るように接続され、また、ダイオードD2とコン
デンサC2とは、共通ラインを介して二次コイ
ルn3の両端に互いに直列になるように接続されて
いる。R2，R3はコンデンサC1の両端に直列に接
続した抵抗、Q1はエミツタが共通ラインに接
続されたトランジスタで、抵抗R3に生じる電圧
によつてオン、オフする。１１，１２はトランジ
スタQ1のコレクタ・エミツタにそれぞれ接続さ
れた一対の端子、R5は一対の端子１１と、ダイ
オードD2、コンデンサC2の共通接続点との間に
接続された抵抗である。
ここで、コンデンサC2及び抵抗R4の時定数は、
入力用、出力用の各クロツクの周波数に対して十
分大きく選定されており、ダイオードD2を流れ
る電流は、直流電流となる。
入力用、出力用の各クロツクの周波数に対して十
分大きく選定されており、ダイオードD2を流れ
る電流は、直流電流となる。
この条件において、トランジスタQ1のベース
電流は、パルストランスPTを駆動するクロツク
のデユテイレシオと、抵抗R1の値で決定され、
抵抗R1の値は、クロツクのデユテイレシオが例
えば50％で、トランジスタQ1が十分にオンする
ように選定されている。
電流は、パルストランスPTを駆動するクロツク
のデユテイレシオと、抵抗R1の値で決定され、
抵抗R1の値は、クロツクのデユテイレシオが例
えば50％で、トランジスタQ1が十分にオンする
ように選定されている。
以下、入力回路モードと出力回路モードに分け
て動作を説明する。
て動作を説明する。
（入力回路モード）
選択信号SELをロウ（“Ｌ”）レベルにするとと
もに、ゲートG2に入力用クロツクDICLKを印加
させる。これによつて、パルストランスPTは、
第２図Ａに示すようなデユテイレシオの小さい、
例えば50％以下の入力用クロツクDICLKによつ
てドライブされる。この結果、抵抗R3に生ずる
電圧は、トランジスタQ1をオンさせるには不十
分なもので、トランジスタQ1はオフ状態に維持
される。
もに、ゲートG2に入力用クロツクDICLKを印加
させる。これによつて、パルストランスPTは、
第２図Ａに示すようなデユテイレシオの小さい、
例えば50％以下の入力用クロツクDICLKによつ
てドライブされる。この結果、抵抗R3に生ずる
電圧は、トランジスタQ1をオンさせるには不十
分なもので、トランジスタQ1はオフ状態に維持
される。
この状態では、端子１１，１２は入力端子とな
つており、ここには例えば接点信号等の入力ステ
ータス信号が印加され、このステータス信号の状
態は、抵抗R4、ダイオードD2及びパルストラン
スPTを介して、インピーダンスの変化として一
次コイルn1の一端で読み込むことができ、フリツ
プフロツプFFから、端子１１，１２側とは絶縁
されたステータス信号を得ることができる。
つており、ここには例えば接点信号等の入力ステ
ータス信号が印加され、このステータス信号の状
態は、抵抗R4、ダイオードD2及びパルストラン
スPTを介して、インピーダンスの変化として一
次コイルn1の一端で読み込むことができ、フリツ
プフロツプFFから、端子１１，１２側とは絶縁
されたステータス信号を得ることができる。
（出力回路モード）
選択信号SELをハイ（“Ｈ”）レベルにするとと
もに、ゲートG1に出力用クロツクDOCLKを印加
させる。これによつて、パルストランスPTは、
第２図Ｂに示すようなデユテイレシオの大きな出
力用クロツクDOCLKによつてドライブされる。
この結果、抵抗Ｒ３に生ずる電圧は、トランジス
タQ1をオンさせるに十分なものとなる。
もに、ゲートG1に出力用クロツクDOCLKを印加
させる。これによつて、パルストランスPTは、
第２図Ｂに示すようなデユテイレシオの大きな出
力用クロツクDOCLKによつてドライブされる。
この結果、抵抗Ｒ３に生ずる電圧は、トランジス
タQ1をオンさせるに十分なものとなる。
この状態では、出力すべきステータス信号
DODATAが、ゲートG1に印加されており、この
信号はドライバDRを介して一次コイルn1に与え
られ、トランジスタQ1のベースに印加される。
従つて、トランジスタQ1はこのベース電流に応
じてオン、オフし、端子１１，１２からステータ
ス信号をパルストランスPTの一次側とは絶縁し
て得ることができる。
DODATAが、ゲートG1に印加されており、この
信号はドライバDRを介して一次コイルn1に与え
られ、トランジスタQ1のベースに印加される。
従つて、トランジスタQ1はこのベース電流に応
じてオン、オフし、端子１１，１２からステータ
ス信号をパルストランスPTの一次側とは絶縁し
て得ることができる。
なお、上記の実施例において、コンデンサC1
はダイオードD1によつて整流して得られた電圧
を平滑するものであるが、トランジスタQ1をそ
の飽和特性を利用して連続的にオンさせるように
すれば、このコンデンサC1は無くてもよい。
はダイオードD1によつて整流して得られた電圧
を平滑するものであるが、トランジスタQ1をそ
の飽和特性を利用して連続的にオンさせるように
すれば、このコンデンサC1は無くてもよい。
（考案の効果）
以上説明したように、本考案によれば１つのパ
ルストランスによつて、入力回路と出力回路との
双方の機能を選択可能な、簡単な構成の信号絶縁
装置が実現できる。
ルストランスによつて、入力回路と出力回路との
双方の機能を選択可能な、簡単な構成の信号絶縁
装置が実現できる。
第１図は本考案装置の一例を示す接続図、第２
図は第１図装置において用いられる入力用クロツ
クと出力用クロツクの波形図、第３図及び第４図
は従来の入力回路と出力回路の接続図である。 PT……パルストランス、n1……一次コイル、
n2，n3……二次コイル、C1，C2……コンデンサ、
D1，D2……ダイオード、Q1……トランジスタ、
１１，１２……端子。
図は第１図装置において用いられる入力用クロツ
クと出力用クロツクの波形図、第３図及び第４図
は従来の入力回路と出力回路の接続図である。 PT……パルストランス、n1……一次コイル、
n2，n3……二次コイル、C1，C2……コンデンサ、
D1，D2……ダイオード、Q1……トランジスタ、
１１，１２……端子。
Claims (1)
- 【実用新案登録請求の範囲】 一次側コイルとセンタタツプを持つた二次側コ
イルとを有すたパルストランスと、 このパルストランスの一次側に設けられ当該パ
ルストランスをデユテイレシオが小さい入力用ク
ロツクと、デユテイレシオの大きい出力用クロツ
クとによつてドライブする回路手段と、 前記パルストランスの二次側コイルのセンタタ
ツプに接続される共通ラインと、 この共通ラインを基準にして一方の二次コイル
に生ずる信号を整流して得られた電圧によつてオ
ン、オフするエミツタが前記共通ラインに接続さ
れたオープンコレクタ形式のトランジスタと、 このトランジスタのエミツタ・コレクタにそれ
ぞれ接続された一対の端子と、 前記共通ラインを基準にして他方の二次コイル
に生ずる信号を整流、平滑して前記一対の端子の
一方に与える回路と、 前記一次側コイルの一端に生ずる信号を読み込
み保持するフリツプフロツプとを備え、 入力回路モードにおいては、前記パルストラン
スの一次側コイルに入力用クロツクを与えると共
に、前記一対の端子に入力ステータス信号を印加
し、前記フリツプフロツプから入力ステータス信
号を得るようにし、 出力回路モードにおいては、前記パルストラン
スの一次側コイルに出力用クロツクを与えると共
に、前記一次側コイルの一端に出力すべきステー
タス信号を印加し、前記一対の端子から出力すべ
きステータス信号を得るようにした信号絶縁装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14010185U JPH0419868Y2 (ja) | 1985-09-13 | 1985-09-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14010185U JPH0419868Y2 (ja) | 1985-09-13 | 1985-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6249350U JPS6249350U (ja) | 1987-03-26 |
| JPH0419868Y2 true JPH0419868Y2 (ja) | 1992-05-07 |
Family
ID=31046630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14010185U Expired JPH0419868Y2 (ja) | 1985-09-13 | 1985-09-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0419868Y2 (ja) |
-
1985
- 1985-09-13 JP JP14010185U patent/JPH0419868Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6249350U (ja) | 1987-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3289105A (en) | Temperature compensated transistor inverter | |
| JPH0419867Y2 (ja) | ||
| JPH0431450B2 (ja) | ||
| JPH0419866Y2 (ja) | ||
| JPS6249350U (ja) | ||
| JPH0584969B2 (ja) | ||
| JP2805861B2 (ja) | 電源装置 | |
| JPS5917894B2 (ja) | パルス幅信号変換器 | |
| JPS5918767Y2 (ja) | 信号絶縁伝送装置 | |
| JP2591063B2 (ja) | 信号伝送装置 | |
| SU1511696A1 (ru) | Датчик посто нного и переменного тока | |
| JPS60144788U (ja) | Ｄｃ／ｄｃコンバ−タ | |
| SU1480069A1 (ru) | Двухтактный самовозбуждающийс инвертор | |
| SU1285560A1 (ru) | Усилитель с гальванической разв зкой | |
| JP2712787B2 (ja) | インバータ直流入力電流の検出方法及び検出回路 | |
| JPS6077127U (ja) | 半導体スイツチ制御装置 | |
| JPS6253828U (ja) | ||
| JPS6259552B2 (ja) | ||
| JPS61168734U (ja) | ||
| JPS61266070A (ja) | コンバ−タ回路 | |
| JPH021607A (ja) | 絶縁型入出力装置 | |
| JPS59149727U (ja) | 高速スイツチング回路 | |
| JPS59195870U (ja) | デイスプレイ装置の電源回路 | |
| JPS63107419A (ja) | 電源装置 | |
| JPS6034782U (ja) | 小型電源トランス |