JPH04199393A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH04199393A JPH04199393A JP2331332A JP33133290A JPH04199393A JP H04199393 A JPH04199393 A JP H04199393A JP 2331332 A JP2331332 A JP 2331332A JP 33133290 A JP33133290 A JP 33133290A JP H04199393 A JPH04199393 A JP H04199393A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- battery
- switch circuit
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はメモリカートに関し、特に記憶情報保持用のメ
モリカードに関するものである。
モリカードに関するものである。
従来技術
従来のメモリカートの構成を第3図に示す。図において
、1は情報記憶用の揮発性メモリであり、2はこのメモ
リの制御をなすメモリ制御部であり、3はこのメモリカ
ードに対して本体(図示せず)からの電源供給が無い場
合に、揮発性メモリ1に対してハックアップ用の?TI
JIを供給する電池である。
、1は情報記憶用の揮発性メモリであり、2はこのメモ
リの制御をなすメモリ制御部であり、3はこのメモリカ
ードに対して本体(図示せず)からの電源供給が無い場
合に、揮発性メモリ1に対してハックアップ用の?TI
JIを供給する電池である。
4は本体からの供給電源かなく−ったことを検出してハ
ックアップ用の電池3からメモリ供給電源を切替えるた
めのバックアップ回路であり、5は本体からの電源供給
線、6は電池3からの電源供給線である。
ックアップ用の電池3からメモリ供給電源を切替えるた
めのバックアップ回路であり、5は本体からの電源供給
線、6は電池3からの電源供給線である。
かかる従来のメモリカートでは、本体から電源か供給さ
れているとき以外は、常時ハックアップ用電池3からメ
モリ1に対して電#供給かなされている。そのt:めに
、メモリ〕に格納された情報を保持しておくし必要がな
いときにも電源供給を行っているので、電池3か無駄に
消費されると言う欠点がある。
れているとき以外は、常時ハックアップ用電池3からメ
モリ1に対して電#供給かなされている。そのt:めに
、メモリ〕に格納された情報を保持しておくし必要がな
いときにも電源供給を行っているので、電池3か無駄に
消費されると言う欠点がある。
発明の目的
本発明の目的はハックアップ用電池の無駄な消費を防止
可能なメモリカートを提供することである。
可能なメモリカートを提供することである。
発明の構成
本発明によるメモリカートは、メモリの情報を保持Aる
必ザかないとぎには7・1・・・クアノブ用電池の電源
供給をオフとするスイッチ回路を設けた構成である。
必ザかないとぎには7・1・・・クアノブ用電池の電源
供給をオフとするスイッチ回路を設けた構成である。
実施例
以下に図面4−参昭1.... =−)−”)本発明の
実施例を説11fI寝る。
実施例を説11fI寝る。
第1図は本発明の′丸弛例の構成図であり、第′3図と
同等部分は同−n号により示し、ている。第′3図と異
る部分は・1ノクラ”・ブ用電池3から・・、1りYツ
ブ回路4への電源供給′4Q6の途中にスイッチ回路7
を一列に挿役した点てあり、他の構成は第13図のそれ
と同一であり、説明は省略する。
同等部分は同−n号により示し、ている。第′3図と異
る部分は・1ノクラ”・ブ用電池3から・・、1りYツ
ブ回路4への電源供給′4Q6の途中にスイッチ回路7
を一列に挿役した点てあり、他の構成は第13図のそれ
と同一であり、説明は省略する。
かかる構成とすることにより、ハックアップ用電池′3
からの電源供給をスイ・ノチ回路つ゛によ−ってオンオ
フ制御することか出来るので、メモリ]の内容をバック
アップする必要かないときには、スイッチ回路7をオー
ツとしておけば良く、よ−〕で無駄な電池の消費は無く
なるのである。
からの電源供給をスイ・ノチ回路つ゛によ−ってオンオ
フ制御することか出来るので、メモリ]の内容をバック
アップする必要かないときには、スイッチ回路7をオー
ツとしておけば良く、よ−〕で無駄な電池の消費は無く
なるのである。
尚、本体からの電潜、供給線5に電源か供給されている
間に、スイッチ回路7を」ン操fF しておけは、メモ
リ1に格納された情報を保持しておくことか可能である
ことは勿論である。このとき電池。
間に、スイッチ回路7を」ン操fF しておけは、メモ
リ1に格納された情報を保持しておくことか可能である
ことは勿論である。このとき電池。
3からの電m、供給線6はメ七り1と切離されているた
めにスイッチ回路)′に対する操イ11ハメモ111L
自電源に影響を与λることはない。
めにスイッチ回路)′に対する操イ11ハメモ111L
自電源に影響を与λることはない。
第2図は第1図に示l、たメモリカー]・の+I観甲面
図であり、スイ2・子回路7として機械的なスライド式
のスイッチ素子とし7″ζいるか、こ())様な構造に
限正されることはなく、また機械的構成のシな・:〕ず
、電気的に構成しでもよい。
図であり、スイ2・子回路7として機械的なスライド式
のスイッチ素子とし7″ζいるか、こ())様な構造に
限正されることはなく、また機械的構成のシな・:〕ず
、電気的に構成しでもよい。
発明の効W
本発明によれば、バックアップ用電池のメモリー、の電
源供給をオレオ−7可能なスイソ手段を設けたので、メ
モリ情報の保持か必要でないときには、電池の無駄な消
費を防1[−することかできるといつ効果かある。
源供給をオレオ−7可能なスイソ手段を設けたので、メ
モリ情報の保持か必要でないときには、電池の無駄な消
費を防1[−することかできるといつ効果かある。
第1図は本発明の実施例の構成図、第2図はΔ−発11
月の実施例の外観平面図、第′3図は従来のメモリカー
1−の構成図である。 主要部分の符号の説明 1 メ(−リ 3 ハノクア・・プ用電池 7 スイノ回路
月の実施例の外観平面図、第′3図は従来のメモリカー
1−の構成図である。 主要部分の符号の説明 1 メ(−リ 3 ハノクア・・プ用電池 7 スイノ回路
Claims (1)
- (1)情報を格納するメモリと、このメモリの格納情報
をバックアップするためのバックアップ用電池と、この
電池の前記メモリへの供給のオンオフをなすスイッチ手
段とを含むことを特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331332A JPH04199393A (ja) | 1990-11-29 | 1990-11-29 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331332A JPH04199393A (ja) | 1990-11-29 | 1990-11-29 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199393A true JPH04199393A (ja) | 1992-07-20 |
Family
ID=18242502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331332A Pending JPH04199393A (ja) | 1990-11-29 | 1990-11-29 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199393A (ja) |
-
1990
- 1990-11-29 JP JP2331332A patent/JPH04199393A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1152431A8 (en) | Semiconductor memory device with reduced current consumption in data hold mode | |
| JP2000214966A (ja) | 携帯型情報処理装置 | |
| JPS6412352A (en) | Document processor | |
| JPH08111932A (ja) | 電源装置 | |
| JPH04134513A (ja) | パーソナルコンピュータ | |
| JPS63205896A (ja) | 半導体記憶装置 | |
| JPS63273952A (ja) | 半導体記憶装置 | |
| KR100207824B1 (ko) | 메모리의 백업시간 연장을 위한 백업 배터리 회로 | |
| JPH06223003A (ja) | マイクロコンピュータ装置のメモリバックアップ回路及びそのメモリバックアップ方法 | |
| JPS63163521A (ja) | 電子機器 | |
| JPH02257566A (ja) | 補助電源の固定構造 | |
| JPS6120019A (ja) | カメラ・アクセサリ−間の電源供給方法 | |
| JPH1185325A (ja) | 端末装置の電源装置 | |
| JPS642113A (en) | Document processor connectable to ic card | |
| JPH02121018A (ja) | 電源供給装置 | |
| JPH10201115A (ja) | 電源供給回路 | |
| JPH04313129A (ja) | データ記憶回路 | |
| JPS6023370B2 (ja) | 電源回路 | |
| JPS63122867U (ja) | ||
| JP2000060128A (ja) | 電子機器のメモリバックアップ回路 | |
| JPS60245012A (ja) | Cpuおよびメモリのバツクアツプ電源回路 | |
| JPH09293372A (ja) | Sramメモリカード保管ユニット | |
| JPH0348956A (ja) | 停電時データ保持回路 | |
| JPS6022771A (ja) | フロツピイデイスクドライブ装置 | |
| JPH06124583A (ja) | 電源供給装置 |