JPH04199445A - マイクロプログラムロード制御方式 - Google Patents
マイクロプログラムロード制御方式Info
- Publication number
- JPH04199445A JPH04199445A JP2333270A JP33327090A JPH04199445A JP H04199445 A JPH04199445 A JP H04199445A JP 2333270 A JP2333270 A JP 2333270A JP 33327090 A JP33327090 A JP 33327090A JP H04199445 A JPH04199445 A JP H04199445A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- same
- group
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、特にシステム初期化時におけるローディン
グを改善したプログラムロード制御方式に関するもので
ある。
グを改善したプログラムロード制御方式に関するもので
ある。
［従来の技術］
マイクロプログラムロードの制御方式としては、例えば
特開昭６２−４４８５８号公報あるいは特開昭６２−１
６３１４３号公報に示されているようなものが知られて
いる。第２図はこのような従来のマイクロプログラムロ
ード制御方式を示す構成図である。同図において、１は
サービスプロセッサ（ＳＶＰ）で、チャンネルＣＨＩ、
・・・・・・ＣＨｉ、・・・・・・ＣＨｎの複数の処理
装置２−１７・・・・・・２−１．・・・・・・２−ｎ
のマイクロプログラムロードを制御する機能を備えてい
る。
特開昭６２−４４８５８号公報あるいは特開昭６２−１
６３１４３号公報に示されているようなものが知られて
いる。第２図はこのような従来のマイクロプログラムロ
ード制御方式を示す構成図である。同図において、１は
サービスプロセッサ（ＳＶＰ）で、チャンネルＣＨＩ、
・・・・・・ＣＨｉ、・・・・・・ＣＨｎの複数の処理
装置２−１７・・・・・・２−１．・・・・・・２−ｎ
のマイクロプログラムロードを制御する機能を備えてい
る。
３．４．５はそれぞれ各処理装置２−１〜２−ｎに備え
られたサービスプロセッサ１との間のインターフェース
制御回路、マイクロプログラムを格納する制御記憶（Ｗ
ＣＳ＞及びそのアドレスレジスタ（ＷＣＳＡ）である。
られたサービスプロセッサ１との間のインターフェース
制御回路、マイクロプログラムを格納する制御記憶（Ｗ
ＣＳ＞及びそのアドレスレジスタ（ＷＣＳＡ）である。
また、７，８．９はアドレスバス、データバス及び制御
線である。
線である。
次に動作について説明する。システム初期化時、サービ
スプロセッサ１は各処理装置２−１〜２−ｎに接続され
ているアドレスバス７にあるアドレスを出力する。この
時、そのアドレスに対応する処理装置が一つ定まり、そ
の処理装置にデータバス８を通してマイクロプログラム
がロードされる。その際、マイクロプログラムの比較エ
ラーは、サービスプロセッサ１のプログラムが検出する
。そして、この処理が各処理装置毎に行われる。
スプロセッサ１は各処理装置２−１〜２−ｎに接続され
ているアドレスバス７にあるアドレスを出力する。この
時、そのアドレスに対応する処理装置が一つ定まり、そ
の処理装置にデータバス８を通してマイクロプログラム
がロードされる。その際、マイクロプログラムの比較エ
ラーは、サービスプロセッサ１のプログラムが検出する
。そして、この処理が各処理装置毎に行われる。
［発明が解決しようとする課題］
従来のデータ処理装置におけるマイクロプログラムロー
ド制御方式は以上のような制御方式となっており、マイ
クロプログラムを必要とする処理装置毎にアドレスを設
定し、そのアドレス毎に対してマイクロプログラムをロ
ードしているため、同種の処理装置かつ同一のマイクロ
プログラムであっても各処理装置毎にそのマイクロプロ
グラムをロードしなければならず、ロード時間が長くな
るという問題点があった。
ド制御方式は以上のような制御方式となっており、マイ
クロプログラムを必要とする処理装置毎にアドレスを設
定し、そのアドレス毎に対してマイクロプログラムをロ
ードしているため、同種の処理装置かつ同一のマイクロ
プログラムであっても各処理装置毎にそのマイクロプロ
グラムをロードしなければならず、ロード時間が長くな
るという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、マイクロプログラムのロード時間を短縮し
たマイクロプログラムロード制御方式を提供することを
目的としている。
れたもので、マイクロプログラムのロード時間を短縮し
たマイクロプログラムロード制御方式を提供することを
目的としている。
［課題を解決するための手段］
この発明に係るマイクロプログラムロード制御方式は、
マイクロプログラムを格納する制御記憶を備えた複数の
処理装置と、これらの処理装置へのマイクロプログラム
ロードを制御する制御装置とを備えたデータ処理装置の
プログラムロード制御方式において、上記制御装置から
各処理装置に対して共通のアドレスバス、データバス及
び制御線を接続し、同種の処理装置をグループ化して同
一のアドレスを設定すると共に、各処理装置にマイクロ
プログラムのチェツキングを行うチェツキング手段を設
け、上記バスを用いて同一のマイクロプログラムを必要
とする処理装置に同時に該マイクロプログラムのローデ
ィング及びそのチェツキングを行うようにしたものであ
る。
マイクロプログラムを格納する制御記憶を備えた複数の
処理装置と、これらの処理装置へのマイクロプログラム
ロードを制御する制御装置とを備えたデータ処理装置の
プログラムロード制御方式において、上記制御装置から
各処理装置に対して共通のアドレスバス、データバス及
び制御線を接続し、同種の処理装置をグループ化して同
一のアドレスを設定すると共に、各処理装置にマイクロ
プログラムのチェツキングを行うチェツキング手段を設
け、上記バスを用いて同一のマイクロプログラムを必要
とする処理装置に同時に該マイクロプログラムのローデ
ィング及びそのチェツキングを行うようにしたものであ
る。
〔作用］
この発明のマイクロプログラムロード制御方式において
は、同種の処理装置がグループ化されて同一のアドレス
が設定され、そのグループ毎のアドレスバスにより指定
されるので、同種かつ同一のマイクロプログラムを必要
とする処理装置にデータバスを通じて同時にマイクロプ
ログラムがロードされる。
は、同種の処理装置がグループ化されて同一のアドレス
が設定され、そのグループ毎のアドレスバスにより指定
されるので、同種かつ同一のマイクロプログラムを必要
とする処理装置にデータバスを通じて同時にマイクロプ
ログラムがロードされる。
第１図はこの発明の一実施例を示す構成図であり、第２
図と同一符号は同一構成要素を示している。図において
、ｌは各処理装置２−１〜２−ｎへのマイクロプログラ
ムロードを制御する制御装置として設けられたサービス
プロセッサ、３゜４．５．６は各処理装置２−１．２−
ｎに設けられたインターフェース制御回路、マイクロプ
ログラムを格納する制御記憶、そのアドレスレジスタ及
びサービスプロセッサ１からのデータと制御記憶４に格
納されたデータとを比較する比較器で、比較器６はマイ
クロプログラムのチェツキングを行うチェツキング手段
として設けられている。
図と同一符号は同一構成要素を示している。図において
、ｌは各処理装置２−１〜２−ｎへのマイクロプログラ
ムロードを制御する制御装置として設けられたサービス
プロセッサ、３゜４．５．６は各処理装置２−１．２−
ｎに設けられたインターフェース制御回路、マイクロプ
ログラムを格納する制御記憶、そのアドレスレジスタ及
びサービスプロセッサ１からのデータと制御記憶４に格
納されたデータとを比較する比較器で、比較器６はマイ
クロプログラムのチェツキングを行うチェツキング手段
として設けられている。
７．８．９はサービスプロセッサ１から各処理装置２−
１〜２−ｎに対して接続された共通のアドレスバス、デ
ータバス及び各種制御用の制御線で、アドレスバス７は
同種でかつ同一のマイクロプログラムを必要とする処理
装置をグループ化して設定した同一のグループアドレス
を指定するために設けられており、このアドレスバス７
及びデータバス８を用いて同一のマイクロプログラムを
必要とする処理装置に同時に該マイクロプログラムのロ
ーディング及びそのチェツキングを行うようになってい
る。１ｏはマイクロプログラムの書込みと比較のモード
指定を行うためのモード線、１１は比較器６の出力側か
らサービスプロセッサ１に接続されたエラー線で、各処
理装置２−″１〜２−ｎで比較エラーが発生したことを
サービスプロセッサ１に知らせるために設けられている
。
１〜２−ｎに対して接続された共通のアドレスバス、デ
ータバス及び各種制御用の制御線で、アドレスバス７は
同種でかつ同一のマイクロプログラムを必要とする処理
装置をグループ化して設定した同一のグループアドレス
を指定するために設けられており、このアドレスバス７
及びデータバス８を用いて同一のマイクロプログラムを
必要とする処理装置に同時に該マイクロプログラムのロ
ーディング及びそのチェツキングを行うようになってい
る。１ｏはマイクロプログラムの書込みと比較のモード
指定を行うためのモード線、１１は比較器６の出力側か
らサービスプロセッサ１に接続されたエラー線で、各処
理装置２−″１〜２−ｎで比較エラーが発生したことを
サービスプロセッサ１に知らせるために設けられている
。
上記のような構成のサービスプロセッサ１及び各処理装
置２−１〜２−ｎを備えたデータ処理装置においては、
システムの初期化時にサービスプロセッサ１からグルー
プ化された同種の処理装置に対してアドレスバス７を通
して同一のグループアドレスが指定され、これらの同種
の処理装置に同時にマイクロプログラムがロードされ、
またそのチェツキングが行われる。したがって、ロード
時間が短縮され、システムの立上げ時間が速（なるａ 次に、このシステム立上げ動作の詳細を実行手順に沿っ
て説明する。
置２−１〜２−ｎを備えたデータ処理装置においては、
システムの初期化時にサービスプロセッサ１からグルー
プ化された同種の処理装置に対してアドレスバス７を通
して同一のグループアドレスが指定され、これらの同種
の処理装置に同時にマイクロプログラムがロードされ、
またそのチェツキングが行われる。したがって、ロード
時間が短縮され、システムの立上げ時間が速（なるａ 次に、このシステム立上げ動作の詳細を実行手順に沿っ
て説明する。
（ａ）サービスプロセッサ１は書込みモードとなるよう
に制御線９に指令を出す。
に制御線９に指令を出す。
（ｂ）サービスプロセッサ１はアドレスバス７にグルー
プアドレスを出力し、データバス８にアドレスレジスタ
５に設定するアドレスを出力する。この時、グループア
ドレスで選択された処理装置のみアドレスレジスタ５に
アドレスがセットされる。
プアドレスを出力し、データバス８にアドレスレジスタ
５に設定するアドレスを出力する。この時、グループア
ドレスで選択された処理装置のみアドレスレジスタ５に
アドレスがセットされる。
（Ｃ）サービスプロセッサ１はアドレスバス７にグルー
プアドレスを出力し、データバス８に制御記憶４に書込
むマイクロプログラムのデータを出力する。この時、グ
ループアドレスで選択された処理装置のみ制御記憶４に
データがセットされる。
プアドレスを出力し、データバス８に制御記憶４に書込
むマイクロプログラムのデータを出力する。この時、グ
ループアドレスで選択された処理装置のみ制御記憶４に
データがセットされる。
（ｄ）アドレスレジスタ５がインクリメントされる。
（ｅ）サービスプロセッサ１はロード終了か否かを判定
し、終了でなければ（Ｃ）に戻る。
し、終了でなければ（Ｃ）に戻る。
（ｆ）サービスプロセッサ１は比較モードとなるように
制御線９に指令を出す。
制御線９に指令を出す。
（ｇ）（ｂ）と同様にアドレスレジスタ５にアドレスを
セットする。
セットする。
（ｈ）サービスプロセッサ１は制御記憶４に書込んだデ
ータの原データをデータバス８上１こ出力する。
ータの原データをデータバス８上１こ出力する。
（ｆｉ）データバス８上の原データと制御記憶４から読
出されたデータが比較器６に入力されて比較される。
出されたデータが比較器６に入力されて比較される。
（ｊ）比較エラーが発生した場合は、エラー線１１がア
クティブ状態となり、サービスプロセッサ１に通知され
る。この時、アドレスレジスタ５の内容もデータバス８
を通して通知される。そして、エラーが起こった処理装
置はその時点で除かれ、リトライ実行時１こエラーリセ
ットされるまで何も行われない。
クティブ状態となり、サービスプロセッサ１に通知され
る。この時、アドレスレジスタ５の内容もデータバス８
を通して通知される。そして、エラーが起こった処理装
置はその時点で除かれ、リトライ実行時１こエラーリセ
ットされるまで何も行われない。
（ｋ）アドレスレジスタ５がインクリメントされる。
（１）サービスプロセッサｌは比較終了か否かを判定し
、終了でなければ（ｈ）に戻る。
、終了でなければ（ｈ）に戻る。
（ｍ）エラーが起こった処理装置がある場合は、サービ
スプロセッサ１によりその処理装置のみリトライ実行さ
れる。
スプロセッサ１によりその処理装置のみリトライ実行さ
れる。
このように、ローディングの際にチェツキングが行われ
るので、エラーが発生した処理装置が直ちに検出され、
リトライ等の適切な処理が施される。
るので、エラーが発生した処理装置が直ちに検出され、
リトライ等の適切な処理が施される。
［発明の効果］
以上のように、この発明によれば、同種の処理装置をグ
ループ化して設定したグループアドレスを指定するため
のアドレスバスを備え、同一グループの処理装置に同時
にマイクロプログラムのローディング及びそのチェツキ
ングを行うようにしたので、ロード時間が短縮され、シ
ステムの立上げ時間が速くなるという効果がある。
ループ化して設定したグループアドレスを指定するため
のアドレスバスを備え、同一グループの処理装置に同時
にマイクロプログラムのローディング及びそのチェツキ
ングを行うようにしたので、ロード時間が短縮され、シ
ステムの立上げ時間が速くなるという効果がある。
第１図はこの発明の一実施例を示す構成図、第２図は従
来例を示す構成図である。 １・・・・・・サービスプロセッサ（制御袋ｆｌり２−
１〜２−ｎ・・・・・・処理装置 ４・・・・・・制御記憶 ６・・・・・・比較器（チェツキング手段）７・・・・
・アドレスバス ８・・・・・・データバス ９・・・・・・制御線 なお、図中同一符号は同一または相当部分を示す。
来例を示す構成図である。 １・・・・・・サービスプロセッサ（制御袋ｆｌり２−
１〜２−ｎ・・・・・・処理装置 ４・・・・・・制御記憶 ６・・・・・・比較器（チェツキング手段）７・・・・
・アドレスバス ８・・・・・・データバス ９・・・・・・制御線 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- マイクロプログラムを格納する制御記憶を備えた複数の
処理装置と、これらの処理装置へのマイクロプログラム
ロードを制御する制御装置とを備えたデータ処理装置の
プログラムロード制御方式において、上記制御装置から
各処理装置に対して共通のアドレスバス、データバス及
び制御線を接続し、同種の処理装置をグループ化して同
一のアドレスを設定すると共に、各処理装置にマイクロ
プログラムのチェッキングを行うチェッキング手段を設
け、上記バスを用いて同一のマイクロプログラムを必要
とする処理装置に同時に該マイクロプログラムのローデ
ィング及びそのチェッキングを行うことを特徴とするマ
イクロプログラムロード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333270A JPH04199445A (ja) | 1990-11-29 | 1990-11-29 | マイクロプログラムロード制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333270A JPH04199445A (ja) | 1990-11-29 | 1990-11-29 | マイクロプログラムロード制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199445A true JPH04199445A (ja) | 1992-07-20 |
Family
ID=18264221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333270A Pending JPH04199445A (ja) | 1990-11-29 | 1990-11-29 | マイクロプログラムロード制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199445A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0614149A1 (en) * | 1993-03-04 | 1994-09-07 | International Business Machines Corporation | Communication network with non-unique device identifiers and method of establishing connection paths in such a network |
-
1990
- 1990-11-29 JP JP2333270A patent/JPH04199445A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0614149A1 (en) * | 1993-03-04 | 1994-09-07 | International Business Machines Corporation | Communication network with non-unique device identifiers and method of establishing connection paths in such a network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04199445A (ja) | マイクロプログラムロード制御方式 | |
| JP2001256044A (ja) | データ処理装置 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH0554009A (ja) | プログラムロード方式 | |
| JPH0399326A (ja) | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPS59106017A (ja) | 入出力制御装置の制御メモリの内容を検査する方法 | |
| JPS5827220A (ja) | 読取りエラ−修正機能の試験方式 | |
| JPS60142450A (ja) | 記憶システム | |
| JPS62102353A (ja) | プログラムのダウンライン・ロ−ド方式 | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPS62257542A (ja) | 計算機システムの診断方法 | |
| JPS63213029A (ja) | マイクロプログラム制御装置 | |
| JPH04107649A (ja) | ダンプ処理方式 | |
| JPH0520136A (ja) | ダンプ処理方式 | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPS63231636A (ja) | サブシステムの動作制御方式 | |
| JPS62180443A (ja) | 計算機システムの初期設定方式 | |
| JPS62290943A (ja) | 情報処理装置 | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPS6411975B2 (ja) | ||
| JPH05119926A (ja) | 情報処理装置 | |
| JPS6288040A (ja) | マイクロプログラム制御装置 | |
| JPS59127153A (ja) | プログラム・ロ−デイング処理方式 |