JPH0520136A - ダンプ処理方式 - Google Patents
ダンプ処理方式Info
- Publication number
- JPH0520136A JPH0520136A JP3172083A JP17208391A JPH0520136A JP H0520136 A JPH0520136 A JP H0520136A JP 3172083 A JP3172083 A JP 3172083A JP 17208391 A JP17208391 A JP 17208391A JP H0520136 A JPH0520136 A JP H0520136A
- Authority
- JP
- Japan
- Prior art keywords
- dump
- capacity
- adapter
- control device
- adapters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000003672 processing method Methods 0.000 claims abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 本発明は、複数のアダプタを有する情報処理
装置におけるダンプ処理方式に関し、各アダプタ単位に
ダンプ容量の削減を可能にすることを目的とする。 【構成】 入出力装置を制御する複数のアダプタと、各
アダプタのメモリ領域からそれぞれ所定のダンプ容量に
応じてダンプ処理を行う制御装置とを備えた情報処理装
置において、各アダプタは、制御装置からの制御に応じ
て、ダンプ対象となる情報をチェックして必要とするダ
ンプ容量を制御装置に通知するダンプ容量通知手段を備
え、制御装置は、各アダプタから通知されたダンプ容量
に応じてダンプ処理を実行する構成であることを特徴と
する。
装置におけるダンプ処理方式に関し、各アダプタ単位に
ダンプ容量の削減を可能にすることを目的とする。 【構成】 入出力装置を制御する複数のアダプタと、各
アダプタのメモリ領域からそれぞれ所定のダンプ容量に
応じてダンプ処理を行う制御装置とを備えた情報処理装
置において、各アダプタは、制御装置からの制御に応じ
て、ダンプ対象となる情報をチェックして必要とするダ
ンプ容量を制御装置に通知するダンプ容量通知手段を備
え、制御装置は、各アダプタから通知されたダンプ容量
に応じてダンプ処理を実行する構成であることを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置におい
て、エラー発生時あるいはエラーその他の原因によるシ
ステムダウン時に、メモリ情報あるいはアダプタ内の情
報をディスク装置その他の補助記憶装置に吸い上げるダ
ンプ処理方式に関する。
て、エラー発生時あるいはエラーその他の原因によるシ
ステムダウン時に、メモリ情報あるいはアダプタ内の情
報をディスク装置その他の補助記憶装置に吸い上げるダ
ンプ処理方式に関する。
【０００２】
【従来の技術】図３は、情報処理装置（コンピュータシ
ステム）の構成例を示すブロック図である。
ステム）の構成例を示すブロック図である。
【０００３】図において、中央処理装置（ＣＰＵ）３１
には、各入出力装置（Ｉ／Ｏ）３２ 1 ，３２2 に対応す
るアダプタ３３1 ，３３2 およびディスク装置３４に対
応するディスクコントローラ３５が、バス３６を介して
接続される。
には、各入出力装置（Ｉ／Ｏ）３２ 1 ，３２2 に対応す
るアダプタ３３1 ，３３2 およびディスク装置３４に対
応するディスクコントローラ３５が、バス３６を介して
接続される。
【０００４】このような構成でダンプ処理が起動される
と、中央処理装置３１は内部のメモリ３７あるいは対応
するアダプタから読み出したロギングデータをディスク
コントローラ３５を介してディスク装置３４のロギング
エリアに書き込む。このロギングデータは別途解析さ
れ、エラー要因等の解明が行われる。なお、中央処理装
置３１が各アダプタに対してダンプ処理を行う際には、
アダプタごとに情報量が異なっているために、あらかじ
めそれらの容量を把握しておく必要がある。
と、中央処理装置３１は内部のメモリ３７あるいは対応
するアダプタから読み出したロギングデータをディスク
コントローラ３５を介してディスク装置３４のロギング
エリアに書き込む。このロギングデータは別途解析さ
れ、エラー要因等の解明が行われる。なお、中央処理装
置３１が各アダプタに対してダンプ処理を行う際には、
アダプタごとに情報量が異なっているために、あらかじ
めそれらの容量を把握しておく必要がある。
【０００５】
【発明が解決しようとする課題】ところで、情報処理装
置におけるアダプタは入出力装置の増減あるいは変更に
応じて変わるので、中央処理装置３１が行うダンプ処理
の対象となる情報量もその都度変化する。したがって、
従来の構成では、中央処理装置３１があらかじめ各アダ
プタ３３1 ，３３2 を識別し、それぞれの情報量（プロ
グラムおよびデータ）を個別に把握する必要があった。
置におけるアダプタは入出力装置の増減あるいは変更に
応じて変わるので、中央処理装置３１が行うダンプ処理
の対象となる情報量もその都度変化する。したがって、
従来の構成では、中央処理装置３１があらかじめ各アダ
プタ３３1 ，３３2 を識別し、それぞれの情報量（プロ
グラムおよびデータ）を個別に把握する必要があった。
【０００６】また、ダンプ処理では、各アダプタ３
３1 ，３３2のプログラムおよびデータのすべてをロギ
ングデータとしてディスク装置３４に読み込んでいたた
めに、アダプタの数に応じてその総量も膨大になってい
た。すなわち、各アダプタに対するダンプ処理を順次行
っているうちに、ディスク装置３４の容量が不足するこ
とがあり、すべてのアダプタについてダンプ処理ができ
ないこともあった。
３1 ，３３2のプログラムおよびデータのすべてをロギ
ングデータとしてディスク装置３４に読み込んでいたた
めに、アダプタの数に応じてその総量も膨大になってい
た。すなわち、各アダプタに対するダンプ処理を順次行
っているうちに、ディスク装置３４の容量が不足するこ
とがあり、すべてのアダプタについてダンプ処理ができ
ないこともあった。
【０００７】本発明は、各アダプタ単位にダンプ容量の
削減を可能にするダンプ処理方式を提供することを目的
とする。
削減を可能にするダンプ処理方式を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明は、入出力装置を
制御する複数のアダプタと、前記各アダプタのメモリ領
域からそれぞれ所定のダンプ容量に応じてダンプ処理を
行う制御装置とを備えた情報処理装置において、前記各
アダプタは、前記制御装置からの制御に応じて、ダンプ
対象となる情報をチェックして必要とするダンプ容量を
制御装置に通知するダンプ容量通知手段を備え、前記制
御装置は、前記各アダプタから通知されたダンプ容量に
応じてダンプ処理を実行する構成であることを特徴とす
る。
制御する複数のアダプタと、前記各アダプタのメモリ領
域からそれぞれ所定のダンプ容量に応じてダンプ処理を
行う制御装置とを備えた情報処理装置において、前記各
アダプタは、前記制御装置からの制御に応じて、ダンプ
対象となる情報をチェックして必要とするダンプ容量を
制御装置に通知するダンプ容量通知手段を備え、前記制
御装置は、前記各アダプタから通知されたダンプ容量に
応じてダンプ処理を実行する構成であることを特徴とす
る。
【０００９】
【作用】制御装置は、接続されているアダプタに対して
各ダンプ容量を事前に通知させることができるので、ア
ダプタの増減あるいは変更に際して柔軟に対応すること
ができる。
各ダンプ容量を事前に通知させることができるので、ア
ダプタの増減あるいは変更に際して柔軟に対応すること
ができる。
【００１０】また、各アダプタがダンプ容量を通知する
際には、ダンプ対象となる情報をチェックすることによ
り、プログラムなどのスタティックな情報についてはダ
ンプ処理の対象とするか否かを判断することができる。
すなわち、必要とする最小限のダンプ容量をあらかじめ
設定することにより、ダンプ容量の削減を行うことがで
きる。
際には、ダンプ対象となる情報をチェックすることによ
り、プログラムなどのスタティックな情報についてはダ
ンプ処理の対象とするか否かを判断することができる。
すなわち、必要とする最小限のダンプ容量をあらかじめ
設定することにより、ダンプ容量の削減を行うことがで
きる。
【００１１】
【実施例】図１は、本発明のダンプ処理方式に用いられ
るアダプタの実施例構成を示すブロック図である。な
お、ここに示すアダプタの構成は、本発明の実施に関す
る部分のみを示す。
るアダプタの実施例構成を示すブロック図である。な
お、ここに示すアダプタの構成は、本発明の実施に関す
る部分のみを示す。
【００１２】図において、プロセッサ１１の配下に、プ
ログラムが格納されるＲＯＭ１２，データが格納される
ＲＡＭ１３，上位の中央処理装置（図３，３１）から起
動される容量表示コマンドを保持するコマンドレジスタ
１４および中央処理装置に通知するダンプ容量を保持す
る容量表示レジスタ１５が接続される。
ログラムが格納されるＲＯＭ１２，データが格納される
ＲＡＭ１３，上位の中央処理装置（図３，３１）から起
動される容量表示コマンドを保持するコマンドレジスタ
１４および中央処理装置に通知するダンプ容量を保持す
る容量表示レジスタ１５が接続される。
【００１３】以下、プロセッサ１１における処理手順の
一例を示す図２を参照し、本実施例アダプタの動作につ
いて説明する。プロセッサ１１は、コマンドレジスタ１
４に容量表示コマンドがセットされると、ＲＯＭ１２に
対してパリティチェックまたはサムチェックを行い、格
納されているプログラムが正常であるか否かを判定す
る。ＲＯＭ１２に対するチェックが正常と判定されたな
らば、ＲＡＭ１３の容量をダンプ容量として容量レジス
タ１５にセットする。また、ＲＯＭ１２に対するチェッ
クが異常と判定されたならば、ＲＯＭ１２の容量とＲＡ
Ｍ１３の容量とを合わせたものをダンプ容量として容量
表示レジスタ１５にセットする。
一例を示す図２を参照し、本実施例アダプタの動作につ
いて説明する。プロセッサ１１は、コマンドレジスタ１
４に容量表示コマンドがセットされると、ＲＯＭ１２に
対してパリティチェックまたはサムチェックを行い、格
納されているプログラムが正常であるか否かを判定す
る。ＲＯＭ１２に対するチェックが正常と判定されたな
らば、ＲＡＭ１３の容量をダンプ容量として容量レジス
タ１５にセットする。また、ＲＯＭ１２に対するチェッ
クが異常と判定されたならば、ＲＯＭ１２の容量とＲＡ
Ｍ１３の容量とを合わせたものをダンプ容量として容量
表示レジスタ１５にセットする。
【００１４】このような構成により、上位の中央処理装
置は適当なタイミングで各アダプタに対して容量表示コ
マンドを発行すれば、各アダプタからダンプ容量を通知
してもらうことができる。すなわち、中央処理装置はア
ダプタが新規に実装された場合でも、そのアダプタのダ
ンプ容量を容易に入手することができる。
置は適当なタイミングで各アダプタに対して容量表示コ
マンドを発行すれば、各アダプタからダンプ容量を通知
してもらうことができる。すなわち、中央処理装置はア
ダプタが新規に実装された場合でも、そのアダプタのダ
ンプ容量を容易に入手することができる。
【００１５】また、各アダプタにおけるダンプ情報には
プログラムとデータがあるが、プログラムはＲＯＭ１２
に格納されているスタティックな情報であり、比較的信
頼性が高い。したがって、上述したダンプ容量の通知時
にＲＯＭ１２（プログラム）に異常がなければ、ＲＡＭ
１３（データ）のみの容量をダンプ容量とすることによ
り、ダンプ容量の大幅な削減を可能にすることができ
る。
プログラムとデータがあるが、プログラムはＲＯＭ１２
に格納されているスタティックな情報であり、比較的信
頼性が高い。したがって、上述したダンプ容量の通知時
にＲＯＭ１２（プログラム）に異常がなければ、ＲＡＭ
１３（データ）のみの容量をダンプ容量とすることによ
り、ダンプ容量の大幅な削減を可能にすることができ
る。
【００１６】
【発明の効果】以上説明したように本発明は、ダンプ処
理時におけるダンプ容量が各アダプタの状況に応じて適
宜制御できるので、大幅なダンプ容量の削減が可能とな
る。また、アダプタの増減あるいは変更に際しても柔軟
に対応することができ、特にアダプタが増えた場合にお
けるダンプ容量の削減効果は極めて大きい。
理時におけるダンプ容量が各アダプタの状況に応じて適
宜制御できるので、大幅なダンプ容量の削減が可能とな
る。また、アダプタの増減あるいは変更に際しても柔軟
に対応することができ、特にアダプタが増えた場合にお
けるダンプ容量の削減効果は極めて大きい。
【図１】本発明のダンプ処理方式に用いられるアダプタ
の実施例構成を示すブロック図である。
の実施例構成を示すブロック図である。
【図２】プロセッサにおける処理手順の一例を示すフロ
ーチャートである。
ーチャートである。
【図３】情報処理装置の構成例を示すブロック図であ
る。
る。
１１ プロセッサ １２ ＲＯＭ １３ ＲＡＭ １４ コマンドレジスタ １５ 容量表示レジスタ ３１ 中央処理装置（ＣＰＵ） ３２ 入出力装置（Ｉ／Ｏ） ３３ アダプタ ３４ ディスク装置 ３５ ディスクコントローラ ３６ バス ３７ メモリ
Claims (1)
- 【特許請求の範囲】 【請求項１】 入出力装置を制御する複数のアダプタ
と、 前記各アダプタのメモリ領域からそれぞれ所定のダンプ
容量に応じてダンプ処理を行う制御装置とを備えた情報
処理装置において、 前記各アダプタは、前記制御装置からの制御に応じて、
ダンプ対象となる情報をチェックして必要とするダンプ
容量を制御装置に通知するダンプ容量通知手段を備え、 前記制御装置は、前記各アダプタから通知されたダンプ
容量に応じてダンプ処理を実行する構成であることを特
徴とするダンプ処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172083A JPH0520136A (ja) | 1991-07-12 | 1991-07-12 | ダンプ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172083A JPH0520136A (ja) | 1991-07-12 | 1991-07-12 | ダンプ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520136A true JPH0520136A (ja) | 1993-01-29 |
Family
ID=15935224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172083A Pending JPH0520136A (ja) | 1991-07-12 | 1991-07-12 | ダンプ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519779B2 (en) | 2002-08-26 | 2009-04-14 | International Business Machines Corporation | Dumping using limited system address space |
-
1991
- 1991-07-12 JP JP3172083A patent/JPH0520136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7519779B2 (en) | 2002-08-26 | 2009-04-14 | International Business Machines Corporation | Dumping using limited system address space |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5133071A (en) | Channel control method and apparatus | |
| JPH0520136A (ja) | ダンプ処理方式 | |
| US6088818A (en) | Data read apparatus and data read method | |
| JPH08202635A (ja) | Ｄｍａコントローラ | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPH03211619A (ja) | データ処理装置 | |
| JP2513328B2 (ja) | ダンプ出力方式 | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPS6217877Y2 (ja) | ||
| JPH0319574B2 (ja) | ||
| JPH03111961A (ja) | マルチｃｐｕのプログラムロード方式 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH103407A (ja) | プログラム誤動作検出開発支援装置およびプログラム誤動作検出方法 | |
| JPH08129513A (ja) | データ転送のリカバリ方式 | |
| JPH0619631A (ja) | 記憶装置の初期化方式 | |
| JPH03269483A (ja) | 表示プロセッサのメモリダンプ方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPH02166510A (ja) | ディスク制御装置 | |
| JPH0820934B2 (ja) | ディスクキャッシュ制御方式 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPH0279271A (ja) | 磁気ディスク装置の障害処理方式 | |
| JPH02184926A (ja) | 計算機システムにおける主記憶退避方式 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPS639259B2 (ja) |