JPH04199538A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuitInfo
- Publication number
- JPH04199538A JPH04199538A JP33539290A JP33539290A JPH04199538A JP H04199538 A JPH04199538 A JP H04199538A JP 33539290 A JP33539290 A JP 33539290A JP 33539290 A JP33539290 A JP 33539290A JP H04199538 A JPH04199538 A JP H04199538A
- Authority
- JP
- Japan
- Prior art keywords
- signature
- semiconductor integrated
- integrated circuit
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路の、特に品種判別のための内
部に設けられている判別コードに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a discrimination code provided inside a semiconductor integrated circuit, particularly for distinguishing the type thereof.
C従来の技術〕
第3図は従来EPROM等に用いられているシリコンン
グチニチャー回路のブロック図である。C. Prior Art FIG. 3 is a block diagram of a silicon trencher circuit conventionally used in EPROMs and the like.
図において、(1)は内部に作り込まれたングニチャー
、(2)はソグニチャー(1)を出力する信号外部端子
、(3)はングニチャーの出力制御信号によりシグニチ
ャー(1)を信号外部端子(2)に接続するスイッチ回
路である。In the figure, (1) is the signature created internally, (2) is the signal external terminal that outputs the signature (1), and (3) is the signal external terminal (2) that outputs the signature (1) by the output control signal of the signature. ) is a switch circuit connected to
次に動作について説明する。E P ROMは外部より
電気的に書込むことかできるか、品種によI〕書込み電
圧が異なるものかあり、EPR(1・1ライターで書き
込む場合に、まずライターは挿入された半導体装置(E
PROM)か何であるかを判別し、それに応して書込み
を行う。このため、EPROMには、ライターか品種判
別を行えるように、シリコンシグニチャーと呼ばれる品
種コートを有する。Next, the operation will be explained. Is it possible to write to an E P ROM electrically from the outside? Depending on the type, the write voltage may differ. When writing with an EPR (1.1 writer), the writer first
PROM) or whatever, and write accordingly. For this reason, the EPROM has a type code called a silicon signature so that the type of writer can be determined.
従来の半導体集積回路では、外部よりンリフンシグニチ
ャー要求があった場合、シグニチャー制御信号によりス
イッチ回路(3)をオンさせ、内部に作っであるシグニ
チャー(1)の信号を信号外部端子(2)へ伝達する。In conventional semiconductor integrated circuits, when there is an external signature request, the switch circuit (3) is turned on by the signature control signal, and the internally generated signature (1) signal is sent to the signal external terminal (2). introduce.
従来の半導体集積回路は以上のように構成されていたの
で、ワイヤーホンディング工程て品種を作り分けるよう
な場合に、ングニチャーか−通りしがなく品種の判別を
付けることかできな(なるという問題点があった。Conventional semiconductor integrated circuits have been configured as described above, so when different types are manufactured using the wire bonding process, it is difficult to distinguish between different types without passing through the wire bonding process. There was a point.
この発明は上記のような問題点を解消するためになされ
たもので、特定の工程たとえばワイヤーホンディング時
に品種を作り分けるような構成の半導体集積回路におい
て、その各々に対し別のシグニチャーを設定しうる装置
を得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and it is possible to set different signatures for each type of semiconductor integrated circuit that is configured to create different types during a specific process, such as wire bonding. The purpose is to obtain a device that can
この発明に係る半導体装置は、複数のシグニチャーを内
部に設け、特定の工程、例えばワイヤーポンディングの
ホンディング状況によりシダニチャーを選択して出力で
きるようにしたものである。The semiconductor device according to the present invention has a plurality of signatures provided therein, and is capable of selecting and outputting a signature depending on the honding situation of a specific process, for example, wire bonding.
この発明における半導体集積回路は、特定の工程にて品
種を作り分ける時、その工程の状況に応してシダニチャ
ーを変えることかできる。In the semiconductor integrated circuit according to the present invention, when different types are produced in a specific process, the cider structure can be changed depending on the situation of the process.
以下、この発明の一実施例を図について説明する。第1
図において、(1)、ODは内部に作り込まれたングニ
チャー、(2)はシグニチャ−+1111)を出力する
信号外部端子、(3)はシダニチャーの出力制御信号に
よりシダニチャー(1)0υを信号端子に接続するスイ
ッチ回路、(4)はポンディング状況を示す信号を受け
それに合ったシダニチャー(1)または0Dを選択する
ングニチャー選択回路である。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, (1) and OD are internally built signatures, (2) are signal external terminals that output the signature -+1111), and (3) are signal terminals that output the signature (1) 0υ by the output control signal of the signature. The switch circuit (4) connected to the bonding state is a nignature selection circuit which receives a signal indicating the bonding state and selects the fern char (1) or 0D that matches the signal.
次に動作について説明する。Next, the operation will be explained.
本実施例における半導体集積回路は例えば、ワイヤーボ
ンディングにてl10XI構成と×4構成を作り分ける
半導体集積回路の場合であるとすると、Iloか×1構
成の場合、外部よりソリコンシグニチャー要求かあった
場合、シダニチャー制御信号によりスイッチ回路(3)
をオンさせ、シリコンシグニチャー選択回路(4)によ
り選択されたシダニチャーA(1)を信号外部端子(2
)へ伝達する。For example, if the semiconductor integrated circuit in this embodiment is a semiconductor integrated circuit that uses wire bonding to create an I10XI configuration and a ×4 configuration, in the case of an ILO or ×1 configuration, there is a request for a solicon signature from the outside. In this case, the switch circuit (3) is activated by the fern char control signal.
is turned on, and the signature A (1) selected by the silicon signature selection circuit (4) is connected to the signal external terminal (2).
).
この時、ワイヤーボンディングは×1構成となっている
というホンディング状況を示す信号により、シダニチャ
ー選択回路(4)はシダニチャーA(1)を選択してい
るので、信号外部端子(2)には、シダニチャーA (
1+か出力される。At this time, the fern char selection circuit (4) selects fern char A (1) based on the signal indicating the bonding situation that the wire bonding is in the x1 configuration, so the signal external terminal (2) Fern char A (
1+ is output.
逆に、×4構成の場合にはシグニチャー選択回路(4)
はノグニチャーB 11)を選択しているので、シダニ
チャー要求によって信号外部端子(2)にはシグニチャ
ーBか出力されることにな、る。Conversely, in the case of ×4 configuration, the signature selection circuit (4)
Since signature B 11) is selected, signature B will be output to the signal external terminal (2) in response to the signature request.
なお、上記実施例ではシダニチャー選択回路(4)を設
け、複数用意したシグニチャー(1)0υより選択して
出力する場合について示したが、シダニチャー選択回路
(4)の代わりに、ポンディング状況を示す信号により
シグニチャー自体を発生するシグニチャー発生回路(5
)を設けてもよく (この場合、複数のソグニチャーは
すべて不要)上記実施例と同様の効果を奏する。In the above embodiment, a fern signature selection circuit (4) is provided to select and output from a plurality of prepared signatures (1) 0υ. Signature generation circuit (5) that generates the signature itself based on the signal
) may be provided (in this case, all the plurality of signatures are unnecessary), and the same effect as in the above embodiment is achieved.
以上のようにこの発明によれば、品種を作り分ける特定
の工程より得られる情報により、異なるノグニチャーを
設定することかできるようにしたので、品種情報の情報
量の多い半導体集積回路か得られるという効果かある。As described above, according to the present invention, it is possible to set different signatures based on the information obtained from the specific process of manufacturing different types, so it is possible to obtain semiconductor integrated circuits with a large amount of information about the types. It's effective.
第1図はこの発明の一実施例である半導体集積回路のン
グニチャー回路のブロック図、第2図はこの発明の他の
実施例を示すシグニチャー回路のブロック図、第3図は
従来の半導体集積回路のングニチャー回路のブロック図
である。
(1)はシグニチャーA、(2)は信号外部端子、(3
)はスイッチ回路、(4)はシダニチャー選択回路、(
5)はシグニチャー発生回路、ODはングニチャーBを
示す。
なお、図中、同一符号は同一、又は相当部分を示す。Fig. 1 is a block diagram of a signature circuit of a semiconductor integrated circuit which is an embodiment of the present invention, Fig. 2 is a block diagram of a signature circuit which shows another embodiment of the invention, and Fig. 3 is a conventional semiconductor integrated circuit. FIG. 2 is a block diagram of the signature circuit of FIG. (1) is signature A, (2) is the signal external terminal, (3
) is a switch circuit, (4) is a fern char selection circuit, (
5) is a signature generation circuit, and OD indicates signature B. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
る半導体集積回路において、上記工程により得られる情
報により異なるシグニチャーが設定されるようにした事
を特徴とする半導体集積回路。1. A semiconductor integrated circuit configured to produce different types in a specific process, characterized in that different signatures are set depending on information obtained in the process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33539290A JPH04199538A (en) | 1990-11-28 | 1990-11-28 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33539290A JPH04199538A (en) | 1990-11-28 | 1990-11-28 | Semiconductor integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199538A true JPH04199538A (en) | 1992-07-20 |
Family
ID=18288032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33539290A Pending JPH04199538A (en) | 1990-11-28 | 1990-11-28 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199538A (en) |
-
1990
- 1990-11-28 JP JP33539290A patent/JPH04199538A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60121588A (en) | Digital code detecting circuit | |
| JP2618032B2 (en) | Input/Output Circuit | |
| JPH0896512A (en) | CD player | |
| JPS6136947A (en) | Semiconductor device | |
| JPS5971557A (en) | Semiconductor integrated circuit device | |
| JP2746429B2 (en) | Tone generation circuit | |
| JP2844971B2 (en) | Digital code processing system | |
| JPH08180668A (en) | Memory system | |
| JP3702592B2 (en) | Pulse generator, multi-chip module and single-chip microcomputer | |
| JPH0121383Y2 (en) | ||
| JPH07174829A (en) | Semiconductor integrated circuit | |
| JPH0731284Y2 (en) | Input circuit of programmable controller | |
| SU750563A1 (en) | Non-destructive storage | |
| JPS62251803A (en) | Counter circuit | |
| JP2526042Y2 (en) | Memory / register control circuit | |
| JP2579948B2 (en) | Tone generation circuit | |
| JP3368349B2 (en) | Control equipment | |
| JPH0514138A (en) | Latch circuit with temporary latch function | |
| JPH05325582A (en) | Method for data input and output of p-rom incorporated type semiconductor device | |
| JPS60175135A (en) | key scan circuit | |
| JPS61115159A (en) | Signal string selector | |
| JPH0695956A (en) | Id code built-in type serial reading memory | |
| JPS63124450A (en) | Semiconductor integrated circuit | |
| JPH01191963A (en) | Microcomputer device | |
| JPS61167982A (en) | Memory integrated circuit |