JPH04199628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04199628A JPH04199628A JP33171490A JP33171490A JPH04199628A JP H04199628 A JPH04199628 A JP H04199628A JP 33171490 A JP33171490 A JP 33171490A JP 33171490 A JP33171490 A JP 33171490A JP H04199628 A JPH04199628 A JP H04199628A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum alloy
- tungsten layer
- contact hole
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000010410 layer Substances 0.000 claims description 70
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 31
- 239000010937 tungsten Substances 0.000 claims description 31
- 229910052721 tungsten Inorganic materials 0.000 claims description 31
- 229910000838 Al alloy Inorganic materials 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置における配線の形成方法に関する
。
。
［従来の技術］
従来の半導体の製造方法では、第２図に示すように、半
導体基板２０１上に層間絶縁膜２０２を堆積した後、コ
ンタクトホール２０３を開孔し、下地金属層であるチタ
ン層２０４ （１００人）と窒化チタン層２０５ （５
００人）を連続して堆積する。そして、前記コンタクト
ホール２０３内部と前記層間絶縁Ｍ２Ｏ２上にタングス
テン層２０６を化学気相成長法により堆積する。この後
、前記タングステン層２０６を全面エッチバックし、コ
ンタクトホール２０３内部にのみタングステン層２０６
を残した後、アルミ合金２０７層を堆積し、フォトリソ
技術及び、エツチング技術により、所望のパターンにバ
ターニングしていた。
導体基板２０１上に層間絶縁膜２０２を堆積した後、コ
ンタクトホール２０３を開孔し、下地金属層であるチタ
ン層２０４ （１００人）と窒化チタン層２０５ （５
００人）を連続して堆積する。そして、前記コンタクト
ホール２０３内部と前記層間絶縁Ｍ２Ｏ２上にタングス
テン層２０６を化学気相成長法により堆積する。この後
、前記タングステン層２０６を全面エッチバックし、コ
ンタクトホール２０３内部にのみタングステン層２０６
を残した後、アルミ合金２０７層を堆積し、フォトリソ
技術及び、エツチング技術により、所望のパターンにバ
ターニングしていた。
［発明が解決しようとする課題］
しかしながら、前述の従来技術では全面エッチバックに
より眉間絶縁膜２０２上のタングステン層２０６を除去
してしまうので、層間絶縁膜２０２とアルミ合金２０７
が直接接触する領域ができ、ここでアルミ合金２０７へ
シリコン原子が拡散してノジュールを形成し、アルミ合
金からなる配線層２０７が断線してしまうことがあった
。
より眉間絶縁膜２０２上のタングステン層２０６を除去
してしまうので、層間絶縁膜２０２とアルミ合金２０７
が直接接触する領域ができ、ここでアルミ合金２０７へ
シリコン原子が拡散してノジュールを形成し、アルミ合
金からなる配線層２０７が断線してしまうことがあった
。
そこで、本発明はこの様な課題を解決するもので、その
目的とするところは、眉間絶縁膜上のタングステンを５
００人残すように全面エッチバックを行い、アルミ合金
と層間絶縁膜とが直接接触しないようにしてアルミ合金
におけるノジュール発生を抑制することにより、高信頼
性を有する配線を持つ半導体装置の製造方法を提供する
ところにある。
目的とするところは、眉間絶縁膜上のタングステンを５
００人残すように全面エッチバックを行い、アルミ合金
と層間絶縁膜とが直接接触しないようにしてアルミ合金
におけるノジュール発生を抑制することにより、高信頼
性を有する配線を持つ半導体装置の製造方法を提供する
ところにある。
［課題を解決するための手段］
本発明は、半導体基板の上方に層間絶縁膜を形成する工
程、 前記層間絶縁膜を窓開けしてコンタクトホールを形成す
る工程、 前記コンタクトホールの内面及び前記層間絶縁膜上に、
前記コンタクトホールの半径より大きい膜厚のタングス
テン層を化学気相成長法により堆積する工程、 前記タングステン層を全面エッチバックし、膜厚を５０
０Å程度にする工程、 前記タングステン層上にアルミ合金層を堆積する工程、 前記アルミ合金層の上方に、予め配線となるように設計
された領域に形成されたフォトレジストをマスクとして
前記アルミ合金層と、前記タングステン層をエツチング
して、配線を形成する工程、よりなることを特徴とする
。
程、 前記層間絶縁膜を窓開けしてコンタクトホールを形成す
る工程、 前記コンタクトホールの内面及び前記層間絶縁膜上に、
前記コンタクトホールの半径より大きい膜厚のタングス
テン層を化学気相成長法により堆積する工程、 前記タングステン層を全面エッチバックし、膜厚を５０
０Å程度にする工程、 前記タングステン層上にアルミ合金層を堆積する工程、 前記アルミ合金層の上方に、予め配線となるように設計
された領域に形成されたフォトレジストをマスクとして
前記アルミ合金層と、前記タングステン層をエツチング
して、配線を形成する工程、よりなることを特徴とする
。
［実施例］
次に本発明の実施例にかかる半導体装置の製造方法を、
その工程断面図である第１図（ａ）〜（ｆ）を参照して
説明する。
その工程断面図である第１図（ａ）〜（ｆ）を参照して
説明する。
まず、第１図に示す如く、シリコン基板１０１の表面に
は拡散層等の半導体領域（図示せず）が形成されており
、これらの半導体領域とシリコン基板１０１の表面側に
形成される電極配線層とを絶縁分離するために、シリコ
ン基板１０１の表面上には厚さ５０００人前後のシリコ
ン酸化膜１０またる眉間絶縁膜が化学気相成長法により
形成される。シリコン酸化膜１０２のコンタクト予定領
域１０１ａに対応する部分には、エツチングによりコン
タクトホール１０３が形成され、その底面でシリコン基
板１０１のコンタクト予定領域１０１ａは窓開けされた
状態になる。
は拡散層等の半導体領域（図示せず）が形成されており
、これらの半導体領域とシリコン基板１０１の表面側に
形成される電極配線層とを絶縁分離するために、シリコ
ン基板１０１の表面上には厚さ５０００人前後のシリコ
ン酸化膜１０またる眉間絶縁膜が化学気相成長法により
形成される。シリコン酸化膜１０２のコンタクト予定領
域１０１ａに対応する部分には、エツチングによりコン
タクトホール１０３が形成され、その底面でシリコン基
板１０１のコンタクト予定領域１０１ａは窓開けされた
状態になる。
次に、第１図（ｂ）に示す如く、コンタクトホール１０
３の内面及びシリコン酸化膜１０２の表面上には、シリ
コン基板１０１のコンタクト予定領域１０１ａに直接接
続され、そのコンタクト抵抗を低下させるためのコンタ
クト金属層たる厚さ１５０人のチタン層１０４、このチ
タン層１０４と後述するコンタクト埋め込み層１０６と
の密着性を向上するため、これら２層の間に介在する密
着用金属層たる厚さ５００人の窒化チタン層１゜５が順
次スパッタ法により堆積される。ここで、チタン層１０
４はコンタクトホール１０３の底面でコンタクト領ｍ
１０１ ａと接触している。一方、窒化チタン層１０５
の表面上には、第１図（Ｃ）に示す如く、ウェハ全面に
わたってタングステン層１０６を形成する。タングステ
ン層１０６の膜厚は、コンタクトホール１０３の直径の
半分以上となる。例えば、コンタクトホール１０３の直
径が０． ５μｍならば、タングステン層１０８の膜厚
は少なくとも２５０ＯＡとなる。これだけの膜厚を堆積
すれば、コンタクトホール１０３の内部はタングステン
層１０６で充満される。又、タングステン層１０６の下
は前述のＴｉＮ層１０５があるので密着性は十分確保さ
れる。
３の内面及びシリコン酸化膜１０２の表面上には、シリ
コン基板１０１のコンタクト予定領域１０１ａに直接接
続され、そのコンタクト抵抗を低下させるためのコンタ
クト金属層たる厚さ１５０人のチタン層１０４、このチ
タン層１０４と後述するコンタクト埋め込み層１０６と
の密着性を向上するため、これら２層の間に介在する密
着用金属層たる厚さ５００人の窒化チタン層１゜５が順
次スパッタ法により堆積される。ここで、チタン層１０
４はコンタクトホール１０３の底面でコンタクト領ｍ
１０１ ａと接触している。一方、窒化チタン層１０５
の表面上には、第１図（Ｃ）に示す如く、ウェハ全面に
わたってタングステン層１０６を形成する。タングステ
ン層１０６の膜厚は、コンタクトホール１０３の直径の
半分以上となる。例えば、コンタクトホール１０３の直
径が０． ５μｍならば、タングステン層１０８の膜厚
は少なくとも２５０ＯＡとなる。これだけの膜厚を堆積
すれば、コンタクトホール１０３の内部はタングステン
層１０６で充満される。又、タングステン層１０６の下
は前述のＴｉＮ層１０５があるので密着性は十分確保さ
れる。
次に、第１図（ｄ）に示すごとく、タングステン層１０
６を全面エッチバックし、タングステン層１０６のシリ
コン酸化膜１０２上における膜厚を５００八程度に減少
させる。このことによって、チタン層１０４、ＴｉＮ層
１０５、タングステン層１０６、後述するアルミ合金層
１０７からなる配線層の厚さを減少させることが可能と
なり、この配線層の上方に堆積する膜の被覆性が良好な
ものとなる。逆に、シリコン酸化膜１０２上のタングス
テン層１０６を全て除去せずに、５００八程度残すこと
により、タングステン層１０６をバリアメタルとして用
いることができ、後述するアルミ合金層１０７中にシリ
コン酸化膜中のシリコン原子が拡散することによるノジ
ュールの発生を抑制することができる。
６を全面エッチバックし、タングステン層１０６のシリ
コン酸化膜１０２上における膜厚を５００八程度に減少
させる。このことによって、チタン層１０４、ＴｉＮ層
１０５、タングステン層１０６、後述するアルミ合金層
１０７からなる配線層の厚さを減少させることが可能と
なり、この配線層の上方に堆積する膜の被覆性が良好な
ものとなる。逆に、シリコン酸化膜１０２上のタングス
テン層１０６を全て除去せずに、５００八程度残すこと
により、タングステン層１０６をバリアメタルとして用
いることができ、後述するアルミ合金層１０７中にシリ
コン酸化膜中のシリコン原子が拡散することによるノジ
ュールの発生を抑制することができる。
次に、第１図（ｅ）に示すようにアルミ合金１０７を５
００ＯＡスパツタリング法により堆積する。アルミ合金
層１０７の下層はバリアメタルとなるタングステン層１
０６があるため、シリコン基板１０１やシリコン１０２
とアルミ合金層１０７との相互拡散は防止される。又、
配線層の最終的な膜厚は約６０００八となり、配線の上
方に堆積される膜の被覆性は、タングステンｌｌ！１０
６を全くエッチバックしない場合に比べて大きく向上す
る。
００ＯＡスパツタリング法により堆積する。アルミ合金
層１０７の下層はバリアメタルとなるタングステン層１
０６があるため、シリコン基板１０１やシリコン１０２
とアルミ合金層１０７との相互拡散は防止される。又、
配線層の最終的な膜厚は約６０００八となり、配線の上
方に堆積される膜の被覆性は、タングステンｌｌ！１０
６を全くエッチバックしない場合に比べて大きく向上す
る。
次に第１図（ｆ）に示す如く、フォトリソ技術及びエツ
チング技術を用いて、チタン層１０５、ＴｉＮ層１０５
、タングステン層１０６、アルミ合金層１０７を所望の
パターンにバターニングする。以上で配線が完成する。
チング技術を用いて、チタン層１０５、ＴｉＮ層１０５
、タングステン層１０６、アルミ合金層１０７を所望の
パターンにバターニングする。以上で配線が完成する。
［発明の効果］
以上述べた本発明に従って形成された配線は、タングス
テン層によって、コンタクトホール内は充満され、十分
な段差被覆性を有している。又、層間絶縁膜上にタング
ステン層を残すことにより、アルミ合金と層間絶縁膜と
の反応を抑制しており、高い信頼性を持っている。更に
、タングステン層を堆積してから全面エッチバックする
ことにより配線層の厚さを抑えており、この配線層の上
方の膜、例えばパシベーション展などの被覆性を改良す
る効果も有する。
テン層によって、コンタクトホール内は充満され、十分
な段差被覆性を有している。又、層間絶縁膜上にタング
ステン層を残すことにより、アルミ合金と層間絶縁膜と
の反応を抑制しており、高い信頼性を持っている。更に
、タングステン層を堆積してから全面エッチバックする
ことにより配線層の厚さを抑えており、この配線層の上
方の膜、例えばパシベーション展などの被覆性を改良す
る効果も有する。
第１図（ａ）〜（ｆ）は、本発明の半導体装置の製造方
法を示す工程断面図。 第２図（ａ）〜（ｄ）は、従来の半導体装置の製造方法
を示す工程断面図。 １０１．２０１ 半導体基板 １０１ａ コンタクト予定領域 １０２．２０２ シリコン酸化膜 １０３．２０３ コンタクトホール １０４．２０４ チタン層 １０５．２０５ 窒化チタン層 １０６．２０６ タングステン層 １０７．２０７ アルミ合金層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（化１名）ｊイ、 ノ Ｑ
法を示す工程断面図。 第２図（ａ）〜（ｄ）は、従来の半導体装置の製造方法
を示す工程断面図。 １０１．２０１ 半導体基板 １０１ａ コンタクト予定領域 １０２．２０２ シリコン酸化膜 １０３．２０３ コンタクトホール １０４．２０４ チタン層 １０５．２０５ 窒化チタン層 １０６．２０６ タングステン層 １０７．２０７ アルミ合金層 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（化１名）ｊイ、 ノ Ｑ
Claims (1)
- 【特許請求の範囲】 半導体基板の上方に層間絶縁膜を形成する工程、前記層
間絶縁膜を窓開けしてコンタクトホールを形成する工程
、 前記コンタクトホールの内面及び前記層間絶縁膜上に前
記コンタクトホールの半径より大きい膜厚のタングステ
ン層を化学気相成長法により堆積する工程、 前記タングステン層を全面エッチバックし、膜厚を５０
０Å程度にする工程、 前記タングステン層上にアルミ合金層を堆積する工程、 前記アルミ合金層の上方に、予め配線となるように設計
された領域に形成されたフォトレジストをマスクとして
前記アルミ合金層と、前記タングステン層をエッチング
して、配線を形成する工程、よりなることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171490A JPH04199628A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171490A JPH04199628A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199628A true JPH04199628A (ja) | 1992-07-20 |
Family
ID=18246770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33171490A Pending JPH04199628A (ja) | 1990-11-29 | 1990-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199628A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
-
1990
- 1990-11-29 JP JP33171490A patent/JPH04199628A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US12336263B2 (en) | 2011-11-23 | 2025-06-17 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12034078B2 (en) | 2016-11-18 | 2024-07-09 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12477776B2 (en) | 2016-11-18 | 2025-11-18 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| JPH0719841B2 (ja) | 半導体装置 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH0629294A (ja) | 半導体装置の製造方法 | |
| JP2001298154A (ja) | 半導体装置およびその製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JPH04196251A (ja) | 半導体装置 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH03268425A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0410426A (ja) | 半導体装置の製造方法 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH031559A (ja) | 半導体装置の製造方法 | |
| JPH043962A (ja) | 半導体装置およびその製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0291942A (ja) | 配線の形成方法 |