JPH06244135A - コンタクトスタッドの積層構造及びその製造方法 - Google Patents
コンタクトスタッドの積層構造及びその製造方法Info
- Publication number
- JPH06244135A JPH06244135A JP5334516A JP33451693A JPH06244135A JP H06244135 A JPH06244135 A JP H06244135A JP 5334516 A JP5334516 A JP 5334516A JP 33451693 A JP33451693 A JP 33451693A JP H06244135 A JPH06244135 A JP H06244135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- tungsten
- insulator
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
- H10W20/045—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for deposition from the gaseous phase, e.g. for chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体基板上の活性領域へ低抵抗の熱的に安
定なオーミック・コンタクトまたはショットキー・コン
タクトを作る、タングステン・スタッドおよびタングス
テン並設スタッドを、三層金属構造を最初に定めること
により作る。 【構成】 三層金属構造のコンタクトスタッドを最初に
定める独自の方法を使用する。三層金属構造は、オーミ
ック層６，バリア層７，犠牲層８を含む。最初に絶縁体
のブランケット層９を堆積し、スタッド金属が露出する
まで、研磨し、エッチングし、またはこれらの両方を行
う。次に、犠牲層を、エッチング除去し、コンタクト層
に、およびオーミック層とバリア層に自己整合したホー
ルを残す。次に、ＣＶＤタングステンのブランケット層
１２を堆積し、余分なタングステンを除くため、基板を
研磨またはエッチングし、またはこれらの両方を行う。
定なオーミック・コンタクトまたはショットキー・コン
タクトを作る、タングステン・スタッドおよびタングス
テン並設スタッドを、三層金属構造を最初に定めること
により作る。 【構成】 三層金属構造のコンタクトスタッドを最初に
定める独自の方法を使用する。三層金属構造は、オーミ
ック層６，バリア層７，犠牲層８を含む。最初に絶縁体
のブランケット層９を堆積し、スタッド金属が露出する
まで、研磨し、エッチングし、またはこれらの両方を行
う。次に、犠牲層を、エッチング除去し、コンタクト層
に、およびオーミック層とバリア層に自己整合したホー
ルを残す。次に、ＣＶＤタングステンのブランケット層
１２を堆積し、余分なタングステンを除くため、基板を
研磨またはエッチングし、またはこれらの両方を行う。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に半導体デバイ
スの製造に関し、特に、酸化物のエッチングまたは酸化
物エッチング停止を行うことなく、タングステン・コン
タクトスタッドを形成し、相互接続金属用のタングステ
ン配線を形成する製造方法に関する。本発明は、また、
オーミック・コンタクトおよび高，低バリア・ショット
キー・コンタクトと、相互接続配線およびコンタクトま
たは中間レベル・バイアスタッドで構成される積層金属
構造とを形成する改良された単一金属系を与えることに
関する。
スの製造に関し、特に、酸化物のエッチングまたは酸化
物エッチング停止を行うことなく、タングステン・コン
タクトスタッドを形成し、相互接続金属用のタングステ
ン配線を形成する製造方法に関する。本発明は、また、
オーミック・コンタクトおよび高，低バリア・ショット
キー・コンタクトと、相互接続配線およびコンタクトま
たは中間レベル・バイアスタッドで構成される積層金属
構造とを形成する改良された単一金属系を与えることに
関する。
【０００２】
【従来の技術】集積回路（ＩＣ）は、適切なドーパント
のイオン打込みまたは拡散により多くのデバイス領域が
形成される半導体基板を有している。この基板は、異な
るデバイス領域を形成するために必要とされるパッシベ
ーション層および絶縁層を通常有している。これら層の
全厚さは、通常１ミクロンより小さい。これら層を通る
開口（コンタクトホールと呼ばれる）は、下側デバイス
領域に選択的に電気コンタクトを作ることを可能にす
る。導電材料は、半導体デバイスへのコンタクトを作る
ホール（バイアスタッドと呼ばれる）を充填するために
使用される。
のイオン打込みまたは拡散により多くのデバイス領域が
形成される半導体基板を有している。この基板は、異な
るデバイス領域を形成するために必要とされるパッシベ
ーション層および絶縁層を通常有している。これら層の
全厚さは、通常１ミクロンより小さい。これら層を通る
開口（コンタクトホールと呼ばれる）は、下側デバイス
領域に選択的に電気コンタクトを作ることを可能にす
る。導電材料は、半導体デバイスへのコンタクトを作る
ホール（バイアスタッドと呼ばれる）を充填するために
使用される。
【０００３】１つのバイアスタッド製造技術は、選択タ
ングステン法を使用する。この方法においては、タング
ステン・プラグは、コンタクトホール内に選択的堆積に
より作られる。しかしながら、堆積は、制御が困難であ
る核生成現象によってなされ、例えば、欠スタッドを生
じ、またはタングステンが望ましくないサイトに堆積さ
れる。更に、処理中、フッ素捕獲およびシリコン侵入が
生じ、その結果、回路歩留りが不十分になり、信頼性が
低くなる。
ングステン法を使用する。この方法においては、タング
ステン・プラグは、コンタクトホール内に選択的堆積に
より作られる。しかしながら、堆積は、制御が困難であ
る核生成現象によってなされ、例えば、欠スタッドを生
じ、またはタングステンが望ましくないサイトに堆積さ
れる。更に、処理中、フッ素捕獲およびシリコン侵入が
生じ、その結果、回路歩留りが不十分になり、信頼性が
低くなる。
【０００４】プラグの他の製造方法は、ドマセン（Ｄａ
ｍａｓｃｅｎｅ）法である。この方法においては、アル
ミナの層および酸化物絶縁体の層が堆積され、半導体デ
バイスに位置決めされたコンタクトホールがエッチング
され、アルミニウム金属またはタングステンのブランケ
ット層が堆積され、次に余分な金属がエッチングにより
または化学機械研磨により除去される。酸化物絶縁体が
エッチングされる間、アルミナの層は、エッチングバリ
ア層として機能する。アルミナ層は、続いて適切なエッ
チャントにより除去される。しかしながら、この方法に
対する問題は、タングステンが化学気相成長（ＣＶＤ）
により堆積されるアルミナのアンダーカットであり、隣
接スタッド間の分離を減少し、したがって、漏洩および
短絡を生じる。
ｍａｓｃｅｎｅ）法である。この方法においては、アル
ミナの層および酸化物絶縁体の層が堆積され、半導体デ
バイスに位置決めされたコンタクトホールがエッチング
され、アルミニウム金属またはタングステンのブランケ
ット層が堆積され、次に余分な金属がエッチングにより
または化学機械研磨により除去される。酸化物絶縁体が
エッチングされる間、アルミナの層は、エッチングバリ
ア層として機能する。アルミナ層は、続いて適切なエッ
チャントにより除去される。しかしながら、この方法に
対する問題は、タングステンが化学気相成長（ＣＶＤ）
により堆積されるアルミナのアンダーカットであり、隣
接スタッド間の分離を減少し、したがって、漏洩および
短絡を生じる。
【０００５】バイアスタッド金属の種々の態様は、米国
特許第４，９３３，３０３号明細書，第４，８５５，２
５２号明細書，第４，８７９，２５７号明細書，第４，
７２１，６８９号明細書に示されている。米国特許第
４，９３３，３０３号明細書は、金属配線およびスタッ
ドが２つの異なる工程で処理される方法を開示する。米
国特許第４，９３３，３０３号明細書の方法において
は、金属平坦化を、再現性に問題のあることが知られて
いる選択タングステン堆積によって行う。米国特許第
４，８５５，２５２号明細書は、深いキャビティ内へ平
面蒸着またはスパッタリングにより金属が堆積される方
法を開示する。この方法は、金属に継目を生じ、平坦化
のためのブランケット反応性イオンエッチング（ＲＩ
Ｅ）が、これらの継目に沿って選択的に食刻し、スタッ
ド領域から金属をほとんど除去する。米国特許第４，８
７９，２５７号明細書は、スタッドのみの製造方法を開
示する。米国特許第４，７２１，６８９号明細書は、ス
タッドがドマセン法により定められる方法、および金属
配線パターンがイオンエッチングにより別個の処理工程
で定められる方法を開示する。米国特許第４，７２１，
６８９号明細書の方法は、米国特許第４，９３３，３０
３号明細書の方法のように、金属配線が定められた後の
酸化物堆積を含む。この方法は、近接して配置された金
属配線間の酸化物中のボイド（ｖｏｉｄｓ）が問題とな
ることが知られている。したがって、従来技術において
繰返された努力にもかかわらず、漏洩，短絡等の問題は
残り、コンタクトスタッドの良好な製造方法の改良が必
要となる。
特許第４，９３３，３０３号明細書，第４，８５５，２
５２号明細書，第４，８７９，２５７号明細書，第４，
７２１，６８９号明細書に示されている。米国特許第
４，９３３，３０３号明細書は、金属配線およびスタッ
ドが２つの異なる工程で処理される方法を開示する。米
国特許第４，９３３，３０３号明細書の方法において
は、金属平坦化を、再現性に問題のあることが知られて
いる選択タングステン堆積によって行う。米国特許第
４，８５５，２５２号明細書は、深いキャビティ内へ平
面蒸着またはスパッタリングにより金属が堆積される方
法を開示する。この方法は、金属に継目を生じ、平坦化
のためのブランケット反応性イオンエッチング（ＲＩ
Ｅ）が、これらの継目に沿って選択的に食刻し、スタッ
ド領域から金属をほとんど除去する。米国特許第４，８
７９，２５７号明細書は、スタッドのみの製造方法を開
示する。米国特許第４，７２１，６８９号明細書は、ス
タッドがドマセン法により定められる方法、および金属
配線パターンがイオンエッチングにより別個の処理工程
で定められる方法を開示する。米国特許第４，７２１，
６８９号明細書の方法は、米国特許第４，９３３，３０
３号明細書の方法のように、金属配線が定められた後の
酸化物堆積を含む。この方法は、近接して配置された金
属配線間の酸化物中のボイド（ｖｏｉｄｓ）が問題とな
ることが知られている。したがって、従来技術において
繰返された努力にもかかわらず、漏洩，短絡等の問題は
残り、コンタクトスタッドの良好な製造方法の改良が必
要となる。
【０００６】
【発明が解決しようとする課題】本発明の目的は、半導
体デバイスおよび相互接続にコンタクトを作るための低
コンタクト抵抗，高コンダクタンス・バイアスタッドを
有する、信頼できる，高歩留り，高密度の半導体構造を
製造する独自の方法を提供することにある。
体デバイスおよび相互接続にコンタクトを作るための低
コンタクト抵抗，高コンダクタンス・バイアスタッドを
有する、信頼できる，高歩留り，高密度の半導体構造を
製造する独自の方法を提供することにある。
【０００７】本発明の他の目的は、半導体基板上の活性
デバイスへ、低抵抗の熱的に安定なオーミック・コンタ
クトまたはショットキー・コンタクトを作るタングステ
ン・スタッドを形成することにおいて、コンタクトスタ
ッドおよび相互接続配線を、前記基板上の絶縁膜に対し
てほぼ共平面の積層ユニットとして同時に形成すること
にある。
デバイスへ、低抵抗の熱的に安定なオーミック・コンタ
クトまたはショットキー・コンタクトを作るタングステ
ン・スタッドを形成することにおいて、コンタクトスタ
ッドおよび相互接続配線を、前記基板上の絶縁膜に対し
てほぼ共平面の積層ユニットとして同時に形成すること
にある。
【０００８】
【課題を解決するための手段】本発明は、三層金属構造
のコンタクトスタッドを最初に定める独自の方法を使用
する。三層金属構造は、オーミック層，バリア層，犠牲
層を含む。次に、絶縁体のブランケット層を堆積し、ス
タッド金属が露出するまで、研磨し、エッチングし、ま
たはこれらの両方を行う。次に、犠牲層を、エッチング
除去し、コンタクト層に、およびオーミック層とバリア
層に自己整合したホールを残す。次に、ＣＶＤタングス
テンのブランケット層を堆積し、余分なタングステンを
除くため、基板を研磨またはエッチングし、またはこれ
らの両方を行う。
のコンタクトスタッドを最初に定める独自の方法を使用
する。三層金属構造は、オーミック層，バリア層，犠牲
層を含む。次に、絶縁体のブランケット層を堆積し、ス
タッド金属が露出するまで、研磨し、エッチングし、ま
たはこれらの両方を行う。次に、犠牲層を、エッチング
除去し、コンタクト層に、およびオーミック層とバリア
層に自己整合したホールを残す。次に、ＣＶＤタングス
テンのブランケット層を堆積し、余分なタングステンを
除くため、基板を研磨またはエッチングし、またはこれ
らの両方を行う。
【０００９】本発明は、また、相互に、および半導体コ
ンタクトに自己整合される、パターン化された相互接続
配線と同時に、金属コンタクトスタッドを形成する方法
を提供する。この垂直方向の積層は、犠牲層を前述した
ようにエッチングする工程の前に、絶縁層を堆積するこ
とにより行う。相互接続パターンは、絶縁体の上部にフ
ォトリソグラフィックに定め、絶縁体を、コンタクトス
タッドの金属が露出するまでエッチングする。次に、Ｃ
ＶＤタングステンの比較的に薄い層を、エッチングし、
導電金属を堆積する。次に、ウエハを、余分の金属を除
くために、研磨し、エッチングし、またはこれらの両方
を行い、同時に形成された、タングステンが並設され、
自己整合した相互接続配線と、コンタクトスタッドと
を、積層構造として残す。
ンタクトに自己整合される、パターン化された相互接続
配線と同時に、金属コンタクトスタッドを形成する方法
を提供する。この垂直方向の積層は、犠牲層を前述した
ようにエッチングする工程の前に、絶縁層を堆積するこ
とにより行う。相互接続パターンは、絶縁体の上部にフ
ォトリソグラフィックに定め、絶縁体を、コンタクトス
タッドの金属が露出するまでエッチングする。次に、Ｃ
ＶＤタングステンの比較的に薄い層を、エッチングし、
導電金属を堆積する。次に、ウエハを、余分の金属を除
くために、研磨し、エッチングし、またはこれらの両方
を行い、同時に形成された、タングステンが並設され、
自己整合した相互接続配線と、コンタクトスタッドと
を、積層構造として残す。
【００１０】
【実施例】定義されない限りは、ここで使われる全ての
技術用語および科学用語は、本発明の属する当業者によ
り普通に理解されるのと同じ意味を有する。ここに記述
されるものと類似または均等の方法および材料を、本発
明の実施または試験に使用できるが、ここに記述された
方法および材料が好適である。他に述べない限りは、こ
こに使用されまたは意図された技術は、当業者に既知の
標準的な方法である。材料，方法，試料は、単なる例示
であり、これに制限されない。
技術用語および科学用語は、本発明の属する当業者によ
り普通に理解されるのと同じ意味を有する。ここに記述
されるものと類似または均等の方法および材料を、本発
明の実施または試験に使用できるが、ここに記述された
方法および材料が好適である。他に述べない限りは、こ
こに使用されまたは意図された技術は、当業者に既知の
標準的な方法である。材料，方法，試料は、単なる例示
であり、これに制限されない。
【００１１】次に、図面を参照すると、同一の参照番号
は、全体を通して同じまたは類似の部材を示しており、
特に、図１および図２は、コンタクトホール構造を説明
するための、それぞれ通常のバイポーラ・トランジスタ
および電界効果トランジスタ（ＦＥＴ）構造を示してい
る。図１に示されるバイポーラ構造において、ｐ型基板
１を形成し、この基板内に通常のｎｐｎバイポーラ・ト
ランジスタ構造を形成するために既知の技術によりｎ-
型，ｐ+ 型，ｎ+ 型領域を設ける。基板の表面上には、
絶縁層２およびパッシベーション層３を、堆積し、これ
らの層に、バイポーラ・トランジスタ構造のコレクタ，
ベース，エミッタ領域に対して電気コンタクトを作るた
めに、ホール４を形成する。同様に、図２では、ＦＥＴ
構造を基板１内に形成し、ＦＥＴ構造のソースおよびド
レイン領域に対して電気コンタクトを作るために、絶縁
層２およびパッシベーション層３内にホール４を形成す
る。明らかに、例えばショトッキーバリア・コンタクト
として、電気コンタクトを半導体製造に作ることが必要
とされる他の例を、当業者は提案するであろう。
は、全体を通して同じまたは類似の部材を示しており、
特に、図１および図２は、コンタクトホール構造を説明
するための、それぞれ通常のバイポーラ・トランジスタ
および電界効果トランジスタ（ＦＥＴ）構造を示してい
る。図１に示されるバイポーラ構造において、ｐ型基板
１を形成し、この基板内に通常のｎｐｎバイポーラ・ト
ランジスタ構造を形成するために既知の技術によりｎ-
型，ｐ+ 型，ｎ+ 型領域を設ける。基板の表面上には、
絶縁層２およびパッシベーション層３を、堆積し、これ
らの層に、バイポーラ・トランジスタ構造のコレクタ，
ベース，エミッタ領域に対して電気コンタクトを作るた
めに、ホール４を形成する。同様に、図２では、ＦＥＴ
構造を基板１内に形成し、ＦＥＴ構造のソースおよびド
レイン領域に対して電気コンタクトを作るために、絶縁
層２およびパッシベーション層３内にホール４を形成す
る。明らかに、例えばショトッキーバリア・コンタクト
として、電気コンタクトを半導体製造に作ることが必要
とされる他の例を、当業者は提案するであろう。
【００１２】本発明は、図１および図２に示されるよう
な、コンタクトスタッド金属に対して、準備される状態
にまで処理された基板上に、必要なスタッドパターンを
描画し、下側半導体デバイス・コンタクトに位置決めさ
れたリフトオフ・ステンシル（ｓｔｅｎｃｉｌ）を定
め、次に、Ｔｉ／Ｃｒ−ＣｒＯx ／Ａｌ−Ｃｕ金属を蒸
着により堆積する。ここに使用された用語Ｃｒ−ＣｒＯ
x は、酸化クロムを含むクロムを表している。不所望な
材料をリフトオフした後に、二酸化シリコン絶縁体のブ
ランケット層を堆積し、次に、基板をコンタクトスタッ
ドの上部が露出するまで、化学機械研磨する。次に犠牲
アルミニウム合金を、絶縁層内にホールのパターンを残
して、化学的にエッチング除去し、半導体表面をＴｉ／
Ｃｒ−ＣｒＯx 層により保護する。Ｔｉおよびタングス
テンの薄膜層を、スパッタ堆積し、次のＣＶＤタングス
テン堆積のための接着層およびシード層として機能させ
る。ＣＶＤタングステン堆積が終了した後、基板を、化
学機械的に研磨して、余分な金属を除去する。これは、
デバイス・コンタクトへ自己整合されるタングステン・
スタッドのパターンを残す。
な、コンタクトスタッド金属に対して、準備される状態
にまで処理された基板上に、必要なスタッドパターンを
描画し、下側半導体デバイス・コンタクトに位置決めさ
れたリフトオフ・ステンシル（ｓｔｅｎｃｉｌ）を定
め、次に、Ｔｉ／Ｃｒ−ＣｒＯx ／Ａｌ−Ｃｕ金属を蒸
着により堆積する。ここに使用された用語Ｃｒ−ＣｒＯ
x は、酸化クロムを含むクロムを表している。不所望な
材料をリフトオフした後に、二酸化シリコン絶縁体のブ
ランケット層を堆積し、次に、基板をコンタクトスタッ
ドの上部が露出するまで、化学機械研磨する。次に犠牲
アルミニウム合金を、絶縁層内にホールのパターンを残
して、化学的にエッチング除去し、半導体表面をＴｉ／
Ｃｒ−ＣｒＯx 層により保護する。Ｔｉおよびタングス
テンの薄膜層を、スパッタ堆積し、次のＣＶＤタングス
テン堆積のための接着層およびシード層として機能させ
る。ＣＶＤタングステン堆積が終了した後、基板を、化
学機械的に研磨して、余分な金属を除去する。これは、
デバイス・コンタクトへ自己整合されるタングステン・
スタッドのパターンを残す。
【００１３】この方法の利点は、半導体表面が、Ｔｉお
よびＣｒ−ＣｒＯx 膜により保護されるので、いかなる
反応性化学物質にも決して接触しないことである。これ
は、また、シリコン侵入のようなＣＶＤタングステンの
不所望な影響を防止する。添加クロムは、更に、シリコ
ン表面への六フッ化タングステンのいかなる浸出をも制
限する。チタンのコンタクト金属が最初に堆積されてい
るので、信頼性の良い低オーミック・コンタクトが実現
される。
よびＣｒ−ＣｒＯx 膜により保護されるので、いかなる
反応性化学物質にも決して接触しないことである。これ
は、また、シリコン侵入のようなＣＶＤタングステンの
不所望な影響を防止する。添加クロムは、更に、シリコ
ン表面への六フッ化タングステンのいかなる浸出をも制
限する。チタンのコンタクト金属が最初に堆積されてい
るので、信頼性の良い低オーミック・コンタクトが実現
される。
【００１４】製造方法を、図３から説明する。図３にお
いて、基板１は、典型的なシリコンウエハを示してい
る。このシリコンウエハ内には、ＦＥＴトランジスタ，
バイポーラトランジスタ，ショットキーダイオード，不
揮発性デバイス，またはそれらの組合せのような、複数
の半導体デバイスが図１および図２で示したように製造
されている。デバイスの絶縁層２およびパッシベーショ
ン層３は、下側の半導体デバイスへコンタクトを作るた
めのホール４を有する。図では、簡単にするため１つの
ホールのみを示している。リフトオフ・ステンシル５
は、既知のリフトオフ技術より定められる。ステンシル
・パターンは、半導体基板内のコンタクトホール４の組
に対応している。必要ならば、このステンシルパターン
を、半導体のコンタクトホール４の選択群にのみ対応す
る開口を有するように、パーソナル化（ｐｅｒｓｏｎａ
ｌｉｚｅ）することができる。
いて、基板１は、典型的なシリコンウエハを示してい
る。このシリコンウエハ内には、ＦＥＴトランジスタ，
バイポーラトランジスタ，ショットキーダイオード，不
揮発性デバイス，またはそれらの組合せのような、複数
の半導体デバイスが図１および図２で示したように製造
されている。デバイスの絶縁層２およびパッシベーショ
ン層３は、下側の半導体デバイスへコンタクトを作るた
めのホール４を有する。図では、簡単にするため１つの
ホールのみを示している。リフトオフ・ステンシル５
は、既知のリフトオフ技術より定められる。ステンシル
・パターンは、半導体基板内のコンタクトホール４の組
に対応している。必要ならば、このステンシルパターン
を、半導体のコンタクトホール４の選択群にのみ対応す
る開口を有するように、パーソナル化（ｐｅｒｓｏｎａ
ｌｉｚｅ）することができる。
【００１５】Ｔｉ層６，Ｃｒ−ＣｒＯx 層７，Ａｌ−Ｃ
ｕ層８で構成される一連の金属を、図４に示されるよう
に、標準的な蒸着技術により堆積する。チタンを、ｎ型
シリコンに低コンタクト抵抗を得るために、および低バ
リア・ショットキー・ダイオードに対して用いる。ま
た、Ｃｒ−ＣｒＯx がチタンとＡｌ−Ｃｕ合金との間の
拡散バリアとして機能する。１×１０-5〜８×１０-5Ｔ
ｏｒｒの分圧で水蒸気を放出しながら、Ｃｒを蒸着する
ことによりＣｒ−ＣｒＯx を堆積する。この方法は、技
術的に知られ、米国特許第４，２１４，２５６号明細書
のような刊行物に記述されている。
ｕ層８で構成される一連の金属を、図４に示されるよう
に、標準的な蒸着技術により堆積する。チタンを、ｎ型
シリコンに低コンタクト抵抗を得るために、および低バ
リア・ショットキー・ダイオードに対して用いる。ま
た、Ｃｒ−ＣｒＯx がチタンとＡｌ−Ｃｕ合金との間の
拡散バリアとして機能する。１×１０-5〜８×１０-5Ｔ
ｏｒｒの分圧で水蒸気を放出しながら、Ｃｒを蒸着する
ことによりＣｒ−ＣｒＯx を堆積する。この方法は、技
術的に知られ、米国特許第４，２１４，２５６号明細書
のような刊行物に記述されている。
【００１６】複合金属の全厚さをアルミニウム合金８に
より、スタッドの所定の高さの約１．５倍の全高さに調
整する。リフトオフ・ステンシル５の高分子を、種々の
リフトオフ技術に使用されるような標準的方法により分
解し、図５に示される単一スタッド８により表されたコ
ンタクトスタッドのアレイを残す。
より、スタッドの所定の高さの約１．５倍の全高さに調
整する。リフトオフ・ステンシル５の高分子を、種々の
リフトオフ技術に使用されるような標準的方法により分
解し、図５に示される単一スタッド８により表されたコ
ンタクトスタッドのアレイを残す。
【００１７】次に、酸化物，窒化物またはポリイミドの
絶縁体９の層を、図６に示されるように、所定のスタッ
ド高さの１．１倍の厚みに堆積する。ウエハを、図７に
示されるように、所望のスタッド高さへ、既知の方法、
例えば化学機械研磨，ＲＩＥ，それらの組合せのいずれ
かによって平坦化する。
絶縁体９の層を、図６に示されるように、所定のスタッ
ド高さの１．１倍の厚みに堆積する。ウエハを、図７に
示されるように、所望のスタッド高さへ、既知の方法、
例えば化学機械研磨，ＲＩＥ，それらの組合せのいずれ
かによって平坦化する。
【００１８】本発明の一実施例において、図８に示すよ
うに、アルミニウム合金８を、標準のリン酸−硝酸エッ
チングによりエッチング除去し、Ｔｉ／Ｃｒ−ＣｒＯx
層および絶縁層９のホールのアレイをそのまま残す。次
に、図９に示すように、チタン１０およびタングステン
１１の薄膜層を、熱蒸着またはスパッタリングにより物
理的に蒸着する。チタン層１０は、Ｃｒ−ＣｒＯx に対
し低抵抗コンタクトを作るために必要とされ、図１０に
示すように、タングステン層１１がＣＶＤタングステン
層１２の次の処理に対するシード層を与える。ＣＶＤタ
ングステン層１２を、絶縁層１０の厚さの０．９倍の厚
さの膜厚にいずれかの既知の方法によって堆積し、余分
なタングステンを化学機械研磨により除去し、図１１に
示される構造を形成する。これは、シリコン侵入を生じ
る、処理中の不所望な化学反応から半導体表面を保護し
ながら、半導体デバイスへ低抵抗オーミック・コンタク
トを作る、自己整合された平坦化タングステン・プラグ
１２のアレイを作る。
うに、アルミニウム合金８を、標準のリン酸−硝酸エッ
チングによりエッチング除去し、Ｔｉ／Ｃｒ−ＣｒＯx
層および絶縁層９のホールのアレイをそのまま残す。次
に、図９に示すように、チタン１０およびタングステン
１１の薄膜層を、熱蒸着またはスパッタリングにより物
理的に蒸着する。チタン層１０は、Ｃｒ−ＣｒＯx に対
し低抵抗コンタクトを作るために必要とされ、図１０に
示すように、タングステン層１１がＣＶＤタングステン
層１２の次の処理に対するシード層を与える。ＣＶＤタ
ングステン層１２を、絶縁層１０の厚さの０．９倍の厚
さの膜厚にいずれかの既知の方法によって堆積し、余分
なタングステンを化学機械研磨により除去し、図１１に
示される構造を形成する。これは、シリコン侵入を生じ
る、処理中の不所望な化学反応から半導体表面を保護し
ながら、半導体デバイスへ低抵抗オーミック・コンタク
トを作る、自己整合された平坦化タングステン・プラグ
１２のアレイを作る。
【００１９】本発明の他の実施例において、前述した初
期の工程で、絶縁体の化学機械研磨の後、例えば、Ｓｉ
Ｏ2 絶縁体のブランケット層を堆積し、相互接続配線パ
ターンを、フォトレジストの多層構造内に定める。配線
パターンを、スタッドの表面の上面が露出するまで、絶
縁体にエッチングする。次に、犠牲アルミニウム合金
を、化学的にエッチング除去し、コンタクト・スタッド
・パターンに対応し、デバイス・コンタクトホールへ自
己整合されたキャビティを残す。チタンおよびタングス
テンの薄膜層を、スパッタ堆積し、ＣＶＤタングステン
堆積の薄膜層が続く、接着およびシード層として機能さ
せる。次に、所望厚さのアルミニウム合金を、堆積し、
余分な金属を化学機械研磨法により研磨除去する。この
方法は、アルミニウム合金コンタクト・スタッド、およ
び側部と底部に沿うタングステンを有する相互接続配線
の積層構造を作る。
期の工程で、絶縁体の化学機械研磨の後、例えば、Ｓｉ
Ｏ2 絶縁体のブランケット層を堆積し、相互接続配線パ
ターンを、フォトレジストの多層構造内に定める。配線
パターンを、スタッドの表面の上面が露出するまで、絶
縁体にエッチングする。次に、犠牲アルミニウム合金
を、化学的にエッチング除去し、コンタクト・スタッド
・パターンに対応し、デバイス・コンタクトホールへ自
己整合されたキャビティを残す。チタンおよびタングス
テンの薄膜層を、スパッタ堆積し、ＣＶＤタングステン
堆積の薄膜層が続く、接着およびシード層として機能さ
せる。次に、所望厚さのアルミニウム合金を、堆積し、
余分な金属を化学機械研磨法により研磨除去する。この
方法は、アルミニウム合金コンタクト・スタッド、およ
び側部と底部に沿うタングステンを有する相互接続配線
の積層構造を作る。
【００２０】本発明の実施例においては、半導体表面保
護およびオーミック・コンタクトの形成は、Ｔｉ層およ
びＣｒ−ＣｒＯx 層によっている。したがって、図７ま
での方法は、全く同じである。図１２を参照すると、絶
縁体１３、例えば、酸化物，窒化物，ポリイミドまたは
それらの組合せの層を堆積する。絶縁層１３の厚さは、
相互接続配線の約１．２倍の所定の厚さである。
護およびオーミック・コンタクトの形成は、Ｔｉ層およ
びＣｒ−ＣｒＯx 層によっている。したがって、図７ま
での方法は、全く同じである。図１２を参照すると、絶
縁体１３、例えば、酸化物，窒化物，ポリイミドまたは
それらの組合せの層を堆積する。絶縁層１３の厚さは、
相互接続配線の約１．２倍の所定の厚さである。
【００２１】相互接続配線のパターンを、図１３に示さ
れるように、多層レジスト系１４を使用する絶縁層１３
上部のフォトリソグラフィックに定める。次に、絶縁層
１３を、下側スタッド８の上面が露出するまで、反応的
にエッチングする。絶縁体厚みの変更またはそのエッチ
ング速度を考慮するためには、わずかなオーバエッチン
グが望ましい。多層レジスト１４を、酸素プラズマによ
り剥離し、図１４に示す構造を残す。次に、露出したア
ルミニウム８を、図１５に示すように、リン酸−硝酸に
よりエッチング除去する。図１６に示される構造を、ま
ずシード層に対してスパッタ堆積されるチタン１４とタ
ングステンの薄膜層を形成し、続いてＣＶＤタングステ
ン１５を約０．１〜０．３ミクロン堆積することにより
作製する。次に、チタン１６の薄膜層、およびＡｌ−Ｃ
ｕ１７の合金を、物理的に蒸着する。Ａｌ−Ｃｕ合金１
７の厚さは、相互接続配線厚さおよびスタッド厚さの合
計である。余分の金属を、図１７に示すようにで化学機
械研磨する。また、図１７は、積層コンタクトスタッド
とタングステン１５に沿って設けられた導体金属１７の
相互接続配線とを備える、本発明に基づく最終の構造を
示す。タングステン配線１５は、基板１のシリコンと導
体金属（例えば、Ａｌ−Ｃｕ合金）との合金化に対して
バリアとして機能する。タングステンは、複雑なコンタ
クトホール構造内のいかなる微小なクレバス（ｃｒｅｖ
ｉｃｅ）もコンフォーマルにコーティングするＣＶＤに
より堆積し、および、コンタクトスタッドの同軸コーテ
ィングを与え、それにより、有効なバリアを提供する。
れるように、多層レジスト系１４を使用する絶縁層１３
上部のフォトリソグラフィックに定める。次に、絶縁層
１３を、下側スタッド８の上面が露出するまで、反応的
にエッチングする。絶縁体厚みの変更またはそのエッチ
ング速度を考慮するためには、わずかなオーバエッチン
グが望ましい。多層レジスト１４を、酸素プラズマによ
り剥離し、図１４に示す構造を残す。次に、露出したア
ルミニウム８を、図１５に示すように、リン酸−硝酸に
よりエッチング除去する。図１６に示される構造を、ま
ずシード層に対してスパッタ堆積されるチタン１４とタ
ングステンの薄膜層を形成し、続いてＣＶＤタングステ
ン１５を約０．１〜０．３ミクロン堆積することにより
作製する。次に、チタン１６の薄膜層、およびＡｌ−Ｃ
ｕ１７の合金を、物理的に蒸着する。Ａｌ−Ｃｕ合金１
７の厚さは、相互接続配線厚さおよびスタッド厚さの合
計である。余分の金属を、図１７に示すようにで化学機
械研磨する。また、図１７は、積層コンタクトスタッド
とタングステン１５に沿って設けられた導体金属１７の
相互接続配線とを備える、本発明に基づく最終の構造を
示す。タングステン配線１５は、基板１のシリコンと導
体金属（例えば、Ａｌ−Ｃｕ合金）との合金化に対して
バリアとして機能する。タングステンは、複雑なコンタ
クトホール構造内のいかなる微小なクレバス（ｃｒｅｖ
ｉｃｅ）もコンフォーマルにコーティングするＣＶＤに
より堆積し、および、コンタクトスタッドの同軸コーテ
ィングを与え、それにより、有効なバリアを提供する。
【００２２】本発明の他の実施例においては、相互接続
配線に沿って設けられたタングステンと、同軸にタング
ステン・コーティングされた中間レベル・バイアスタッ
ド（絶縁層を経て下側レベル相互接続へのコンタクトを
作る）との積層ユニットを、バイアスタッド・パターン
をフォトリソグラフィックに定め、および反応性イオン
エッチングにより形成する。これは、図１８〜図２１に
示されている。本発明の実施例においては、上側レベル
の相互接続配線および下側レベルのバイアスタッド接続
への相互接続配線を、積層構造として同時に作製する。
図１７に示される状態に処理されたウエハまたは基板よ
り開始し、第２の相互接続配線金属およびバイアスタッ
ドの所定の厚さの合計の約１．２倍に等しい厚さの絶縁
体を、図１８に示すように堆積する。図１９に示すよう
に、第２レベルの相互接続配線パターンを、絶縁体１８
の上部にフォトリソグラフィックに定め、絶縁体を所望
かつ所定の相互接続金属厚さより約２０％の深さに反応
的にエッチングし、レジストを除去する。基板を、中間
レベル・バイアスタッド・パターンを定めるために、多
層レジストで再コーティングする。図２０に示すよう
に、絶縁体１８を、下側の金属１７の上面が露出するま
で、更にエッチングし、次に、レジストを除去する。Ｔ
ｉ層１９と、ＣＶＤタングステンの薄膜層２０と、他の
Ｔｉ層２１と、導体金属２２とを堆積し、および余分の
金属を化学機械研磨する更なる処理工程は、図１６およ
び図１７に関して上述した処理工程による。積層導体金
属２２の一部である中間レベルのバイアスタッドは、タ
ングステンの同軸部および底部のコーティングを有し、
また、積層導体金属２２の一部である相互接続配線は、
露出端部および底部に沿うタングステンを有する。
配線に沿って設けられたタングステンと、同軸にタング
ステン・コーティングされた中間レベル・バイアスタッ
ド（絶縁層を経て下側レベル相互接続へのコンタクトを
作る）との積層ユニットを、バイアスタッド・パターン
をフォトリソグラフィックに定め、および反応性イオン
エッチングにより形成する。これは、図１８〜図２１に
示されている。本発明の実施例においては、上側レベル
の相互接続配線および下側レベルのバイアスタッド接続
への相互接続配線を、積層構造として同時に作製する。
図１７に示される状態に処理されたウエハまたは基板よ
り開始し、第２の相互接続配線金属およびバイアスタッ
ドの所定の厚さの合計の約１．２倍に等しい厚さの絶縁
体を、図１８に示すように堆積する。図１９に示すよう
に、第２レベルの相互接続配線パターンを、絶縁体１８
の上部にフォトリソグラフィックに定め、絶縁体を所望
かつ所定の相互接続金属厚さより約２０％の深さに反応
的にエッチングし、レジストを除去する。基板を、中間
レベル・バイアスタッド・パターンを定めるために、多
層レジストで再コーティングする。図２０に示すよう
に、絶縁体１８を、下側の金属１７の上面が露出するま
で、更にエッチングし、次に、レジストを除去する。Ｔ
ｉ層１９と、ＣＶＤタングステンの薄膜層２０と、他の
Ｔｉ層２１と、導体金属２２とを堆積し、および余分の
金属を化学機械研磨する更なる処理工程は、図１６およ
び図１７に関して上述した処理工程による。積層導体金
属２２の一部である中間レベルのバイアスタッドは、タ
ングステンの同軸部および底部のコーティングを有し、
また、積層導体金属２２の一部である相互接続配線は、
露出端部および底部に沿うタングステンを有する。
【００２３】上述した実施例の変形例として、相互接続
配線上に沿って設けられたタングステンと、絶縁層を経
て下側レベルの相互接続にコンタクトを作る同軸のタン
グステン・コーティング中間レベル・バイアスタッドと
の積層ユニットを、図２２および図２３に示されるよう
に作る。この変形例において、上側レベルの相互接続配
線と下側レベルの相互接続配線へのバイアスタッド接続
とを、積層構造として同時ではあるが、処理工程でわず
かに異なる順序で作製する。図１７に示される状態に処
理されたウエハまたは基板より開始して、厚さが第２の
相互接続配線金属およびバイアスタッドの所定の厚さの
合計の約１．２倍に等しい絶縁層１８を、図１８に示す
ように堆積する。次に、図２２に示すように、バイアス
タッド・パターンを、絶縁体１８の上部に、最初にフォ
トリソグラフィックに定め、絶縁体を反応的にエッチン
グし、レジストを除去する。基板は、相互接続配線パタ
ーンを定めるために多層レジストで再コーティングす
る。絶縁体１８を、図２３に示すように、下側の金属１
７上面が露出するまで、更にエッチングし、次に、レジ
ストを除去する。更なる処理工程は、図１６と図１７に
関して前述した処理工程による。
配線上に沿って設けられたタングステンと、絶縁層を経
て下側レベルの相互接続にコンタクトを作る同軸のタン
グステン・コーティング中間レベル・バイアスタッドと
の積層ユニットを、図２２および図２３に示されるよう
に作る。この変形例において、上側レベルの相互接続配
線と下側レベルの相互接続配線へのバイアスタッド接続
とを、積層構造として同時ではあるが、処理工程でわず
かに異なる順序で作製する。図１７に示される状態に処
理されたウエハまたは基板より開始して、厚さが第２の
相互接続配線金属およびバイアスタッドの所定の厚さの
合計の約１．２倍に等しい絶縁層１８を、図１８に示す
ように堆積する。次に、図２２に示すように、バイアス
タッド・パターンを、絶縁体１８の上部に、最初にフォ
トリソグラフィックに定め、絶縁体を反応的にエッチン
グし、レジストを除去する。基板は、相互接続配線パタ
ーンを定めるために多層レジストで再コーティングす
る。絶縁体１８を、図２３に示すように、下側の金属１
７上面が露出するまで、更にエッチングし、次に、レジ
ストを除去する。更なる処理工程は、図１６と図１７に
関して前述した処理工程による。
【００２４】前述した指針と説明が与えられたならば、
当業者は本発明の製造方法および構造の他の実施例を提
案できることは明らかである。例えば、窒素含有チタ
ン、タンタル、または窒素含有タンタルを、バリア層と
してＣｒ−ＣｒＯx に換えることができる。絶縁体は、
有機，無機成分またはそれらの組合せを含むことができ
る。それ故、上述した実施例は、単なる一例であり、当
業者は、実施例を考慮して種々の変更および変形を提案
でき、これらは本発明の趣旨と範囲に含まれる。
当業者は本発明の製造方法および構造の他の実施例を提
案できることは明らかである。例えば、窒素含有チタ
ン、タンタル、または窒素含有タンタルを、バリア層と
してＣｒ−ＣｒＯx に換えることができる。絶縁体は、
有機，無機成分またはそれらの組合せを含むことができ
る。それ故、上述した実施例は、単なる一例であり、当
業者は、実施例を考慮して種々の変更および変形を提案
でき、これらは本発明の趣旨と範囲に含まれる。
【００２５】
【発明の効果】本発明によれば、半導体デバイスおよび
相互接続にコンタクトを作るための低コンタクト抵抗、
高コンダクタンス・バイアスタッドを有する、信頼でき
る、高歩留り、高密度の半導体構造を製造することがで
きる。
相互接続にコンタクトを作るための低コンタクト抵抗、
高コンダクタンス・バイアスタッドを有する、信頼でき
る、高歩留り、高密度の半導体構造を製造することがで
きる。
【図面の簡単な説明】
【図１】典型的なバイポーラトランジスタデバイス構造
の普通の半導体基板の簡単な断面図である。
の普通の半導体基板の簡単な断面図である。
【図２】典型的な電界効果トランジスタ（ＦＥＴ）デバ
イス構造の普通の半導体基板の簡単な断面図である。
イス構造の普通の半導体基板の簡単な断面図である。
【図３】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図４】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図５】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図６】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図７】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図８】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図９】低オーミック・コンタクト固体タングステン・
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
バイアスタッドを定めるための、本発明による一連の処
理によって基板作製が進展するに従っての、半導体コン
タクトの詳細な断面図である。
【図１０】低オーミック・コンタクト固体タングステン
・バイアスタッドを定めるための、本発明による一連の
処理によって基板作製が進展するに従っての、半導体コ
ンタクトの詳細な断面図である。
・バイアスタッドを定めるための、本発明による一連の
処理によって基板作製が進展するに従っての、半導体コ
ンタクトの詳細な断面図である。
【図１１】低オーミック・コンタクト固体タングステン
・バイアスタッドを定めるための、本発明による一連の
処理によって基板作製が進展するに従っての、半導体コ
ンタクトの詳細な断面図である。
・バイアスタッドを定めるための、本発明による一連の
処理によって基板作製が進展するに従っての、半導体コ
ンタクトの詳細な断面図である。
【図１２】積層構造としてコンタクトスタッドおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１３】積層構造としてコンタクトスタッドおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１４】積層構造としてコンタクトスタッドおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１５】積層構造としてコンタクトスタッドおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１６】積層構造としてコンタクトスタッドおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１７】積層構造としてコンタクトスタッドおよび相
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
互接続配線を同時に作成するための、図７に示す段階か
ら続く処理工程を示す詳細な断面図である。
【図１８】上側レベルの積層コンタクトスタッドおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図１９】上側レベルの積層コンタクトスタッドおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図２０】上側レベルの積層コンタクトスタッドおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図２１】上側レベルの積層コンタクトスタッドおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
相互接続配線を同時に作成するための、図１７の段階か
ら続く処理工程を示す詳細な断面図である。
【図２２】上側レベルの積層コンタクトスタッドおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く他の処理工程を示す詳細な断面図である。
相互接続配線を同時に作成するための、図１７の段階か
ら続く他の処理工程を示す詳細な断面図である。
【図２３】上側レベルの積層コンタクトスタッドおよび
相互接続配線を同時に作成するための、図１７の段階か
ら続く他の処理工程を示す詳細な断面図である。
相互接続配線を同時に作成するための、図１７の段階か
ら続く他の処理工程を示す詳細な断面図である。
１ 基板 ２，１３，１８ 絶縁層 ３ パッシベーション層 ４ ホール ５ リフトオフ・ステンシル ６，２１ Ｔｉ層 ７ Ｃｒ−ＣｒＯx ８，１７ Ａｌ−Ｃｕ層 ９ ポリイミド層 １０，１６，１９ チタン層 １１ タングステン層 １２，１５，２０ ＣＶＤタングステン層 １４ 多層レジスト ２２ 導体金属
フロントページの続き (72)発明者 ケヴィン・ジャック・ハッチングス アメリカ合衆国 ニューヨーク州 ミドル タウン ボックス 385 アールディー ８ (72)発明者 ハザーラ・シンフ・ラソール アメリカ合衆国 ニューヨーク州 ストー ムヴィル ジュディス ドライブ 27
Claims (11)
- 【請求項１】活性領域を露出させるコンタクトホールが
形成された絶縁層を有する半導体基板の前記活性領域へ
のオーミック・コンタクトまたはショットキー・コンタ
クトを形成するコンタクトスタッドの製造方法におい
て、 少なくともいくつかの前記コンタクトホールに対応する
ホールのパターンを有するリフトオフ・ステンシルパタ
ーンを、前記絶縁体上に形成する工程と、 前記リフトオフ・ステンシルパターン上に、オーミック
層，バリア層および犠牲層を堆積し、三層金属構造を形
成する工程と、 前記ステンシル層を除去し、前記少なくともいくつかの
コンタクトホール内に前記三層金属構造を残し、コンタ
クトスタッドを定める工程と、 前記三層金属構造上に絶縁体のブランケット層を堆積
し、前記コンタクトスタッドが露出するまで前記絶縁体
のブランケット層を除去する工程と、 エッチングにより前記犠牲層を除去し、コンタクトに、
およびオーミック層とバリア層に自己整合したホールを
残す工程と、 ＣＶＤタングステンのブランケット層を堆積する工程
と、 を含むことを特徴とするコンタクトスタッドの製造方
法。 - 【請求項２】請求項１記載のコンタクトスタッドの製造
方法において、 前記オーミック層がＴｉであり、前記バリア層がＣｒ−
ＣｒＯx であることを特徴とするコンタクトスタッドの
製造方法。 - 【請求項３】請求項１記載のコンタクトスタッドの製造
方法において、 前記犠牲層は、前記コンタクトスタッドの所定の高さの
約１．５倍に堆積することを特徴とするコンタクトスタ
ッドの製造方法。 - 【請求項４】請求項１記載のコンタクトスタッドの製造
方法において、 前記絶縁体のブランケット層を、前記所定の高さの約
１．１倍の厚さに堆積し、前記ＣＶＤタングステンを、
前記所定高さの約０．９倍の厚さに堆積し、前記方法
は、余分のタングステンを除去して、固体タングステン
・コンタクトスタッドを形成する工程を更に含むことを
特徴とするコンタクトスタッドの製造方法。 - 【請求項５】請求項１記載のコンタクトスタッドの製造
方法において、 前記犠牲層を除去する工程の前に、絶縁体の第２のブラ
ンケット層を堆積する工程と、 前記絶縁体の第２のブランケット層の上部に相互接続を
フォトリソグラフィックに定める工程と、 前記コンタクトスタッドが露出するまで前記絶縁体の第
２のブランケット層をエッチングし、次に、前記犠牲層
を除去する工程を実行して、コンタクトに、およびオー
ミック層とバリア層に自己整合したホールを残す工程
と、 ＣＶＤタングステンの薄膜層を堆積する工程と、 導体金属を堆積する工程と、 余分の金属を除去し、タングステンが並設され、自己整
合した相互接続配線と、コンタクトスタッドとを、積層
構造として残す工程と、 を更に含むことを特徴とするコンタクトスタッドの製造
方法。 - 【請求項６】請求項５記載のコンタクトスタッドの製造
方法において、 前記犠牲層を、コンタクトスタッドの所定の高さの約
１．５倍に堆積し、前記絶縁体の第２のブランケット層
を、前記相互接続配線の厚さの約１．１倍の厚さに堆積
することを特徴とするコンタクトスタッドの製造方法。 - 【請求項７】請求項５記載のコンタクトスタッドの製造
方法において、 絶縁体の第３のブランケット層を堆積する工程と、 前記絶縁体の第３のブランケット層の上部に上側レベル
の相互接続配線をフォトリソグラフィックに定める工程
と、 前記絶縁体の第３のブランケット層を、前記上側レベル
の相互接続配線の厚さより約２０％大きい深さまでエッ
チングする工程と、 前記相互接続配線および前記上側レベルの相互接続配線
を相互接続する中間レベルのコンタクトスタッドのパタ
ーンをリソグラフィックに定める工程と、 前記第３のブランケット層を、前記相互接続配線が露出
するコンタクト点まで、更にエッチングする工程と、 ＣＶＤタングステンの薄膜層を堆積する工程と、 導電金属を堆積する工程と、 余分の金属を除去し、タングステンが並設され、自己整
合した上側レベルの相互接続配線と、中間レベルのバイ
アスタッドとを、積層上側レベル構造として残す工程
と、 を更に含むことを特徴とするコンタクトスタッドの製造
方法。 - 【請求項８】請求項５記載のコンタクトスタッドの製造
方法において、 絶縁体の第３のブランケット層を堆積する工程と、 前記相互接続配線および前記上側レベルの相互接続配線
を相互接続する中間レベルのコンタクトスタッドのパタ
ーンをリソグラフィックに定める工程と、 前記絶縁体の第３のブランケット層を、前記相互接続配
線が露出するコンタクト点まで、更にエッチングする工
程と、 前記絶縁体の第３のブランケット層の上部に上側レベル
の相互接続配線をフォトリソグラフィックに定める工程
と、 前記絶縁体の第３のブランケット層を、前記上側レベル
の相互接続配線の厚さより約２０％大きい深さまで、更
にエッチングする工程と、 ＣＶＤタングステンの薄膜層を堆積する工程と、 導電金属を堆積する工程と、 余分な金属を除去し、タングステンが並設され、自己整
合した上側レベルの相互接続配線と、中間レベルのバイ
アスタッドとを、積層上側レベル構造として残す工程
と、 を更に含むことを特徴とするコンタクトスタッドの製造
方法。 - 【請求項９】半導体基板内の活性領域にオーミック・コ
ンタクトまたはショットキー・コンタクトを作るコンタ
クトスタッドであって、コンタクトスタッドの位置を定
めるコンタクトホールを有する絶縁層とほぼ共平面であ
るコンタクトスタッドにおいて、 前記コンタクトホール内に設けられた金属のオーミック
層と、 前記オーミック層上のバリア金属の層と、 前記バリア層上のタングステンのＣＶＤ層と、 を備えることを特徴とするコンタクトスタッド。 - 【請求項１０】半導体基板の活性領域にオーミック・コ
ンタクトまたはショットキー・コンタクトを作る、電気
的相互接続配線およびコンタクトスタッドの積層構造で
あって、前記電気的相互接続配線およびコンタクトスタ
ッドは、コンタクトスタッドの位置を定める前記相互接
続配線およびコンタクトホールのパターンを有する絶縁
層とほぼ共平面である積層構造において、 電気配線およびコンタクトホール上の前記パターン内に
設けられた金属のオーミック層と、 前記オーミック層上のバリア材料の層と、 前記バリア層上のタングステンのＣＶＤ層と、 電気的相互接続配線およびコンタクトスタッド構造に沿
った積層タングステンを形成するために、相互接続配線
およびコンタクトホールのパターンを充填する導体層
と、 を備えることを特徴とする電気的相互接続配線およびコ
ンタクトスタッドの積層構造。 - 【請求項１１】電気的相互接続配線およびバイアスタッ
ドの積層構造であって、下側レベル相互接続配線に電気
的コンタクトを作る、前記電気的相互接続配線およびバ
イアスタッドは、バイアスタッドの位置を定める前記相
互接続配線およびバイアホールのパターンを有する絶縁
体とほぼ共平面である積層構造において、 電気配線およびバイアホール上の前記パターン内に設け
られた金属のオーミック層と、 前記オーミック層上のバリア金属の層と、 バリア層上のタングステンのＣＶＤ層と、 電気相互接続配線およびバイアスタッド構造に沿った積
層タングステンを形成するために、前記相互接続配線お
よびバイアホールのパターンを充填する導電層と、 を備えることを特徴とする電気相互接続ワイヤおよびバ
イアスタッドの積層構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US005961 | 1993-01-19 | ||
| US08/005,961 US5434451A (en) | 1993-01-19 | 1993-01-19 | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244135A true JPH06244135A (ja) | 1994-09-02 |
| JP2576820B2 JP2576820B2 (ja) | 1997-01-29 |
Family
ID=21718580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5334516A Expired - Lifetime JP2576820B2 (ja) | 1993-01-19 | 1993-12-28 | コンタクト・プラグの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5434451A (ja) |
| EP (1) | EP0609635A1 (ja) |
| JP (1) | JP2576820B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357397A (en) * | 1993-03-15 | 1994-10-18 | Hewlett-Packard Company | Electric field emitter device for electrostatic discharge protection of integrated circuits |
| US5448111A (en) * | 1993-09-20 | 1995-09-05 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| JP3469976B2 (ja) * | 1995-10-19 | 2003-11-25 | 三菱電機株式会社 | 多層配線の形成方法 |
| US5830774A (en) * | 1996-06-24 | 1998-11-03 | Motorola, Inc. | Method for forming a metal pattern on a substrate |
| US5795831A (en) * | 1996-10-16 | 1998-08-18 | Ulvac Technologies, Inc. | Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers |
| US5963828A (en) * | 1996-12-23 | 1999-10-05 | Lsi Logic Corporation | Method for tungsten nucleation from WF6 using titanium as a reducing agent |
| US5981374A (en) * | 1997-04-29 | 1999-11-09 | International Business Machines Corporation | Sub-half-micron multi-level interconnection structure and process thereof |
| US5899738A (en) * | 1997-05-23 | 1999-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps |
| US6130161A (en) | 1997-05-30 | 2000-10-10 | International Business Machines Corporation | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity |
| US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| US6033977A (en) * | 1997-06-30 | 2000-03-07 | Siemens Aktiengesellschaft | Dual damascene structure |
| US6133139A (en) | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
| KR100526573B1 (ko) * | 1998-06-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US6245668B1 (en) * | 1998-09-18 | 2001-06-12 | International Business Machines Corporation | Sputtered tungsten diffusion barrier for improved interconnect robustness |
| US6436814B1 (en) | 2000-11-21 | 2002-08-20 | International Business Machines Corporation | Interconnection structure and method for fabricating same |
| US6869853B1 (en) | 2002-12-18 | 2005-03-22 | Cypress Semiconductor Corporation | Fabrication of a bipolar transistor using a sacrificial emitter |
| US7273808B1 (en) | 2003-02-03 | 2007-09-25 | Novellus Systems, Inc. | Reactive barrier/seed preclean process for damascene process |
| US6825561B1 (en) | 2003-06-19 | 2004-11-30 | International Business Machines Corporation | Structure and method for eliminating time dependent dielectric breakdown failure of low-k material |
| US7435648B2 (en) * | 2006-07-26 | 2008-10-14 | Macronix International Co., Ltd. | Methods of trench and contact formation in memory cells |
| US7531443B2 (en) * | 2006-12-08 | 2009-05-12 | Micron Technology, Inc. | Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors |
| US8691687B2 (en) * | 2010-01-07 | 2014-04-08 | International Business Machines Corporation | Superfilled metal contact vias for semiconductor devices |
| DE102013104953B4 (de) | 2013-05-14 | 2023-03-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung |
| US9773737B2 (en) | 2015-11-23 | 2017-09-26 | International Business Machines Corporation | Advanced metallization for damage repair |
| US9601432B1 (en) | 2015-11-23 | 2017-03-21 | International Business Machines Corporation | Advanced metallization for damage repair |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
| JPH04199628A (ja) * | 1990-11-29 | 1992-07-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04271144A (ja) * | 1991-01-30 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0567615A (ja) * | 1991-04-03 | 1993-03-19 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH05234935A (ja) * | 1992-02-20 | 1993-09-10 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JPH05283536A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 半導体装置のコンタクトホール埋め込み方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4029562A (en) * | 1976-04-29 | 1977-06-14 | Ibm Corporation | Forming feedthrough connections for multi-level interconnections metallurgy systems |
| US4214256A (en) * | 1978-09-08 | 1980-07-22 | International Business Machines Corporation | Tantalum semiconductor contacts and method for fabricating same |
| US4410622A (en) * | 1978-12-29 | 1983-10-18 | International Business Machines Corporation | Forming interconnections for multilevel interconnection metallurgy systems |
| JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
| US4519872A (en) * | 1984-06-11 | 1985-05-28 | International Business Machines Corporation | Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes |
| JPS62274715A (ja) * | 1986-05-23 | 1987-11-28 | Nec Corp | 半導体装置の製造方法 |
| US5008216A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Process for improved contact stud structure for semiconductor devices |
| EP0425787A3 (en) * | 1989-10-31 | 1993-04-14 | International Business Machines Corporation | Method for fabricating high circuit density, self-aligned metal lines to contact windows |
| DE59009067D1 (de) * | 1990-04-27 | 1995-06-14 | Siemens Ag | Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern. |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
-
1993
- 1993-01-19 US US08/005,961 patent/US5434451A/en not_active Expired - Lifetime
- 1993-12-22 EP EP93480233A patent/EP0609635A1/en not_active Withdrawn
- 1993-12-28 JP JP5334516A patent/JP2576820B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
| JPH04199628A (ja) * | 1990-11-29 | 1992-07-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04271144A (ja) * | 1991-01-30 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0567615A (ja) * | 1991-04-03 | 1993-03-19 | Sharp Corp | 半導体装置及びその製造方法 |
| JPH05234935A (ja) * | 1992-02-20 | 1993-09-10 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JPH05283536A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 半導体装置のコンタクトホール埋め込み方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5434451A (en) | 1995-07-18 |
| JP2576820B2 (ja) | 1997-01-29 |
| EP0609635A1 (en) | 1994-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06244135A (ja) | コンタクトスタッドの積層構造及びその製造方法 | |
| US6445073B1 (en) | Damascene metallization process and structure | |
| US5266526A (en) | Method of forming trench buried wiring for semiconductor device | |
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US6492722B1 (en) | Metallized interconnection structure | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| US5882992A (en) | Method for fabricating Tungsten local interconnections in high density CMOS circuits | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH07169835A (ja) | 半導体素子のメタルプラグの形成方法 | |
| JPS63174336A (ja) | 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| US6313535B1 (en) | Wiring layer of a semiconductor integrated circuit | |
| JP2659285B2 (ja) | 半導体装置の製造方法 | |
| JP2772050B2 (ja) | 多層配線構造体およびその製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 |