JPH04199668A - Lead frame, semiconductor device provided therewith, and method of assembling the device - Google Patents
Lead frame, semiconductor device provided therewith, and method of assembling the deviceInfo
- Publication number
- JPH04199668A JPH04199668A JP2331593A JP33159390A JPH04199668A JP H04199668 A JPH04199668 A JP H04199668A JP 2331593 A JP2331593 A JP 2331593A JP 33159390 A JP33159390 A JP 33159390A JP H04199668 A JPH04199668 A JP H04199668A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- heat dissipation
- die pad
- semiconductor element
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
本発明は、半導体素子を搭載するためのリードフレーム
に関し、特に、多ビン化 微細化及びパッケージにされ
たときの高放熱化の要求に対応することのできるリード
フレーム、 このリードフレームを用いた半導体装置お
よびこの半導体装置の組立方法に関するものである。The present invention relates to a lead frame for mounting a semiconductor element, and particularly to a lead frame that can meet the requirements for multi-bin miniaturization and high heat dissipation when packaged, and a semiconductor using this lead frame. The present invention relates to a device and a method for assembling the semiconductor device.
近毛 ゲートアレイ、スタンダードセル等に代表される
A S I C(Application 5peci
fic Integrated C1rcuit)チッ
プは、LSIの微細加工技術の連層に伴いゲート密度が
ますます増大し続けている。これに伴い、ASICチッ
プに用いられるリードフレームも多ピン化の傾向にあり
、200ビン以上のものが実用に供されるようになって
きている。
このようなリードフレームの多ビン化のための対応策の
一つとして、絶縁フィルム上に張り付けた金属箔をエツ
チングにより加工することにより、微細なパターンのイ
ンナーリードを形成し、この微細パターンに形成された
インナーリードとアウターリードのみを有するリードフ
レームとを接合させることにより、複合型リードフレー
ムを組立るという技術が、例えば特開昭62−2329
48号公転 特開平2−22850号公報等において開
示されている。
一方、ASICチップにおいては 集積度の向上が図り
易いという理由により、従来のバイポーラECL技術か
らCMO3技術にシフトすることにより、より一層の高
集積化を図ろうとする傾向にある。そして、このような
チップの高集積化に付随して、クロック周波数が上昇す
る傾向にある。
その場合、ECLゲートアレイにおいてはクロック周波
数が上昇しても消費電力はほとんど変化しないのに対し
て、CMOSゲートアレイにおいてはクロック周波数が
上昇すると、消費電力が著しく増大するものとなってい
る。Chikami ASIC (Application 5 peci) represented by gate arrays, standard cells, etc.
The gate density of fic integrated circuit (C1rcuit) chips continues to increase as the microfabrication technology of LSI increases. Along with this, lead frames used for ASIC chips also tend to have more pins, and lead frames with more than 200 pins are now in practical use. As one of the countermeasures for increasing the number of bins in lead frames, a fine pattern of inner leads is formed by etching the metal foil pasted on the insulating film. A technique for assembling a composite lead frame by joining a lead frame having only inner leads and outer leads, for example, is disclosed in Japanese Patent Laid-Open No. 62-2329.
No. 48 is disclosed in Japanese Unexamined Patent Publication No. 2-22850. On the other hand, because it is easier to increase the degree of integration in ASIC chips, there is a tendency to shift from the conventional bipolar ECL technology to CMO3 technology to achieve even higher integration. As chips become more highly integrated, clock frequencies tend to increase. In this case, in an ECL gate array, the power consumption hardly changes even if the clock frequency increases, whereas in a CMOS gate array, the power consumption increases significantly as the clock frequency increases.
ところで、今後ますます激しくなる半導体チップの高集
積・多ビン化の要求に対応するために、上述のような複
合型リードフレームを用いて、CMOSゲートアレイを
形成することが考えられる。
その場合、CMOSゲートアレイが高クロック周波数で
大消費電力であることからチップの発熱量が大きく、こ
のため放熱対策を講じる必要がある。
しかしながら、上述の複合型のリードフレームにおいて
曇上 微細パターンに形成されたインナーリードとア
ウターリードのみを有するリードフレームとを単に接合
しているだけであるので、十分な放熱特性を有するもの
とはなっていない。
そこで、クロック周波数の高いCMOSゲートアレイ等
の半導体装置を形成するには、A1等の金属により形成
された放熱フィンをチップ裏面と熱的に接続させた状態
で封止樹脂をトランスファーモールドすることが考えら
れるが、このように放熱フィンをチップ裏面と熱的に接
続させた状態で樹脂封止を行うことは、アセンブリ工程
において作業工数が増加して手間がかかるばかりでなく
、TABテープ(Tape Automated Bo
ndiogの略:絶縁性フィルム上に金属箔の微細パタ
ーンのインナーリードが形成されているテープ)のリー
ドとリードフレーム(L/F)のリードとの接続性を維
持しつつ、放熱フィンを半導体チップ裏面に接続するこ
とは困難であり、その結果製造コストが上昇するという
問題がある。
本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、より一層多くのピン数の多ビン化が可
能であり、しかも放熱特性の優れたリードフレームおよ
びこのリードフレームを用いた半導体装置を提供するこ
とである。
本発明の他の目的は、アセンブリ工程における作業工数
を削減することができるとともに、コストを低減するこ
とのできる半導体装置の組立方法を提供することである
。By the way, in order to meet the increasing demand for high integration and multi-bin semiconductor chips in the future, it is conceivable to form a CMOS gate array using the above-mentioned composite lead frame. In that case, since the CMOS gate array has a high clock frequency and consumes a large amount of power, the chip generates a large amount of heat, and therefore it is necessary to take measures for heat dissipation. However, in the above-mentioned composite lead frame, the inner lead formed in a superfine pattern and the lead frame having only the outer lead are simply joined, so it does not have sufficient heat dissipation characteristics. Not yet. Therefore, in order to form a semiconductor device such as a CMOS gate array with a high clock frequency, it is necessary to transfer mold the sealing resin with the heat dissipation fin made of metal such as A1 thermally connected to the back surface of the chip. However, performing resin sealing with the radiation fins thermally connected to the back surface of the chip in this way not only increases the number of work steps in the assembly process and is time-consuming, but also requires the use of TAB tape (Tape Automated Bo
Abbreviation for ndiog: Inner leads with a fine pattern of metal foil are formed on an insulating film.While maintaining connectivity between the leads of the tape and the leads of the lead frame (L/F), the heat dissipation fins can be attached to the semiconductor chip. There is a problem in that it is difficult to connect to the back side, resulting in increased manufacturing costs. The present invention has been made in view of these problems, and its purpose is to provide a lead frame that allows for an even larger number of pins and has excellent heat dissipation characteristics. An object of the present invention is to provide a semiconductor device using the present invention. Another object of the present invention is to provide a method for assembling a semiconductor device that can reduce the number of work steps in the assembly process and reduce costs.
上述の課題を解決するために 本発明のリードフレーム
は、半導体素子との一層ボンディングを可能にするフィ
ンガー部を有するインナーリードが絶縁性フィルム上に
所定のパターンに形成されてなるTABテープと、この
TABテープを搭載支持するダイパッドおよびインナー
リードと接合されるアウターリードを有する金属材料か
らなるリードフレーム部材と、少なくともダイパッドに
接合される放熱基材とからなることを特徴としている。
また1本発明の半導体装置は、 リードフレームに半導
体素子を搭載し、該半導体素子の電極が上記インナーリ
ードのフィンガー部に接合されているとともに上記イン
ナーリードと上記アウターリードとが接合された状態で
、樹脂封止によりパッケージングされてなる半導体装置
であって、該半導体素子は上記ダイパッドに形成された
孔内を貫通して上記放熱基材に接合されるか、または該
半導体素子は上記ダイパッドに搭載支持されていること
を特徴としている。
更に、本発明の半導体装置の組立方法は、上記インナー
リードのフィンガー部に上記半導体素子の電極を接合し
てデイバイスフィルムを形成するとともに、上記放熱基
材を前記ダイパッドのTABテープ搭載支持面と反対側
の面に接合して放熱基材付リードフレームを形成し、更
にデイバイスフィルムにおける絶縁性フィルムを放熱基
材付リードフレームにおけるダイパッドに接合するとと
もにインナーリードをアウターリードに接合し、その後
樹脂封止によりパンケージングすることを特徴としてい
る。In order to solve the above-mentioned problems, the lead frame of the present invention includes a TAB tape in which an inner lead having a finger portion that enables further bonding with a semiconductor element is formed in a predetermined pattern on an insulating film; It is characterized by comprising a lead frame member made of a metal material having a die pad that mounts and supports the TAB tape and an outer lead that is bonded to the inner lead, and a heat dissipation base material that is bonded to at least the die pad. Further, the semiconductor device of the present invention includes a semiconductor element mounted on a lead frame, an electrode of the semiconductor element being joined to a finger portion of the inner lead, and the inner lead and the outer lead being joined. , a semiconductor device packaged by resin sealing, wherein the semiconductor element passes through a hole formed in the die pad and is bonded to the heat dissipation base material, or the semiconductor element is bonded to the die pad. It is characterized by being mounted and supported. Further, in the method for assembling a semiconductor device of the present invention, the electrodes of the semiconductor element are bonded to the finger portions of the inner leads to form a device film, and the heat dissipation base material is placed opposite to the TAB tape mounting support surface of the die pad. The insulating film of the device film is bonded to the die pad of the lead frame with a heat dissipation base material, and the inner leads are bonded to the outer leads, and then resin-sealed. It is characterized by pancaging.
本発明に係るリードフレームおよび半導体装置によれば
、TABテープと放熱基材とを用いているので、より一
層多くのピン数の多ビン化が可能となるばかりでなく、
放熱特性が良好なものとなる。
また、本発明に係る半導体装置の組立方法によれば、単
に放熱基材をダイパッドに予め接合しておくだけである
ので、アセンブリ工程における作業工数が増加して手間
がかかることはなく、製造コストもほとんど上昇するこ
とはない。According to the lead frame and semiconductor device according to the present invention, since the TAB tape and the heat dissipation base material are used, it is not only possible to increase the number of pins into multiple bins, but also
Heat dissipation characteristics become good. Further, according to the method for assembling a semiconductor device according to the present invention, since the heat dissipation base material is simply bonded to the die pad in advance, the number of work steps in the assembly process does not increase and labor is not required, and the manufacturing cost is reduced. will hardly rise.
以下・ 図面を用いて本発明の実施例について説明する
。
図1は本発明のリードフレームの一実施例を示す分解斜
視図、図2はこの実施例のリードフレームに半導体素子
が実装された半導体装置部材の斜視図、図3は図2にお
ける■−■線に沿う断面図である。
図1に示すように、この実施例におけるリードフレーム
1は、大きくはリードフレーム部材A、TABテープB
および放熱ブロックCから構成される装置
リードフレーム部材Aは、例えば42アロイ、銅合金等
の金属合金のフープ材をフォトリソエツチング法により
所定パターンに形成されたアウターリード2および中央
部に半導体素子が貫通して配設される矩形状の孔3aを
有するダイパッド3を備えている。アウターリード2の
先端部には、下地5μm’のニッケルめっきを行った後
、 2μmtの金めつき処理が施されている。
またTABテープBはボンディング冥装用フィルムキャ
リアであり、例えばポリイミド樹脂フィルム等の絶縁性
フィルム4上に銅箔等の金属箔5を張合わせて構成され
た材料からなり、その金属箔5をフォトリンエツチング
法により所定パターンに形成された所定本数のインナー
リード6を備えている。絶縁性フィルム4はダイパッド
3と同じ大きさで同じ形状を有している。したがって、
絶縁性フィルム4の中央部にも半導体素子が貫通して配
設される矩形状の孔4aが形成されている。
そして、各インナーリード6は、その内側フィンガー部
6aが絶縁性フィルム4の内周端より突出し、かつ外側
フィンガー部6bが絶縁性フィルム4の外周端より突出
して、オーバーハング状に設けられている。
更に放熱ブロックCは、窒化アルミ、酸化アルミ等の無
機化合物より構成されたセラミックス系の放熱性の高い
材料から形成された矩形状のブロックである。
図2および図3に示すように、この実施例のリードフレ
ーム1に半導体素子7が実装された半導体装置部材Sは
、TABテープBの絶縁性フィルム4の孔4aおよびダ
イパッド3の孔3aを貫通して半導体素子7が配設され
ており、その半導体素子7の各電極7aがインナーリー
ド6の内側フィンガー部6aに接合されている。また、
絶縁性フィルム4がリードフレーム部材Aのダイパッド
3上に接合されているとともに、各インナーリード6の
外側フィンガー部6bが対応するアウターリード2の内
側端に接合されている。更に、ダイパッド3の下面及び
半導体素子7の下面に放熱ブロックCが接合されている
。
その場合、一般には半導体素子7の厚さが絶縁性フィル
ム4の厚さよりも大きく設定されているので、半導体装
置部材Sを組み立てる際に厚さ方向に差異を生じるが、
この厚さ方向の差異はリードフレーム部材Bのダイパッ
ド3によって吸収されるようになっている。したがって
、アウターリード2、絶縁性フィルム4および半導体素
子7の電極7aの各上面はほぼ面一となり、インナーリ
ード6は撓んだり、折れ曲がったりすることなく接合さ
れる。また同様に ダイパッド3および半導体素子7の
各下面もほぼ面一となり、放熱ブロックCが安定かつ確
実に接合される。
次をこ このように構成された半導体装置部材Sの組立
方法について説明する。図4は、半導体装置部材Sの組
立方法を説明する図である。
図4(a)に示すように、まず、厚さ75μmtのポリ
イミド樹脂からなる絶縁性フィルム4(例えば、商品名
:カブトンVなど)上に厚さ20μm’のエポキシ系接
着剤を介して厚さ27μm’の銅箔5をラミネートして
構成されるTAB用フィルムキャリア材りを用意する。
このTAB用フィルムキャリア材りの銅箔5をフォトリ
ソエツチング法により所定パターンにエツチング加工す
ることにより、ピッチ130μmのインナーリード6と
ピッチ300μmのインナーリード6との計300本の
リードが形成されたTABテープBを形成する。そして
、厚さ04μm’−0.6μmtの無電解錫めっきをイ
ンナーリード6の全導体部に施す。
また、同図(a)に示すようにボンデインダステージ8
に半導体素子である、高さ30μm、エリア70μmに
形成したストレートバンプ7a付LSIチツプ7を搭載
し、LSIチップ7が絶縁性フィルム4の孔4a内の所
定位置となるように位置決めする。
次に、同図(b)に示すように、孔4aへ突出したイン
ナーリード6の内側フィンガー部6aとLSIチップ7
のストレートバンブ7aとのデバイスボンディングを、
コンスタントパルスヒート9によるギヤングボンディン
グにて一層ボンディングを行う。
次に 同図(c)に示すようにデバイスボンディングの
完了したフィルムキャリアのアウターリード2を支持す
るサポートパー10を切断することによりデバイスフィ
ルム11を形成する。
また、放熱ブロックCの上面に、例えばエポキシ系銀ペ
ーストを0.5mm前後塗布した後、同図(d)に示す
ように放熱ブロックCをリードフレーム部材Aのダイパ
ッド3裏面に150℃前後の熱硬化処理により接合して
、放熱ブロック付リードフレーム12を形成する。
次に、このようにして形成されたデバイスフィルム11
と放熱ブロック付リードフレーム12とを、同図(e)
に示すように抵抗加熱方式のリードボンディングツール
13により熱圧着する。その場合、 リードフレーム部
材Aのアウターリード2の金めつきとデバイスフィルム
11のインナーリード6の錫めっきとの間に金属共晶が
生成さねアウターリード2とインナーリード6とが確実
に接合されるようになる。また、絶縁性フィルム4とダ
イパッド3とがエポキシ系接着剤を介して接合されると
ともに、LSIチップ7がエポキシ系銀ペーストを介し
て接合される。このようにして、図2に示すような半導
体装置部材Sが組み立てられる。
この半導体装置部材Sにおいては、LSIチップ7がダ
イパッド3の孔3aを通して放熱ブロックに直接接続さ
れるようになり、放熱効果がきわめて良好なものとなる
。
また・ ダイパッド3は絶縁性フィルム4の搭載ステー
ジの役目も果たすので、インナーリード6とアウターリ
ード2との接合部に加えられるLSIチップ7の重みに
よるストレスが緩和される。
このようにして組み立てられた半導体装置部材Sは、図
示しないが従来のように封止樹脂によりトランスファモ
ールドされてパッケージングさね半導体装置が形成され
る。
図5は、本発明のリードフレームの他の実施例を示す図
2と同様の図である。なお、前述と同じ構成要素には同
じ符号を付すことにより、その詳細な説明は省略する。
図5に示すようにこの実施例においては、LSIチップ
7を金属性ダイパッド3上に搭載している。またダイパ
ッド3の下面に、放熱ブロックCが接合されている。そ
して、ダイパッド3のLSIチップ7の搭載部をざぐり
等による凹部として形成しており、この凹部によりLS
Iチップ7と絶縁性フィルム4との間の厚さ上の相違を
吸収するようにしている。なお、この実施例においては
LSIチップ7から発生する熱がダイパッド3により放
熱されるので、LSIチップ7の放熱量によっては放熱
ブロックCは省略することができる。
このようにして、前述のいずれの実施例による半導体装
置においても、TABテープBと放熱基材(放熱ブロッ
クおよび/またはダイパッド)とが用いられているので
、より一層多くのビン数の多ビン化が可能となるばかり
でなく、放熱特性が良好なものとなる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an exploded perspective view showing one embodiment of a lead frame of the present invention, FIG. 2 is a perspective view of a semiconductor device member in which a semiconductor element is mounted on the lead frame of this embodiment, and FIG. 3 is a diagram showing ■-■ in FIG. It is a sectional view along a line. As shown in FIG. 1, the lead frame 1 in this embodiment mainly includes a lead frame member A, a TAB tape B
The device lead frame member A is made up of a metal alloy hoop material such as 42 alloy or copper alloy, and is formed into a predetermined pattern by photolithography. A die pad 3 having a rectangular hole 3a is provided. The tips of the outer leads 2 are plated with nickel to a thickness of 5 μm, followed by gold plating to a thickness of 2 μm. The TAB tape B is a film carrier for bonding, and is made of a material made by laminating a metal foil 5 such as copper foil on an insulating film 4 such as a polyimide resin film, and the metal foil 5 is photoresinated. It is provided with a predetermined number of inner leads 6 formed into a predetermined pattern by an etching method. The insulating film 4 has the same size and shape as the die pad 3. therefore,
A rectangular hole 4a is also formed in the center of the insulating film 4, through which the semiconductor element is disposed. Each inner lead 6 is provided in an overhanging manner, with the inner finger portion 6a protruding from the inner circumferential edge of the insulating film 4 and the outer finger portion 6b protruding from the outer circumferential edge of the insulating film 4. . Further, the heat dissipation block C is a rectangular block made of a ceramic-based material with high heat dissipation properties made of an inorganic compound such as aluminum nitride or aluminum oxide. As shown in FIGS. 2 and 3, the semiconductor device member S in which the semiconductor element 7 is mounted on the lead frame 1 of this embodiment passes through the hole 4a of the insulating film 4 of the TAB tape B and the hole 3a of the die pad 3. A semiconductor element 7 is disposed, and each electrode 7a of the semiconductor element 7 is joined to an inner finger portion 6a of the inner lead 6. Also,
An insulating film 4 is bonded onto the die pad 3 of the lead frame member A, and the outer finger portion 6b of each inner lead 6 is bonded to the inner end of the corresponding outer lead 2. Further, a heat radiation block C is bonded to the lower surface of the die pad 3 and the lower surface of the semiconductor element 7. In that case, since the thickness of the semiconductor element 7 is generally set larger than the thickness of the insulating film 4, a difference occurs in the thickness direction when assembling the semiconductor device member S.
This difference in the thickness direction is adapted to be absorbed by the die pad 3 of the lead frame member B. Therefore, the upper surfaces of the outer lead 2, the insulating film 4, and the electrode 7a of the semiconductor element 7 are substantially flush with each other, and the inner lead 6 is joined without being bent or bent. Similarly, the lower surfaces of the die pad 3 and the semiconductor element 7 are also substantially flush with each other, and the heat dissipation block C is stably and reliably joined. Next, a method for assembling the semiconductor device member S configured in this manner will be described. FIG. 4 is a diagram illustrating a method for assembling the semiconductor device member S. As shown in FIG. 4(a), first, an insulating film 4 made of polyimide resin with a thickness of 75 μm (for example, Kabuton V, etc.) is coated with an epoxy adhesive with a thickness of 20 μm. A TAB film carrier material is prepared by laminating a 27 μm' copper foil 5. By etching the copper foil 5, which is a film carrier material for TAB, into a predetermined pattern by photolithography, a total of 300 leads, including inner leads 6 with a pitch of 130 μm and inner leads 6 with a pitch of 300 μm, are formed. Tape B is formed. Then, electroless tin plating with a thickness of 04 μm' to 0.6 μm is applied to the entire conductor portion of the inner lead 6. In addition, as shown in FIG.
A semiconductor element, an LSI chip 7 with straight bumps 7a formed to have a height of 30 μm and an area of 70 μm, is mounted on the substrate, and the LSI chip 7 is positioned at a predetermined position within the hole 4a of the insulating film 4. Next, as shown in FIG. 4(b), the inner finger portion 6a of the inner lead 6 protruding into the hole 4a and the LSI chip 7
Device bonding with the straight bump 7a,
Further bonding is performed by gigantic bonding using constant pulse heat 9. Next, as shown in FIG. 2C, the device film 11 is formed by cutting the support part 10 that supports the outer lead 2 of the film carrier after device bonding. In addition, after applying approximately 0.5 mm of epoxy silver paste, for example, to the top surface of the heat dissipation block C, the heat dissipation block C is applied to the back surface of the die pad 3 of the lead frame member A at a temperature of about 150°C, as shown in FIG. The lead frame 12 with a heat dissipation block is formed by joining through a hardening process. Next, the device film 11 formed in this way
and the lead frame 12 with a heat dissipation block, as shown in the same figure (e).
Thermocompression bonding is performed using a resistance heating type lead bonding tool 13 as shown in FIG. In that case, a metal eutectic is generated between the gold plating of the outer leads 2 of the lead frame member A and the tin plating of the inner leads 6 of the device film 11, and the outer leads 2 and inner leads 6 are reliably joined. Become so. Furthermore, the insulating film 4 and the die pad 3 are bonded together via an epoxy adhesive, and the LSI chip 7 is bonded via an epoxy silver paste. In this way, the semiconductor device member S as shown in FIG. 2 is assembled. In this semiconductor device member S, the LSI chip 7 is directly connected to the heat radiation block through the hole 3a of the die pad 3, and the heat radiation effect is extremely good. Additionally, since the die pad 3 also serves as a mounting stage for the insulating film 4, stress due to the weight of the LSI chip 7 applied to the joint between the inner lead 6 and the outer lead 2 is alleviated. Although not shown, the semiconductor device members S assembled in this manner are transfer-molded with a sealing resin in a conventional manner to form a packaging semiconductor device. FIG. 5 is a diagram similar to FIG. 2 showing another embodiment of the lead frame of the present invention. Note that the same components as described above are given the same reference numerals, and detailed explanation thereof will be omitted. As shown in FIG. 5, in this embodiment, an LSI chip 7 is mounted on a metal die pad 3. As shown in FIG. Further, a heat dissipation block C is bonded to the lower surface of the die pad 3. The mounting portion of the LSI chip 7 on the die pad 3 is formed as a recess by counterbore or the like, and this recess allows the LSI chip 7 to be mounted.
The difference in thickness between the I-chip 7 and the insulating film 4 is accommodated. In this embodiment, the heat generated from the LSI chip 7 is radiated by the die pad 3, so depending on the amount of heat radiated from the LSI chip 7, the heat radiation block C can be omitted. In this way, since the TAB tape B and the heat dissipation base material (heat dissipation block and/or die pad) are used in the semiconductor devices according to any of the embodiments described above, the number of bins can be increased even further. Not only is this possible, but the heat dissipation properties are also improved.
【発明の効果】
以上の説明から明らかなように、本発明に係るリードフ
レームおよび半導体装置によれば、TABテープにて半
導体素子との微細ピッチ接続を行うことができるととも
に樹脂によるトランスファモールドができるようになる
ので、より一層多くのビン数の多ビン化が可能となる。
また、放熱基材を用いているので、良好な放熱特性を得
ることができる。
一方、本発明に係る半導体装置の組立方法によれば、単
に放熱基材をダイパッドに予め接合しておくだけであり
、ヒートシングなどの放熱体を後付けする必要がないの
で、作業工数が削減でき、より一層簡単に半導体装置を
組み立てることができるとともヲへ 製造コストを低
減することができス−Effects of the Invention As is clear from the above description, according to the lead frame and semiconductor device of the present invention, it is possible to perform fine pitch connection with a semiconductor element using TAB tape, and also to perform transfer molding using resin. Therefore, it is possible to increase the number of bins. Furthermore, since a heat dissipation base material is used, good heat dissipation characteristics can be obtained. On the other hand, according to the method for assembling a semiconductor device according to the present invention, the heat dissipation base material is simply bonded to the die pad in advance, and there is no need to add a heat dissipation body such as a heat sink afterwards, so the number of work steps can be reduced. This makes it possible to assemble semiconductor devices even more easily and reduces manufacturing costs.
【図1】
本発明のリードフレームの一実施例を示す分解斜視図で
ある。FIG. 1 is an exploded perspective view showing one embodiment of a lead frame of the present invention.
【図2】
この実施例を用いて組み立てられた半導体装置部材の斜
視図である。FIG. 2 is a perspective view of a semiconductor device member assembled using this embodiment.
【図3】 図2における■−■線に沿う断面図である。[Figure 3] FIG. 3 is a sectional view taken along the line ■-■ in FIG. 2. FIG.
【図4】 図2における半導体装置の組立を説明する図である。[Figure 4] 3 is a diagram illustrating assembly of the semiconductor device in FIG. 2. FIG.
【図5】 る。[Figure 5] Ru.
1 インナーリード
2 アウターリード
3 ダイパッド
3a孔
4 絶縁性フィルム
4a孔
5 金属箔(銅箔)
6 インナーリード
6a フィンガー部
7 半導体素子
78 半導体素子の電極
10 サポートバー
11 デイバスフィルム
12 放熱ブロック付リードフレーム
A リードフレーム部材
B TABテープ
C放熱ブロック
S 半導体装置部材
特許出願人 大日本印刷株式会社代理人 弁理士
青木健二(外7名)図面′の浄書(内容に変更
なし)
図4
図4
(d) ”
手続補正書1発)
平成 2年12月 4日
2、!!明の名称
3、補正をする者
事件との関係 特許出願人
住 所 東京都新宿区市谷加賀町−丁目1番1号4、
代理人
6、補正の対象
図面(企図)1 Inner lead 2 Outer lead 3 Die pad 3a hole 4 Insulating film 4a hole 5 Metal foil (copper foil) 6 Inner lead 6a Finger portion 7 Semiconductor element 78 Semiconductor element electrode 10 Support bar 11 Device film 12 Lead frame A with heat radiation block Lead frame member B TAB tape C Heat dissipation block S Semiconductor device member patent applicant Dai Nippon Printing Co., Ltd. Agent Patent attorney Kenji Aoki (and 7 others) Engraving of drawings (no changes in content) Figure 4 Figure 4 (d) Procedural amendment 1) December 4, 1990 2!! Ming name 3, relationship with the case of the person making the amendment Patent applicant address 1-1-4, Ichigaya Kaga-cho, Shinjuku-ku, Tokyo;
Agent 6, drawings subject to amendment (plan)
Claims (9)
するフィンガー部を有するインナーリードが絶縁性フィ
ルム上に所定のパターンに形成されてなるTABテープ
と、このTABテープを搭載支持するダイパッドおよび
インナーリードと接合されるアウターリードを有する金
属材料からなるリードフレーム部材と、少なくともダイ
パッドに接合される放熱基材とからなることを特徴とす
るリードフレーム。1. A TAB tape in which inner leads having finger portions that enable bulk bonding with semiconductor elements are formed in a predetermined pattern on an insulating film, and a die pad and inner leads for mounting and supporting this TAB tape. 1. A lead frame comprising: a lead frame member made of a metal material having an outer lead joined to the die pad; and a heat dissipation base material joined to at least a die pad.
置される孔を有していることを特徴とする請求項1記載
のリードフレーム。2. The lead frame according to claim 1, wherein the die pad has a hole through which a semiconductor element is disposed.
れる部位が凹部となつていることを特徴とする請求項1
記載のリードフレーム。3. The die pad as claimed in claim 1, wherein a portion on which a semiconductor element is mounted and supported is a recessed portion.
Lead frame listed.
の無機化合物からなることを特徴とする請求項1ないし
3のいずれか一記載のリードフレーム。4. The lead frame according to claim 1, wherein the heat dissipation base material is made of an inorganic compound such as aluminum nitride or aluminum oxide.
材料とは異種の金属材料を用いて構成されることを特徴
とする請求項1ないし4のいずれか一記載のリードフレ
ーム。5. The lead frame according to claim 1, wherein the heat dissipation base material is made of a metal material different from the metal material of the lead frame member.
子を搭載し、該半導体素子の電極が上記インナーリード
のフィンガー部に接合されているとともに上記インナー
リードと上記アウターリードとが接合された状態で、樹
脂封止によりパッケージングされてなる半導体装置であ
つて、該半導体素子は上記ダイパッドの孔内に貫通して
配設されているとともに、該半導体素子が上記放熱基材
に接合されていることを特徴とする半導体装置6. A state in which a semiconductor element is mounted on the lead frame according to claim 2, an electrode of the semiconductor element is joined to a finger portion of the inner lead, and the inner lead and the outer lead are joined. and a semiconductor device packaged by resin sealing, wherein the semiconductor element is disposed to penetrate into the hole of the die pad, and the semiconductor element is bonded to the heat dissipation base material. A semiconductor device characterized by
導体素子を搭載し、該半導体素子の電極が上記インナー
リードのフィンガー部に接合されているとともに上記イ
ンナーリードと上記アウターリードとが接合された状態
で、樹脂封止によりパッケージングされてなる半導体装
置であって、該半導体素子は上記ダイパッドの凹部上に
搭載支持されていることを特徴とする半導体装置。7. A semiconductor element is mounted using the lead frame according to claim 3, and the electrode of the semiconductor element is bonded to the finger portion of the inner lead, and the inner lead and the outer lead are bonded. 1. A semiconductor device packaged by resin sealing in a state in which the semiconductor element is mounted and supported on a recessed portion of the die pad.
って、上記インナーリードのフィンガー部に上記半導体
素子の電極を接合してディバイスフィルムを形成すると
ともに上記放熱基材を前記ダイパッドのTABテープ搭
載支持面と反対側の面に接合して放熱基材付リードフレ
ームを形成し、更にディバイスフィルムにおける絶縁性
フィルムを放熱基材付リードフレームにおけるダイパッ
ドに接合するとともにインナーリードをアウターリード
に接合し、その後樹脂封止によりパッケージングするこ
とを特徴とする半導体装置の組立方法。8. The method for assembling a semiconductor device according to claim 6, wherein the electrodes of the semiconductor element are bonded to the finger portions of the inner leads to form a device film, and the heat dissipation base material is bonded to the TAB of the die pad. A lead frame with a heat dissipation base material is formed by bonding to the surface opposite to the supporting surface on which the tape is mounted, and the insulating film of the device film is bonded to the die pad of the lead frame with a heat dissipation base material, and the inner leads are bonded to the outer leads. and then packaging it by resin sealing.
って、上記インナーリードのフィンガー部に上記半導体
素子の電極を接合してディバイスフィルムを形成すると
ともに、上記放熱基材を前記ダイパッドのTABテープ
搭載支持面と反対側の面に接合して放熱基材付リードフ
レームを形成し、更にディバイスフィルムにおける絶縁
性フィルムを放熱基材付リードフレームにおけるダイパ
ッドに接合するとともにインナーリードをアウターリー
ドに接合し、その後樹脂封止によりパッケージングする
ことを特徴とする半導体装置の組立方法。9. The method for assembling a semiconductor device according to claim 7, wherein the electrodes of the semiconductor element are bonded to the finger portions of the inner leads to form a device film, and the heat dissipation base material is attached to the die pad. The TAB tape is bonded to the surface opposite to the support surface on which it is mounted to form a lead frame with heat dissipation base material, and the insulating film of the device film is bonded to the die pad of the lead frame with heat dissipation base material, and the inner leads are made into outer leads. A method for assembling a semiconductor device, which comprises bonding and then packaging by resin sealing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331593A JPH04199668A (en) | 1990-11-29 | 1990-11-29 | Lead frame, semiconductor device provided therewith, and method of assembling the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331593A JPH04199668A (en) | 1990-11-29 | 1990-11-29 | Lead frame, semiconductor device provided therewith, and method of assembling the device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199668A true JPH04199668A (en) | 1992-07-20 |
Family
ID=18245387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331593A Pending JPH04199668A (en) | 1990-11-29 | 1990-11-29 | Lead frame, semiconductor device provided therewith, and method of assembling the device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199668A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (en) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Semiconductor device, method for manufacturing the same, and mounting structure of the same |
| US6538303B1 (en) | 1999-06-02 | 2003-03-25 | Sharp Kabushiki Kaisha | Lead frame and semiconductor device using the same |
-
1990
- 1990-11-29 JP JP2331593A patent/JPH04199668A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (en) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Semiconductor device, method for manufacturing the same, and mounting structure of the same |
| US6538303B1 (en) | 1999-06-02 | 2003-03-25 | Sharp Kabushiki Kaisha | Lead frame and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151626A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH05152375A (en) | Film carrier semiconductor device and manufacture thereof | |
| JP3312611B2 (en) | Film carrier type semiconductor device | |
| JP3065010B2 (en) | Semiconductor device | |
| JP3544283B2 (en) | Package for electronic components | |
| TW550717B (en) | Improvement of flip-chip package | |
| JPH04199668A (en) | Lead frame, semiconductor device provided therewith, and method of assembling the device | |
| JPH03125440A (en) | Electronic parts | |
| JP2677242B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20050029655A1 (en) | Semiconductor device | |
| JPH09307020A (en) | Ceramic package | |
| JP2974819B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JPH0878599A (en) | Integrated circuit package and manufacturing method thereof | |
| JP2986661B2 (en) | Method for manufacturing semiconductor device | |
| JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
| JPH0357619B2 (en) | ||
| JPH08181168A (en) | Semiconductor device | |
| JP2001015669A (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JPS6041858B2 (en) | semiconductor equipment | |
| JPH03171744A (en) | Semiconductor device and manufacture thereof | |
| JP2002158309A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04192450A (en) | composite lead frame | |
| JP2000138340A (en) | Hybrid module |