JPH04199668A - リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 - Google Patents
リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法Info
- Publication number
- JPH04199668A JPH04199668A JP2331593A JP33159390A JPH04199668A JP H04199668 A JPH04199668 A JP H04199668A JP 2331593 A JP2331593 A JP 2331593A JP 33159390 A JP33159390 A JP 33159390A JP H04199668 A JPH04199668 A JP H04199668A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- heat dissipation
- die pad
- semiconductor element
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体素子を搭載するためのリードフレーム
に関し、特に、多ビン化 微細化及びパッケージにされ
たときの高放熱化の要求に対応することのできるリード
フレーム、 このリードフレームを用いた半導体装置お
よびこの半導体装置の組立方法に関するものである。
に関し、特に、多ビン化 微細化及びパッケージにされ
たときの高放熱化の要求に対応することのできるリード
フレーム、 このリードフレームを用いた半導体装置お
よびこの半導体装置の組立方法に関するものである。
近毛 ゲートアレイ、スタンダードセル等に代表される
Ａ Ｓ Ｉ Ｃ（Ａｐｐｌｉｃａｔｉｏｎ ５ｐｅｃｉ
ｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ）チッ
プは、ＬＳＩの微細加工技術の連層に伴いゲート密度が
ますます増大し続けている。これに伴い、ＡＳＩＣチッ
プに用いられるリードフレームも多ピン化の傾向にあり
、２００ビン以上のものが実用に供されるようになって
きている。 このようなリードフレームの多ビン化のための対応策の
一つとして、絶縁フィルム上に張り付けた金属箔をエツ
チングにより加工することにより、微細なパターンのイ
ンナーリードを形成し、この微細パターンに形成された
インナーリードとアウターリードのみを有するリードフ
レームとを接合させることにより、複合型リードフレー
ムを組立るという技術が、例えば特開昭６２−２３２９
４８号公転 特開平２−２２８５０号公報等において開
示されている。 一方、ＡＳＩＣチップにおいては 集積度の向上が図り
易いという理由により、従来のバイポーラＥＣＬ技術か
らＣＭＯ３技術にシフトすることにより、より一層の高
集積化を図ろうとする傾向にある。そして、このような
チップの高集積化に付随して、クロック周波数が上昇す
る傾向にある。 その場合、ＥＣＬゲートアレイにおいてはクロック周波
数が上昇しても消費電力はほとんど変化しないのに対し
て、ＣＭＯＳゲートアレイにおいてはクロック周波数が
上昇すると、消費電力が著しく増大するものとなってい
る。
Ａ Ｓ Ｉ Ｃ（Ａｐｐｌｉｃａｔｉｏｎ ５ｐｅｃｉ
ｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ）チッ
プは、ＬＳＩの微細加工技術の連層に伴いゲート密度が
ますます増大し続けている。これに伴い、ＡＳＩＣチッ
プに用いられるリードフレームも多ピン化の傾向にあり
、２００ビン以上のものが実用に供されるようになって
きている。 このようなリードフレームの多ビン化のための対応策の
一つとして、絶縁フィルム上に張り付けた金属箔をエツ
チングにより加工することにより、微細なパターンのイ
ンナーリードを形成し、この微細パターンに形成された
インナーリードとアウターリードのみを有するリードフ
レームとを接合させることにより、複合型リードフレー
ムを組立るという技術が、例えば特開昭６２−２３２９
４８号公転 特開平２−２２８５０号公報等において開
示されている。 一方、ＡＳＩＣチップにおいては 集積度の向上が図り
易いという理由により、従来のバイポーラＥＣＬ技術か
らＣＭＯ３技術にシフトすることにより、より一層の高
集積化を図ろうとする傾向にある。そして、このような
チップの高集積化に付随して、クロック周波数が上昇す
る傾向にある。 その場合、ＥＣＬゲートアレイにおいてはクロック周波
数が上昇しても消費電力はほとんど変化しないのに対し
て、ＣＭＯＳゲートアレイにおいてはクロック周波数が
上昇すると、消費電力が著しく増大するものとなってい
る。
ところで、今後ますます激しくなる半導体チップの高集
積・多ビン化の要求に対応するために、上述のような複
合型リードフレームを用いて、ＣＭＯＳゲートアレイを
形成することが考えられる。 その場合、ＣＭＯＳゲートアレイが高クロック周波数で
大消費電力であることからチップの発熱量が大きく、こ
のため放熱対策を講じる必要がある。 しかしながら、上述の複合型のリードフレームにおいて
曇上 微細パターンに形成されたインナーリードとア
ウターリードのみを有するリードフレームとを単に接合
しているだけであるので、十分な放熱特性を有するもの
とはなっていない。 そこで、クロック周波数の高いＣＭＯＳゲートアレイ等
の半導体装置を形成するには、Ａ１等の金属により形成
された放熱フィンをチップ裏面と熱的に接続させた状態
で封止樹脂をトランスファーモールドすることが考えら
れるが、このように放熱フィンをチップ裏面と熱的に接
続させた状態で樹脂封止を行うことは、アセンブリ工程
において作業工数が増加して手間がかかるばかりでなく
、ＴＡＢテープ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｏｇの略：絶縁性フィルム上に金属箔の微細パタ
ーンのインナーリードが形成されているテープ）のリー
ドとリードフレーム（Ｌ／Ｆ）のリードとの接続性を維
持しつつ、放熱フィンを半導体チップ裏面に接続するこ
とは困難であり、その結果製造コストが上昇するという
問題がある。 本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、より一層多くのピン数の多ビン化が可
能であり、しかも放熱特性の優れたリードフレームおよ
びこのリードフレームを用いた半導体装置を提供するこ
とである。 本発明の他の目的は、アセンブリ工程における作業工数
を削減することができるとともに、コストを低減するこ
とのできる半導体装置の組立方法を提供することである
。
積・多ビン化の要求に対応するために、上述のような複
合型リードフレームを用いて、ＣＭＯＳゲートアレイを
形成することが考えられる。 その場合、ＣＭＯＳゲートアレイが高クロック周波数で
大消費電力であることからチップの発熱量が大きく、こ
のため放熱対策を講じる必要がある。 しかしながら、上述の複合型のリードフレームにおいて
曇上 微細パターンに形成されたインナーリードとア
ウターリードのみを有するリードフレームとを単に接合
しているだけであるので、十分な放熱特性を有するもの
とはなっていない。 そこで、クロック周波数の高いＣＭＯＳゲートアレイ等
の半導体装置を形成するには、Ａ１等の金属により形成
された放熱フィンをチップ裏面と熱的に接続させた状態
で封止樹脂をトランスファーモールドすることが考えら
れるが、このように放熱フィンをチップ裏面と熱的に接
続させた状態で樹脂封止を行うことは、アセンブリ工程
において作業工数が増加して手間がかかるばかりでなく
、ＴＡＢテープ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｏｇの略：絶縁性フィルム上に金属箔の微細パタ
ーンのインナーリードが形成されているテープ）のリー
ドとリードフレーム（Ｌ／Ｆ）のリードとの接続性を維
持しつつ、放熱フィンを半導体チップ裏面に接続するこ
とは困難であり、その結果製造コストが上昇するという
問題がある。 本発明は、このような問題に鑑みてなされたものであっ
て、その目的は、より一層多くのピン数の多ビン化が可
能であり、しかも放熱特性の優れたリードフレームおよ
びこのリードフレームを用いた半導体装置を提供するこ
とである。 本発明の他の目的は、アセンブリ工程における作業工数
を削減することができるとともに、コストを低減するこ
とのできる半導体装置の組立方法を提供することである
。
上述の課題を解決するために 本発明のリードフレーム
は、半導体素子との一層ボンディングを可能にするフィ
ンガー部を有するインナーリードが絶縁性フィルム上に
所定のパターンに形成されてなるＴＡＢテープと、この
ＴＡＢテープを搭載支持するダイパッドおよびインナー
リードと接合されるアウターリードを有する金属材料か
らなるリードフレーム部材と、少なくともダイパッドに
接合される放熱基材とからなることを特徴としている。 また１本発明の半導体装置は、 リードフレームに半導
体素子を搭載し、該半導体素子の電極が上記インナーリ
ードのフィンガー部に接合されているとともに上記イン
ナーリードと上記アウターリードとが接合された状態で
、樹脂封止によりパッケージングされてなる半導体装置
であって、該半導体素子は上記ダイパッドに形成された
孔内を貫通して上記放熱基材に接合されるか、または該
半導体素子は上記ダイパッドに搭載支持されていること
を特徴としている。 更に、本発明の半導体装置の組立方法は、上記インナー
リードのフィンガー部に上記半導体素子の電極を接合し
てデイバイスフィルムを形成するとともに、上記放熱基
材を前記ダイパッドのＴＡＢテープ搭載支持面と反対側
の面に接合して放熱基材付リードフレームを形成し、更
にデイバイスフィルムにおける絶縁性フィルムを放熱基
材付リードフレームにおけるダイパッドに接合するとと
もにインナーリードをアウターリードに接合し、その後
樹脂封止によりパンケージングすることを特徴としてい
る。
は、半導体素子との一層ボンディングを可能にするフィ
ンガー部を有するインナーリードが絶縁性フィルム上に
所定のパターンに形成されてなるＴＡＢテープと、この
ＴＡＢテープを搭載支持するダイパッドおよびインナー
リードと接合されるアウターリードを有する金属材料か
らなるリードフレーム部材と、少なくともダイパッドに
接合される放熱基材とからなることを特徴としている。 また１本発明の半導体装置は、 リードフレームに半導
体素子を搭載し、該半導体素子の電極が上記インナーリ
ードのフィンガー部に接合されているとともに上記イン
ナーリードと上記アウターリードとが接合された状態で
、樹脂封止によりパッケージングされてなる半導体装置
であって、該半導体素子は上記ダイパッドに形成された
孔内を貫通して上記放熱基材に接合されるか、または該
半導体素子は上記ダイパッドに搭載支持されていること
を特徴としている。 更に、本発明の半導体装置の組立方法は、上記インナー
リードのフィンガー部に上記半導体素子の電極を接合し
てデイバイスフィルムを形成するとともに、上記放熱基
材を前記ダイパッドのＴＡＢテープ搭載支持面と反対側
の面に接合して放熱基材付リードフレームを形成し、更
にデイバイスフィルムにおける絶縁性フィルムを放熱基
材付リードフレームにおけるダイパッドに接合するとと
もにインナーリードをアウターリードに接合し、その後
樹脂封止によりパンケージングすることを特徴としてい
る。
本発明に係るリードフレームおよび半導体装置によれば
、ＴＡＢテープと放熱基材とを用いているので、より一
層多くのピン数の多ビン化が可能となるばかりでなく、
放熱特性が良好なものとなる。 また、本発明に係る半導体装置の組立方法によれば、単
に放熱基材をダイパッドに予め接合しておくだけである
ので、アセンブリ工程における作業工数が増加して手間
がかかることはなく、製造コストもほとんど上昇するこ
とはない。
、ＴＡＢテープと放熱基材とを用いているので、より一
層多くのピン数の多ビン化が可能となるばかりでなく、
放熱特性が良好なものとなる。 また、本発明に係る半導体装置の組立方法によれば、単
に放熱基材をダイパッドに予め接合しておくだけである
ので、アセンブリ工程における作業工数が増加して手間
がかかることはなく、製造コストもほとんど上昇するこ
とはない。
以下・ 図面を用いて本発明の実施例について説明する
。 図１は本発明のリードフレームの一実施例を示す分解斜
視図、図２はこの実施例のリードフレームに半導体素子
が実装された半導体装置部材の斜視図、図３は図２にお
ける■−■線に沿う断面図である。 図１に示すように、この実施例におけるリードフレーム
１は、大きくはリードフレーム部材Ａ、ＴＡＢテープＢ
および放熱ブロックＣから構成される装置 リードフレーム部材Ａは、例えば４２アロイ、銅合金等
の金属合金のフープ材をフォトリソエツチング法により
所定パターンに形成されたアウターリード２および中央
部に半導体素子が貫通して配設される矩形状の孔３ａを
有するダイパッド３を備えている。アウターリード２の
先端部には、下地５μｍ’のニッケルめっきを行った後
、 ２μｍｔの金めつき処理が施されている。 またＴＡＢテープＢはボンディング冥装用フィルムキャ
リアであり、例えばポリイミド樹脂フィルム等の絶縁性
フィルム４上に銅箔等の金属箔５を張合わせて構成され
た材料からなり、その金属箔５をフォトリンエツチング
法により所定パターンに形成された所定本数のインナー
リード６を備えている。絶縁性フィルム４はダイパッド
３と同じ大きさで同じ形状を有している。したがって、
絶縁性フィルム４の中央部にも半導体素子が貫通して配
設される矩形状の孔４ａが形成されている。 そして、各インナーリード６は、その内側フィンガー部
６ａが絶縁性フィルム４の内周端より突出し、かつ外側
フィンガー部６ｂが絶縁性フィルム４の外周端より突出
して、オーバーハング状に設けられている。 更に放熱ブロックＣは、窒化アルミ、酸化アルミ等の無
機化合物より構成されたセラミックス系の放熱性の高い
材料から形成された矩形状のブロックである。 図２および図３に示すように、この実施例のリードフレ
ーム１に半導体素子７が実装された半導体装置部材Ｓは
、ＴＡＢテープＢの絶縁性フィルム４の孔４ａおよびダ
イパッド３の孔３ａを貫通して半導体素子７が配設され
ており、その半導体素子７の各電極７ａがインナーリー
ド６の内側フィンガー部６ａに接合されている。また、
絶縁性フィルム４がリードフレーム部材Ａのダイパッド
３上に接合されているとともに、各インナーリード６の
外側フィンガー部６ｂが対応するアウターリード２の内
側端に接合されている。更に、ダイパッド３の下面及び
半導体素子７の下面に放熱ブロックＣが接合されている
。 その場合、一般には半導体素子７の厚さが絶縁性フィル
ム４の厚さよりも大きく設定されているので、半導体装
置部材Ｓを組み立てる際に厚さ方向に差異を生じるが、
この厚さ方向の差異はリードフレーム部材Ｂのダイパッ
ド３によって吸収されるようになっている。したがって
、アウターリード２、絶縁性フィルム４および半導体素
子７の電極７ａの各上面はほぼ面一となり、インナーリ
ード６は撓んだり、折れ曲がったりすることなく接合さ
れる。また同様に ダイパッド３および半導体素子７の
各下面もほぼ面一となり、放熱ブロックＣが安定かつ確
実に接合される。 次をこ このように構成された半導体装置部材Ｓの組立
方法について説明する。図４は、半導体装置部材Ｓの組
立方法を説明する図である。 図４（ａ）に示すように、まず、厚さ７５μｍｔのポリ
イミド樹脂からなる絶縁性フィルム４（例えば、商品名
：カブトンＶなど）上に厚さ２０μｍ’のエポキシ系接
着剤を介して厚さ２７μｍ’の銅箔５をラミネートして
構成されるＴＡＢ用フィルムキャリア材りを用意する。 このＴＡＢ用フィルムキャリア材りの銅箔５をフォトリ
ソエツチング法により所定パターンにエツチング加工す
ることにより、ピッチ１３０μｍのインナーリード６と
ピッチ３００μｍのインナーリード６との計３００本の
リードが形成されたＴＡＢテープＢを形成する。そして
、厚さ０４μｍ’−０．６μｍｔの無電解錫めっきをイ
ンナーリード６の全導体部に施す。 また、同図（ａ）に示すようにボンデインダステージ８
に半導体素子である、高さ３０μｍ、エリア７０μｍに
形成したストレートバンプ７ａ付ＬＳＩチツプ７を搭載
し、ＬＳＩチップ７が絶縁性フィルム４の孔４ａ内の所
定位置となるように位置決めする。 次に、同図（ｂ）に示すように、孔４ａへ突出したイン
ナーリード６の内側フィンガー部６ａとＬＳＩチップ７
のストレートバンブ７ａとのデバイスボンディングを、
コンスタントパルスヒート９によるギヤングボンディン
グにて一層ボンディングを行う。 次に 同図（ｃ）に示すようにデバイスボンディングの
完了したフィルムキャリアのアウターリード２を支持す
るサポートパー１０を切断することによりデバイスフィ
ルム１１を形成する。 また、放熱ブロックＣの上面に、例えばエポキシ系銀ペ
ーストを０．５ｍｍ前後塗布した後、同図（ｄ）に示す
ように放熱ブロックＣをリードフレーム部材Ａのダイパ
ッド３裏面に１５０℃前後の熱硬化処理により接合して
、放熱ブロック付リードフレーム１２を形成する。 次に、このようにして形成されたデバイスフィルム１１
と放熱ブロック付リードフレーム１２とを、同図（ｅ）
に示すように抵抗加熱方式のリードボンディングツール
１３により熱圧着する。その場合、 リードフレーム部
材Ａのアウターリード２の金めつきとデバイスフィルム
１１のインナーリード６の錫めっきとの間に金属共晶が
生成さねアウターリード２とインナーリード６とが確実
に接合されるようになる。また、絶縁性フィルム４とダ
イパッド３とがエポキシ系接着剤を介して接合されると
ともに、ＬＳＩチップ７がエポキシ系銀ペーストを介し
て接合される。このようにして、図２に示すような半導
体装置部材Ｓが組み立てられる。 この半導体装置部材Ｓにおいては、ＬＳＩチップ７がダ
イパッド３の孔３ａを通して放熱ブロックに直接接続さ
れるようになり、放熱効果がきわめて良好なものとなる
。 また・ ダイパッド３は絶縁性フィルム４の搭載ステー
ジの役目も果たすので、インナーリード６とアウターリ
ード２との接合部に加えられるＬＳＩチップ７の重みに
よるストレスが緩和される。 このようにして組み立てられた半導体装置部材Ｓは、図
示しないが従来のように封止樹脂によりトランスファモ
ールドされてパッケージングさね半導体装置が形成され
る。 図５は、本発明のリードフレームの他の実施例を示す図
２と同様の図である。なお、前述と同じ構成要素には同
じ符号を付すことにより、その詳細な説明は省略する。 図５に示すようにこの実施例においては、ＬＳＩチップ
７を金属性ダイパッド３上に搭載している。またダイパ
ッド３の下面に、放熱ブロックＣが接合されている。そ
して、ダイパッド３のＬＳＩチップ７の搭載部をざぐり
等による凹部として形成しており、この凹部によりＬＳ
Ｉチップ７と絶縁性フィルム４との間の厚さ上の相違を
吸収するようにしている。なお、この実施例においては
ＬＳＩチップ７から発生する熱がダイパッド３により放
熱されるので、ＬＳＩチップ７の放熱量によっては放熱
ブロックＣは省略することができる。 このようにして、前述のいずれの実施例による半導体装
置においても、ＴＡＢテープＢと放熱基材（放熱ブロッ
クおよび／またはダイパッド）とが用いられているので
、より一層多くのビン数の多ビン化が可能となるばかり
でなく、放熱特性が良好なものとなる。
。 図１は本発明のリードフレームの一実施例を示す分解斜
視図、図２はこの実施例のリードフレームに半導体素子
が実装された半導体装置部材の斜視図、図３は図２にお
ける■−■線に沿う断面図である。 図１に示すように、この実施例におけるリードフレーム
１は、大きくはリードフレーム部材Ａ、ＴＡＢテープＢ
および放熱ブロックＣから構成される装置 リードフレーム部材Ａは、例えば４２アロイ、銅合金等
の金属合金のフープ材をフォトリソエツチング法により
所定パターンに形成されたアウターリード２および中央
部に半導体素子が貫通して配設される矩形状の孔３ａを
有するダイパッド３を備えている。アウターリード２の
先端部には、下地５μｍ’のニッケルめっきを行った後
、 ２μｍｔの金めつき処理が施されている。 またＴＡＢテープＢはボンディング冥装用フィルムキャ
リアであり、例えばポリイミド樹脂フィルム等の絶縁性
フィルム４上に銅箔等の金属箔５を張合わせて構成され
た材料からなり、その金属箔５をフォトリンエツチング
法により所定パターンに形成された所定本数のインナー
リード６を備えている。絶縁性フィルム４はダイパッド
３と同じ大きさで同じ形状を有している。したがって、
絶縁性フィルム４の中央部にも半導体素子が貫通して配
設される矩形状の孔４ａが形成されている。 そして、各インナーリード６は、その内側フィンガー部
６ａが絶縁性フィルム４の内周端より突出し、かつ外側
フィンガー部６ｂが絶縁性フィルム４の外周端より突出
して、オーバーハング状に設けられている。 更に放熱ブロックＣは、窒化アルミ、酸化アルミ等の無
機化合物より構成されたセラミックス系の放熱性の高い
材料から形成された矩形状のブロックである。 図２および図３に示すように、この実施例のリードフレ
ーム１に半導体素子７が実装された半導体装置部材Ｓは
、ＴＡＢテープＢの絶縁性フィルム４の孔４ａおよびダ
イパッド３の孔３ａを貫通して半導体素子７が配設され
ており、その半導体素子７の各電極７ａがインナーリー
ド６の内側フィンガー部６ａに接合されている。また、
絶縁性フィルム４がリードフレーム部材Ａのダイパッド
３上に接合されているとともに、各インナーリード６の
外側フィンガー部６ｂが対応するアウターリード２の内
側端に接合されている。更に、ダイパッド３の下面及び
半導体素子７の下面に放熱ブロックＣが接合されている
。 その場合、一般には半導体素子７の厚さが絶縁性フィル
ム４の厚さよりも大きく設定されているので、半導体装
置部材Ｓを組み立てる際に厚さ方向に差異を生じるが、
この厚さ方向の差異はリードフレーム部材Ｂのダイパッ
ド３によって吸収されるようになっている。したがって
、アウターリード２、絶縁性フィルム４および半導体素
子７の電極７ａの各上面はほぼ面一となり、インナーリ
ード６は撓んだり、折れ曲がったりすることなく接合さ
れる。また同様に ダイパッド３および半導体素子７の
各下面もほぼ面一となり、放熱ブロックＣが安定かつ確
実に接合される。 次をこ このように構成された半導体装置部材Ｓの組立
方法について説明する。図４は、半導体装置部材Ｓの組
立方法を説明する図である。 図４（ａ）に示すように、まず、厚さ７５μｍｔのポリ
イミド樹脂からなる絶縁性フィルム４（例えば、商品名
：カブトンＶなど）上に厚さ２０μｍ’のエポキシ系接
着剤を介して厚さ２７μｍ’の銅箔５をラミネートして
構成されるＴＡＢ用フィルムキャリア材りを用意する。 このＴＡＢ用フィルムキャリア材りの銅箔５をフォトリ
ソエツチング法により所定パターンにエツチング加工す
ることにより、ピッチ１３０μｍのインナーリード６と
ピッチ３００μｍのインナーリード６との計３００本の
リードが形成されたＴＡＢテープＢを形成する。そして
、厚さ０４μｍ’−０．６μｍｔの無電解錫めっきをイ
ンナーリード６の全導体部に施す。 また、同図（ａ）に示すようにボンデインダステージ８
に半導体素子である、高さ３０μｍ、エリア７０μｍに
形成したストレートバンプ７ａ付ＬＳＩチツプ７を搭載
し、ＬＳＩチップ７が絶縁性フィルム４の孔４ａ内の所
定位置となるように位置決めする。 次に、同図（ｂ）に示すように、孔４ａへ突出したイン
ナーリード６の内側フィンガー部６ａとＬＳＩチップ７
のストレートバンブ７ａとのデバイスボンディングを、
コンスタントパルスヒート９によるギヤングボンディン
グにて一層ボンディングを行う。 次に 同図（ｃ）に示すようにデバイスボンディングの
完了したフィルムキャリアのアウターリード２を支持す
るサポートパー１０を切断することによりデバイスフィ
ルム１１を形成する。 また、放熱ブロックＣの上面に、例えばエポキシ系銀ペ
ーストを０．５ｍｍ前後塗布した後、同図（ｄ）に示す
ように放熱ブロックＣをリードフレーム部材Ａのダイパ
ッド３裏面に１５０℃前後の熱硬化処理により接合して
、放熱ブロック付リードフレーム１２を形成する。 次に、このようにして形成されたデバイスフィルム１１
と放熱ブロック付リードフレーム１２とを、同図（ｅ）
に示すように抵抗加熱方式のリードボンディングツール
１３により熱圧着する。その場合、 リードフレーム部
材Ａのアウターリード２の金めつきとデバイスフィルム
１１のインナーリード６の錫めっきとの間に金属共晶が
生成さねアウターリード２とインナーリード６とが確実
に接合されるようになる。また、絶縁性フィルム４とダ
イパッド３とがエポキシ系接着剤を介して接合されると
ともに、ＬＳＩチップ７がエポキシ系銀ペーストを介し
て接合される。このようにして、図２に示すような半導
体装置部材Ｓが組み立てられる。 この半導体装置部材Ｓにおいては、ＬＳＩチップ７がダ
イパッド３の孔３ａを通して放熱ブロックに直接接続さ
れるようになり、放熱効果がきわめて良好なものとなる
。 また・ ダイパッド３は絶縁性フィルム４の搭載ステー
ジの役目も果たすので、インナーリード６とアウターリ
ード２との接合部に加えられるＬＳＩチップ７の重みに
よるストレスが緩和される。 このようにして組み立てられた半導体装置部材Ｓは、図
示しないが従来のように封止樹脂によりトランスファモ
ールドされてパッケージングさね半導体装置が形成され
る。 図５は、本発明のリードフレームの他の実施例を示す図
２と同様の図である。なお、前述と同じ構成要素には同
じ符号を付すことにより、その詳細な説明は省略する。 図５に示すようにこの実施例においては、ＬＳＩチップ
７を金属性ダイパッド３上に搭載している。またダイパ
ッド３の下面に、放熱ブロックＣが接合されている。そ
して、ダイパッド３のＬＳＩチップ７の搭載部をざぐり
等による凹部として形成しており、この凹部によりＬＳ
Ｉチップ７と絶縁性フィルム４との間の厚さ上の相違を
吸収するようにしている。なお、この実施例においては
ＬＳＩチップ７から発生する熱がダイパッド３により放
熱されるので、ＬＳＩチップ７の放熱量によっては放熱
ブロックＣは省略することができる。 このようにして、前述のいずれの実施例による半導体装
置においても、ＴＡＢテープＢと放熱基材（放熱ブロッ
クおよび／またはダイパッド）とが用いられているので
、より一層多くのビン数の多ビン化が可能となるばかり
でなく、放熱特性が良好なものとなる。
【発明の効果】
以上の説明から明らかなように、本発明に係るリードフ
レームおよび半導体装置によれば、ＴＡＢテープにて半
導体素子との微細ピッチ接続を行うことができるととも
に樹脂によるトランスファモールドができるようになる
ので、より一層多くのビン数の多ビン化が可能となる。 また、放熱基材を用いているので、良好な放熱特性を得
ることができる。 一方、本発明に係る半導体装置の組立方法によれば、単
に放熱基材をダイパッドに予め接合しておくだけであり
、ヒートシングなどの放熱体を後付けする必要がないの
で、作業工数が削減でき、より一層簡単に半導体装置を
組み立てることができるとともヲへ 製造コストを低
減することができス−
レームおよび半導体装置によれば、ＴＡＢテープにて半
導体素子との微細ピッチ接続を行うことができるととも
に樹脂によるトランスファモールドができるようになる
ので、より一層多くのビン数の多ビン化が可能となる。 また、放熱基材を用いているので、良好な放熱特性を得
ることができる。 一方、本発明に係る半導体装置の組立方法によれば、単
に放熱基材をダイパッドに予め接合しておくだけであり
、ヒートシングなどの放熱体を後付けする必要がないの
で、作業工数が削減でき、より一層簡単に半導体装置を
組み立てることができるとともヲへ 製造コストを低
減することができス−
【図１】
本発明のリードフレームの一実施例を示す分解斜視図で
ある。
ある。
【図２】
この実施例を用いて組み立てられた半導体装置部材の斜
視図である。
視図である。
【図３】
図２における■−■線に沿う断面図である。
【図４】
図２における半導体装置の組立を説明する図である。
【図５】
る。
１ インナーリード
２ アウターリード
３ ダイパッド
３ａ孔
４ 絶縁性フィルム
４ａ孔
５ 金属箔（銅箔）
６ インナーリード
６ａ フィンガー部
７ 半導体素子
７８ 半導体素子の電極
１０ サポートバー
１１ デイバスフィルム
１２ 放熱ブロック付リードフレーム
Ａ リードフレーム部材
Ｂ ＴＡＢテープ
Ｃ放熱ブロック
Ｓ 半導体装置部材
特許出願人 大日本印刷株式会社代理人 弁理士
青木健二（外７名）図面′の浄書（内容に変更
なし） 図４ 図４ （ｄ） ” 手続補正書１発） 平成 ２年１２月 ４日 ２、！！明の名称 ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区市谷加賀町−丁目１番１号４、
代理人 ６、補正の対象 図面（企図）
青木健二（外７名）図面′の浄書（内容に変更
なし） 図４ 図４ （ｄ） ” 手続補正書１発） 平成 ２年１２月 ４日 ２、！！明の名称 ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区市谷加賀町−丁目１番１号４、
代理人 ６、補正の対象 図面（企図）
Claims (9)
- 【請求項１】半導体素子との一括ボンディングを可能に
するフィンガー部を有するインナーリードが絶縁性フィ
ルム上に所定のパターンに形成されてなるＴＡＢテープ
と、このＴＡＢテープを搭載支持するダイパッドおよび
インナーリードと接合されるアウターリードを有する金
属材料からなるリードフレーム部材と、少なくともダイ
パッドに接合される放熱基材とからなることを特徴とす
るリードフレーム。 - 【請求項２】上記ダイパッドは半導体素子が貫通して配
置される孔を有していることを特徴とする請求項１記載
のリードフレーム。 - 【請求項３】上記ダイパッドは半導体素子が搭載支持さ
れる部位が凹部となつていることを特徴とする請求項１
記載のリードフレーム。 - 【請求項４】上記放熱基材は窒化アルミ、酸化アルミ等
の無機化合物からなることを特徴とする請求項１ないし
３のいずれか一記載のリードフレーム。 - 【請求項５】上記放熱基材はリードフレーム部材の金属
材料とは異種の金属材料を用いて構成されることを特徴
とする請求項１ないし４のいずれか一記載のリードフレ
ーム。 - 【請求項６】請求項２記載のリードフレームに半導体素
子を搭載し、該半導体素子の電極が上記インナーリード
のフィンガー部に接合されているとともに上記インナー
リードと上記アウターリードとが接合された状態で、樹
脂封止によりパッケージングされてなる半導体装置であ
つて、該半導体素子は上記ダイパッドの孔内に貫通して
配設されているとともに、該半導体素子が上記放熱基材
に接合されていることを特徴とする半導体装置 - 【請求項７】請求項３記載のリードフレームを用いて半
導体素子を搭載し、該半導体素子の電極が上記インナー
リードのフィンガー部に接合されているとともに上記イ
ンナーリードと上記アウターリードとが接合された状態
で、樹脂封止によりパッケージングされてなる半導体装
置であって、該半導体素子は上記ダイパッドの凹部上に
搭載支持されていることを特徴とする半導体装置。 - 【請求項８】請求項６記載の半導体装置の組立方法であ
って、上記インナーリードのフィンガー部に上記半導体
素子の電極を接合してディバイスフィルムを形成すると
ともに上記放熱基材を前記ダイパッドのＴＡＢテープ搭
載支持面と反対側の面に接合して放熱基材付リードフレ
ームを形成し、更にディバイスフィルムにおける絶縁性
フィルムを放熱基材付リードフレームにおけるダイパッ
ドに接合するとともにインナーリードをアウターリード
に接合し、その後樹脂封止によりパッケージングするこ
とを特徴とする半導体装置の組立方法。 - 【請求項９】請求項７記載の半導体装置の組立方法であ
って、上記インナーリードのフィンガー部に上記半導体
素子の電極を接合してディバイスフィルムを形成すると
ともに、上記放熱基材を前記ダイパッドのＴＡＢテープ
搭載支持面と反対側の面に接合して放熱基材付リードフ
レームを形成し、更にディバイスフィルムにおける絶縁
性フィルムを放熱基材付リードフレームにおけるダイパ
ッドに接合するとともにインナーリードをアウターリー
ドに接合し、その後樹脂封止によりパッケージングする
ことを特徴とする半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331593A JPH04199668A (ja) | 1990-11-29 | 1990-11-29 | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331593A JPH04199668A (ja) | 1990-11-29 | 1990-11-29 | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199668A true JPH04199668A (ja) | 1992-07-20 |
Family
ID=18245387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331593A Pending JPH04199668A (ja) | 1990-11-29 | 1990-11-29 | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199668A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (en) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Semiconductor device, method for manufacturing the same, and mounting structure of the same |
| US6538303B1 (en) | 1999-06-02 | 2003-03-25 | Sharp Kabushiki Kaisha | Lead frame and semiconductor device using the same |
-
1990
- 1990-11-29 JP JP2331593A patent/JPH04199668A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (en) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Semiconductor device, method for manufacturing the same, and mounting structure of the same |
| US6538303B1 (en) | 1999-06-02 | 2003-03-25 | Sharp Kabushiki Kaisha | Lead frame and semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP3544283B2 (ja) | 電子部品用パッケージ | |
| TW550717B (en) | Improvement of flip-chip package | |
| JPH04199668A (ja) | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 | |
| JPH03125440A (ja) | 電子部品 | |
| JP2677242B2 (ja) | 半導体装置及びその製造方法 | |
| US20050029655A1 (en) | Semiconductor device | |
| JPH09307020A (ja) | セラミックパッケージ | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH0357619B2 (ja) | ||
| JPH08181168A (ja) | 半導体装置 | |
| JP2001015669A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JP2002158309A (ja) | 半導体装置およびその製造方法 | |
| JPH04192450A (ja) | 複合リードフレーム | |
| JP2000138340A (ja) | ハイブリッドモジュール |