JPH04199670A - Ｉｃパッケージ用リードフレーム - Google Patents
Ｉｃパッケージ用リードフレームInfo
- Publication number
- JPH04199670A JPH04199670A JP2331701A JP33170190A JPH04199670A JP H04199670 A JPH04199670 A JP H04199670A JP 2331701 A JP2331701 A JP 2331701A JP 33170190 A JP33170190 A JP 33170190A JP H04199670 A JPH04199670 A JP H04199670A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- terminals
- package
- terminal
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＩＣの封止パッケージに用いられるリードフ
レームに関する。
レームに関する。
［発明の概要］
本発明は、ＩＣとリードフレームを金線などで結線し、
プラスチック等で封止するパッケージに用いるリードフ
レームにおいて 金属線と接続されるリードフレーム端子を同一延長線上
に複数個配置し、個々の端子を絶縁材料で分離し、それ
ぞれの端子が個々のパッケージ端子となることにより、
ＩＣパッケージの高密度実装、多ビンパッケージを可能
にしたものである。
プラスチック等で封止するパッケージに用いるリードフ
レームにおいて 金属線と接続されるリードフレーム端子を同一延長線上
に複数個配置し、個々の端子を絶縁材料で分離し、それ
ぞれの端子が個々のパッケージ端子となることにより、
ＩＣパッケージの高密度実装、多ビンパッケージを可能
にしたものである。
［従来の技術］
従来のＩＣパッケージでは、ＩＣとリードフレームを金
線を用いてそれぞれ対応する端子に結線し、その端子が
そのままパッケージの端子となっている。そして結線す
る金線の長さにはある上限があり、リードフレーム端子
の寸法には、機械的強度、金線を接続するのに必要な領
域の確保等の制約があるため、最大のリードフレームサ
イズつまり端子数は、チップサイズにより決定されてい
る。
線を用いてそれぞれ対応する端子に結線し、その端子が
そのままパッケージの端子となっている。そして結線す
る金線の長さにはある上限があり、リードフレーム端子
の寸法には、機械的強度、金線を接続するのに必要な領
域の確保等の制約があるため、最大のリードフレームサ
イズつまり端子数は、チップサイズにより決定されてい
る。
第３図は、従来のリードフレームによるワイヤーボンデ
ィングの例である。ＩＣバッド３−１は、リードフレー
ム端子３−３と金線３−２により結線されパッケージ端
子３−４より外部に出力される。一般的にリードフレー
ム端子３−３は、ＩＣパッド３−１と比べ大きくなるた
め両者の間隔が異なり、単位長当りの端子数はＩＣパッ
ドの方が多くなる。そのためこの場合ＩＣパッド３−５
を使うことができず未使用パッドとなってしまう。
ィングの例である。ＩＣバッド３−１は、リードフレー
ム端子３−３と金線３−２により結線されパッケージ端
子３−４より外部に出力される。一般的にリードフレー
ム端子３−３は、ＩＣパッド３−１と比べ大きくなるた
め両者の間隔が異なり、単位長当りの端子数はＩＣパッ
ドの方が多くなる。そのためこの場合ＩＣパッド３−５
を使うことができず未使用パッドとなってしまう。
本例では、約半数のＩＣパッドしか利用することができ
ず、回路によっては必要な信号数を確保不能となる場合
もある。
ず、回路によっては必要な信号数を確保不能となる場合
もある。
［発明が解決しようとする課Ｍ］
しかしながら、半導体集積回路の微細化が進み半導体素
子の寸法が縮小すると、同規模の回路をＩＣにした場合
、チップサイズが小さくなり、それに従いリードフレー
ムも小さくする必要がある。
子の寸法が縮小すると、同規模の回路をＩＣにした場合
、チップサイズが小さくなり、それに従いリードフレー
ムも小さくする必要がある。
しかし、リードフレーム端子の大きさはＩＣ程微細化す
ることが困難なため最悪の場合、必要数のリードフレー
ム端子が確保不能となり必要以上にチップを大きく作る
ことを余儀なくされるという問題点を有していた。
ることが困難なため最悪の場合、必要数のリードフレー
ム端子が確保不能となり必要以上にチップを大きく作る
ことを余儀なくされるという問題点を有していた。
そこで本発明は従来のこのような問題点を解決するもの
で、限られた大きさのリードフレームに多数の金線接続
用端子を構成させ、ＩＣパッドとの接続を満足させるも
のである。
で、限られた大きさのリードフレームに多数の金線接続
用端子を構成させ、ＩＣパッドとの接続を満足させるも
のである。
［課願を解決するための手段］
本発明のＩＣパッケージ用リードフレームは、ＩＣチッ
プのバットとリードフレームを金属線を用い接続し、封
止材料で固定する構造を有するパッケージに使用される
リードフレームにおいて、ａ）金属線と接続される１ノ
ードフレーム端子をｂ）同一延長線上に複数個配置し Ｃ）個々の前記リードフレーム端子を絶縁材料で分離し ｄ）それぞれの前記リードフレーム端子が個々のパッケ
ージ端子となることを特徴とする［実施例］ 以下、本発明の実施例を図面により説明する。
プのバットとリードフレームを金属線を用い接続し、封
止材料で固定する構造を有するパッケージに使用される
リードフレームにおいて、ａ）金属線と接続される１ノ
ードフレーム端子をｂ）同一延長線上に複数個配置し Ｃ）個々の前記リードフレーム端子を絶縁材料で分離し ｄ）それぞれの前記リードフレーム端子が個々のパッケ
ージ端子となることを特徴とする［実施例］ 以下、本発明の実施例を図面により説明する。
第１図は、本発明のワイヤーボンディングの部分拡大図
であり、リードフレーム端子１−３と１−４は、絶縁層
１−５により電気的に分離され、１−３．１−４は、金
線１−２によりそれぞれのＩＣパッド１−１と接続され
る。
であり、リードフレーム端子１−３と１−４は、絶縁層
１−５により電気的に分離され、１−３．１−４は、金
線１−２によりそれぞれのＩＣパッド１−１と接続され
る。
この例では、リードフレーム端子１本分の範囲で２個の
工Ｃパッド接続することが可能となり従来の２倍の実装
が可能である。
工Ｃパッド接続することが可能となり従来の２倍の実装
が可能である。
第２図は、本発明におけるリードフレームによるワイヤ
ーボンディングの例である。
ーボンディングの例である。
ＩＣパッド２−１は、金線２−２によりそれぞれリード
フレーム端子２−３．２−４に接続され絶縁層をはさん
で同じ形状のリードフレーム引き出し部を通りパッケー
ジ端子付近で分割され２−３で受けた信号は、パッケー
ジ端子２−５に２−４で受けた信号は、パッケージ端子
２−６に出力される。
フレーム端子２−３．２−４に接続され絶縁層をはさん
で同じ形状のリードフレーム引き出し部を通りパッケー
ジ端子付近で分割され２−３で受けた信号は、パッケー
ジ端子２−５に２−４で受けた信号は、パッケージ端子
２−６に出力される。
この例では、全てのＩＣパッドを利用することができる
。
。
［発明の効果コ
本発明は、リードフレームのＩＣ接続用金属線接続端子
を同一延長線上に複数個配置し、個々の端子を絶縁材料
で分離しそれぞれの端子が個々のパッケージ端子となる
構成にしたので、単位長当りの接続数増加が可能となり
、従って１）チップサイズの大小に関わらず任意の端子
数のパッケージを作成できる。
を同一延長線上に複数個配置し、個々の端子を絶縁材料
で分離しそれぞれの端子が個々のパッケージ端子となる
構成にしたので、単位長当りの接続数増加が可能となり
、従って１）チップサイズの大小に関わらず任意の端子
数のパッケージを作成できる。
２）多ピンパツケージを容易に実現できる。
３）既存の組立設備が利用できるため、新たな設備投置
を必要とせず低コストで実現できる。
を必要とせず低コストで実現できる。
という効果がある。
第１図は、本発明のワイヤーボンディングの部分拡大図
であり、第２図は、本発明におけるリードフレームによ
るワイヤーボンディングの例を示す図である。 １−１・・・工Ｃパッド １−２・・・金線 １−３．１−４・・・リードフレーム端子１−５・・・
絶縁膜 ２−１・・・ＩＣパッド ２−２・・・金線 ２−３．２−４・・・リードフレーム端子２−５．２−
６・・・パッケージ端子 第３図は、従来のリードフレームによるワイヤーボンデ
ィングの例を示す図である。 ３−１．３−５・・・工Ｃバッド ３−２・・・金線 ３−３・・・リードフレーム端子 ３−４・・・パッケージ端子 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）第１図 第２図 第３図
であり、第２図は、本発明におけるリードフレームによ
るワイヤーボンディングの例を示す図である。 １−１・・・工Ｃパッド １−２・・・金線 １−３．１−４・・・リードフレーム端子１−５・・・
絶縁膜 ２−１・・・ＩＣパッド ２−２・・・金線 ２−３．２−４・・・リードフレーム端子２−５．２−
６・・・パッケージ端子 第３図は、従来のリードフレームによるワイヤーボンデ
ィングの例を示す図である。 ３−１．３−５・・・工Ｃバッド ３−２・・・金線 ３−３・・・リードフレーム端子 ３−４・・・パッケージ端子 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部（他１名）第１図 第２図 第３図
Claims (1)
- 【特許請求の範囲】 ＩＣチップのパッドとリードフレームを金属線を用い接
続し、封止材料で固定する構造を有するパッケージに使
用されるリードフレームにおいて、ａ）金属線と接続さ
れるリードフレーム端子をｂ）同一延長線上に複数個配
置し ｃ）個々の前記リードフレーム端子を絶縁材料で分離し ｄ）それぞれの前記リードフレーム端子が個々のパッケ
ージ端子となることを特徴とする ＩＣパッケージ用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331701A JPH04199670A (ja) | 1990-11-29 | 1990-11-29 | Ｉｃパッケージ用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331701A JPH04199670A (ja) | 1990-11-29 | 1990-11-29 | Ｉｃパッケージ用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199670A true JPH04199670A (ja) | 1992-07-20 |
Family
ID=18246622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331701A Pending JPH04199670A (ja) | 1990-11-29 | 1990-11-29 | Ｉｃパッケージ用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199670A (ja) |
-
1990
- 1990-11-29 JP JP2331701A patent/JPH04199670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646830A (en) | Semiconductor device having an interconnecting circuit board | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US4534105A (en) | Method for grounding a pellet support pad in an integrated circuit device | |
| JP2568748B2 (ja) | 半導体装置 | |
| US4558345A (en) | Multiple connection bond pad for an integrated circuit device and method of making same | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH05121632A (ja) | 半導体装置 | |
| JPH04199670A (ja) | Ｉｃパッケージ用リードフレーム | |
| JPS617656A (ja) | マルチチップパッケ−ジ | |
| JPS6028256A (ja) | 半導体装置 | |
| US6984882B2 (en) | Semiconductor device with reduced wiring paths between an array of semiconductor chip parts | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| US5691243A (en) | Process for manufacturing composite semiconductor device | |
| JP2643898B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPS6022327A (ja) | 半導体装置 | |
| JPH04350961A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2555991B2 (ja) | パッケージ | |
| JPH04144161A (ja) | 半導体集積回路装置 | |
| JPS6211256A (ja) | 半導体集積回路装置 |