JPH04273451A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04273451A
JPH04273451A JP3059425A JP5942591A JPH04273451A JP H04273451 A JPH04273451 A JP H04273451A JP 3059425 A JP3059425 A JP 3059425A JP 5942591 A JP5942591 A JP 5942591A JP H04273451 A JPH04273451 A JP H04273451A
Authority
JP
Japan
Prior art keywords
semiconductor device
leads
chips
package
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3059425A
Other languages
English (en)
Inventor
Toshio Yamamoto
利夫 山本
Yoshiaki Emoto
江本　義明
Masafumi Imada
今田　雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP3059425A priority Critical patent/JPH04273451A/ja
Priority to US07/839,558 priority patent/US5362984A/en
Publication of JPH04273451A publication Critical patent/JPH04273451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/522—Multilayered bond wires, e.g. having a coating concentric around a core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/553—Materials of bond wires not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/555—Materials of bond wires of outermost layers of multilayered bond wires, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子たとえばＩ
Ｃチップがフィルム上に搭載された半導体装置に関する
ものである。
【０００２】
【従来の技術】ＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ
　Ｂｏｎｄｉｎｇ）技術はＩＣチップの実装技術の一つ
であり、他の実装技術に比べて多ピン・狭ピッチのリー
ド形成が可能であり、またフェースアップで高速自動ボ
ンディングを行うことができる等の特徴がある。このた
め、ＴＡＢ技術は、近年、特に注目されている。
【０００３】ＴＡＢテープはフィルム上にリードが形成
されたフィルムキャリアの各パッケージに１個又は複数
個のＩＣチップを搭載したものである。リードには、実
装基板に接続するためにパッケージ外部に引き出される
ものと、１個のＩＣチップ内での接続あるいは複数のＩ
Ｃチップ間の接続を行うためにパッケージ内部で引き回
されるものがある。これらのリードとＩＣチップとの接
合には、通常、予めフィルムキャリアのリード先端部に
バンプを転写した後、リードとＩＣチップの電極とを加
圧・加熱して接合する転写バンプ方式を採用している。
【０００４】
【発明が解決しようとする課題】ところで、半導体装置
のパッケージ内で、ＩＣチップの配線やＩＣチップ同士
の配線を行う場合に、一つのリードが他のリードとクロ
スすることがある。このように配線がクロスするときに
は、フィルムキャリア上に形成されたリードを用いて配
線を行うことは不可能である。この場合、フィルムの両
面にリードを形成し、またフィルムにスルーホールを形
成して、このスルーホールを介してフィルムの両面に形
成されたリードの電気的接続を行うことが考えられる。 しかし、この方法は、多ピン・狭ピッチのＴＡＢテープ
では、スルーホールの形成が難しく、コストが嵩む。こ
のため、従来の半導体装置では、クロス配線はパッケー
ジの外部で行っていた。このようにクロス配線をパッケ
ージの外部で行うと、特に同一パッケージ内に複数のＩ
Ｃチップが収納されている場合には問題である。複数の
ＩＣチップを同一パッケージ内に収納するのは、複数の
ＩＣチップ間の配線を同一パッケージ内で配線すること
により、半導体装置の省スペース化を図ることができる
からである。しかし、従来の半導体装置では、クロス配
線をパッケージの外部で行っているので、クロス配線が
多くなると、複数のＩＣチップを同一パッケージ内に収
納するメリットがなくなる。
【０００５】本発明は上記事情に基づいてなされたもの
であり、半導体素子の電極間及び半導体素子間の接続を
極力同一パッケージ内において行うことができる半導体
装置を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、１個又は複数個の半導体素子を、フィル
ム上にリードが形成されたフィルムキャリアを用いて１
つのパッケージ内に収納した半導体装置において、前記
パッケージ内での配線を、前記リード及び導電性のワイ
ヤを用いて行うことを特徴とするものである。また、前
記ワイヤの表面は絶縁体で被覆することが望ましい。
【０００７】
【作用】本発明は前記の構成によって、半導体装置のパ
ッケージ内の１個の半導体素子の電極間或いは複数の半
導体素子間の接続がフィルムキャリア上に形成されたリ
ードでは不可能な場合、たとえば配線がクロスする場合
には、導電性のワイヤを用いて立体的に接続することに
より、これまで同一パッケージ内で接続することができ
なかったクロス配線を同一パッケージ内で行うことがで
きる。また、ワイヤの表面を絶縁体で被覆することによ
り、ワイヤとリード、及びワイヤ同士の短絡を防止する
ことができる。
【０００８】
【実施例】以下に本発明の第１実施例を図１及び図２を
参照して説明する。図１は本発明の第１実施例である半
導体装置（ＴＡＢテープ）の概略平面図、図２はその半
導体装置のＩＣチップを樹脂で封止したときのＡ−Ａ矢
視概略断面図である。
【０００９】図１に示すＴＡＢテープは、２個のＩＣチ
ップ１２ａ，１２ｂと、フィルム１４上にリード１６が
形成されたフィルムキャリアと、絶縁体で被覆されたボ
ンディングワイヤ１８とを備えるものである。ＩＣチッ
プ１２ａ，１２ｂは略正方形状に形成され、その表面の
端縁部には電極２２が形成されている。フィルム１４に
は、２個のデバイスホールと、アウターリードホール（
不図示）とが形成されている。デバイスホールはＩＣチ
ップ１２ａ，１２ｂを配置する開口部であり、アウター
リードホールはＩＣチップ１２ａ，１２ｂを打ち抜く際
に目安となる開口部である。フィルム１４の材料には、
耐熱性及び耐伸縮性が良好なポリイミドを用いる。 尚、図１に示した一点鎖線で囲まれる領域は樹脂封止さ
れる領域である。
【００１０】リード１６は、実装基板に接続するために
パッケージから引き出される引出用リード１６ａと、Ｉ
Ｃチップ１２ａ，１２ｂ間を接続するためにパッケージ
内で引き回される引回用リード１６ｂからなる。これら
のリード１６の一端はデバイスホールに突き出るように
形成されている。引出用リード１６ａ及び一部の引回用
リード１６ｂはその延長上にパッド２４が設けられてい
る。引出用リード１６ａのパッド（不図示）はＩＣチッ
プの電気検査用のテストパッドであり、一方、引回用リ
ード１６ｂ１　〜１６ｂ４　のパッド２４ｂ１　〜２４
ｂ４　はボンディングワイヤ１８と接続するためのもの
である。 引回用リード１６ｂ５　の両端はＩＣチップ１２ａ，１
２ｂと接続されている。
【００１１】このＴＡＢテープでは、リード１６とＩＣ
チップ１２ａ，１２ｂの電極２２とを接合するのに、い
わゆる転写バンプ方式を用い、フィルムキャリアのリー
ド１６ａ，１２ｂ先端部にバンプ（不図示）を転写した
後、リードとＩＣチップ１２６ａ，１２ｂの電極２２と
を加圧・加熱して両者を接合している。
【００１２】第１実施例のＴＡＢテープでは、ＩＣチッ
プの配線設計上、引回用リード１６ｂ１　と１６ｂ４　
、１６ｂ２　と１６ｂ３　の間を接続する必要がある。 このため、パッド２４ｂ１　とパッド２４ｂ４　、パッ
ド２４ｂ２　とパッド２４ｂ３の間をそれぞれボンディ
ングワイヤ１８，１８で立体的に接続している。
【００１３】図２に示すＴＡＢテープは、このＩＣチッ
プ１２ａ，１２ｂをポッティングやモールドで樹脂封止
したものである。樹脂封止することにより、製造された
半導体装置の電気的特性を損なうことなく、高い信頼性
を保つことができる。尚、２６は封止樹脂である。
【００１４】このようにＩＣチップ間の配線をクロスさ
せなければならない場合、従来はフィルム上に形成され
たリードのみで接続しようとしていたため、クロス配線
をパッケージ内で行うことができなかった。しかし、本
実施例の半導体装置では、上記のように２個のＩＣチッ
プをフィルムキャリアに搭載し、各ＩＣチップ間の接続
を主としてフィルムキャリア上にパターン化されたリー
ドを用いて行うとともに、リードの配線パターンでは接
続が不可能なクロス配線をボンディングワイヤを用いて
接続することにより、クロス配線のパッケージ内での接
続が可能になった。また、本実施例の半導体装置は、従
来の封止樹脂の領域内でボンディングワイヤによる接続
を行うことができるので、ボンディングワイヤを用いて
立体的に接続しても、これにより半導体装置の形状が大
きくなることはない。したがって、従来の半導体装置に
比べて、省スペース化を図ることができる。更に、ホン
ディングワイヤの表面を絶縁体で被覆したことにより、
リードとボンディングワイヤ、及びボンディングワイヤ
同士が接触しても短絡をすることはない。
【００１５】次に、本発明の第２実施例を図３を参照し
て説明する。図３は本発明の第２実施例である半導体装
置（ＴＡＢテープ）の概略平面図である。第２実施例に
おいて上記第１実施例と同一の機能を有するものには同
一の符号を付すことにより、その詳細な説明を省略する
。図３に示すＴＡＢテープが第１実施例の半導体装置と
異なるのは、ＩＣチップ１２ａ，１２ｂ間を接続する場
合に、引回用リード１６ｂ１　のパッド２４ｂ１　とＩ
Ｃチップ１２ｂの電極２２ｃ、ＩＣチップ１２ａの電極
２２ａとＩＣチップ１２ｂの電極２２ｂの間をボンディ
ングワイヤで直接接続したことである。第２実施例のＴ
ＡＢテープでも上記第１実施例の場合と同様の効果を得
ることができる。
【００１６】また、本発明の第３実施例を図４を参照し
て説明する。図４は本発明の第３実施例である半導体装
置（ＴＡＢテープ）の概略平面図である。第３実施例に
おいて上記第１実施例と同一の機能を有するものには同
一の符号を付すことにより、その詳細な説明を省略する
。図４に示す半導体装置は、パッケージ内に１個のＩＣ
チップが収納され、しかもクロス配線が生ずる場合の一
例である。リード１６のパッド２４ｃ１　とＩＣチップ
１２の電極２２ｃ１　、ＩＣチップ１２の電極２２ｃ２
　と２２ｃ３　、リード１６のパッド２４ｃ２　と２４
ｃ３　との間はボンディングワイヤ１８で立体的に接続
されている。第３実施例のＴＡＢテープでも上記第１実
施例の場合と同様の効果を得ることができる。
【００１７】尚、上記の各実施例では、フィルムキャリ
アの同一パッケージ内にＩＣチップを１個又は２個収納
した場合を説明したが、本発明はこれに限定されるもの
ではなく、フィルムキャリアの同一パッケージ内にＩＣ
チップを３個以上収納してもよい。
【００１８】
【発明の効果】以上説明したように本発明によれば、フ
ィルム上に形成されたリードによって配線することがで
きるとともに、リードでは配線することができない場合
、たとえば配線がクロスする場合に、ワイヤを用いるこ
とにより立体的に配線することが可能になり、したがっ
て省スペース化を図ることができる半導体装置を提供す
ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の概略平
面図である。
【図２】その半導体装置のＩＣチップを樹脂で封止した
ときのＡ−Ａ矢視概略断面図である。
【図３】本発明の第２実施例である半導体装置の概略平
面図である。
【図４】本発明の第３実施例である半導体装置の概略平
面図である。
【符号の説明】
１２，１２ａ，１２ｂ　　　　ＩＣチップ１４　　　　
フィルム １６　　　　リード １６ａ　　　　引出用リード １６ｂ　　　　引回用リード １８　　　　ボンディングワイヤ ２２　　　　電極 ２４　　　　パッド ２６　　　　封止樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　１個又は複数個の半導体素子を、フィ
    ルム上にリードが形成されたフィルムキャリアを用いて
    １つのパッケージ内に収納した半導体装置において、前
    記パッケージ内での配線を、前記リード及び導電性のワ
    イヤを用いて行うことを特徴とする半導体装置。
  2. 【請求項２】　　前記ワイヤは表面が絶縁体で被覆され
    たものである請求項１記載の半導体装置。
JP3059425A 1991-02-28 1991-02-28 半導体装置 Pending JPH04273451A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3059425A JPH04273451A (ja) 1991-02-28 1991-02-28 半導体装置
US07/839,558 US5362984A (en) 1991-02-28 1992-02-24 Semiconductor device with jumping wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3059425A JPH04273451A (ja) 1991-02-28 1991-02-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH04273451A true JPH04273451A (ja) 1992-09-29

Family

ID=13112899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3059425A Pending JPH04273451A (ja) 1991-02-28 1991-02-28 半導体装置

Country Status (2)

Country Link
US (1) US5362984A (ja)
JP (1) JPH04273451A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369411B2 (en) * 1999-05-11 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for controlling high-power electricity with improved heat dissipation

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185540B2 (ja) * 1994-06-10 2001-07-11 松下電器産業株式会社 半導体集積回路
US5625235A (en) * 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
DE10014620A1 (de) * 2000-03-24 2001-09-27 Andreas Plettner Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
JP3737673B2 (ja) * 2000-05-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置
US6441501B1 (en) * 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US7629675B2 (en) * 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US8547709B2 (en) * 2010-02-12 2013-10-01 Cyntec Co. Ltd. Electronic system with a composite substrate
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
WO2016060978A1 (en) * 2014-10-13 2016-04-21 Fci Asia Pte. Ltd Data transmission system with minimized crosstalk

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247580A1 (de) * 1972-09-28 1974-04-04 Licentia Gmbh Halbleiteranordnung aus einem metallischen kontaktierungsstreifen
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS5954252A (ja) * 1982-09-21 1984-03-29 Nec Corp フイルムキヤリアテ−プ
KR910001419B1 (ko) * 1987-03-31 1991-03-05 가부시키가이샤 도시바 수지봉합형 집적회로장치
JPH0658921B2 (ja) * 1989-03-22 1994-08-03 新日本製鐵株式会社 ボンディングワイヤおよびそれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369411B2 (en) * 1999-05-11 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for controlling high-power electricity with improved heat dissipation

Also Published As

Publication number Publication date
US5362984A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
KR930010086B1 (ko) 반도체 집적회로장치
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US4949224A (en) Structure for mounting a semiconductor device
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
JP2568748B2 (ja) 半導体装置
US5362984A (en) Semiconductor device with jumping wire
JP2001177050A (ja) 半導体装置
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6669738B2 (en) Low profile semiconductor package
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
WO1996004682A1 (en) Electronic circuit package
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP2652222B2 (ja) 電子部品搭載用基板
JP2990120B2 (ja) 半導体装置
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
JP2505359Y2 (ja) 半導体搭載用基板
JPH05283471A (ja) 半導体装置及びその半導体装置の構成材の一部をなす基材
JP2001319943A (ja) 半導体装置
JPH02213148A (ja) テープキャリア
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100219473B1 (ko) 탭리드를 이용한 반도체 장치 및 그 실장방법
JP3324571B2 (ja) 半導体装置
JPH03296236A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990301