JPH04199681A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH04199681A
JPH04199681A JP33122290A JP33122290A JPH04199681A JP H04199681 A JPH04199681 A JP H04199681A JP 33122290 A JP33122290 A JP 33122290A JP 33122290 A JP33122290 A JP 33122290A JP H04199681 A JPH04199681 A JP H04199681A
Authority
JP
Japan
Prior art keywords
layer
metal
electrode
nichrome alloy
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33122290A
Other languages
Japanese (ja)
Other versions
JP2605180B2 (en
Inventor
Soji Omura
大村 宗司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2331222A priority Critical patent/JP2605180B2/en
Publication of JPH04199681A publication Critical patent/JPH04199681A/en
Application granted granted Critical
Publication of JP2605180B2 publication Critical patent/JP2605180B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To obtain a transistor excellent in characteristics by a method wherein an electrode composed of a first metal layer in rectifying contact with a semiconductor layer, a nichrome alloy layer deposited thereon, and a second metal layer metal layer formed thereon is provided. CONSTITUTION:An electrode G composed of a first metal layer or an intermetallic compound layer 3 in rectifying contact with a semiconductor layer 1, a nichrome alloy layer 4 deposited thereon, and a second metal layer metal layer 5 formed thereon is provided. That is, a gate electrode G is composed of a tungsten silicide (WxSiy) layer 3, a nichrome alloy layer 4, and an Au layer 5. Nichrome alloy is excellent in adhesion to metal or metal compound and small in electrode potential difference to metal such as gold, platinum, or the like. Therefore, an electromotive force is hardly induced between the layers which constitute the electrode G, so that an interface between a nichrome alloy layer and its upper or lower layer can be protected against local corrosion. By this setup, a semiconductor device of this design can be prevented from increasing in resistance and enhanced in transistor characteristics.

Description

【発明の詳細な説明】 〔概 要〕 化合物半導体の上に整流性接触する電極を設けた半導体
装置に関し、 フッ酸、塩酸等の溶液に曝されても電極の抵抗を増加さ
せず、良好なトランジスタ特性を得ることを目的とし、 半導体層に整流性接触する第一の金属層又は金属化合物
層と、前記第一の金属層又は金属化合物層の上に積層し
たニクロム、合金層と、前記ニクロム合金層の上に形成
した第二の金属層とにより構成した電極を含み構成する
[Detailed Description of the Invention] [Summary] Regarding a semiconductor device in which a rectifying contact electrode is provided on a compound semiconductor, the resistance of the electrode does not increase even when exposed to solutions such as hydrofluoric acid and hydrochloric acid, and the semiconductor device has a good performance. A first metal layer or metal compound layer in rectifying contact with the semiconductor layer, a nichrome or alloy layer laminated on the first metal layer or metal compound layer, and a nichrome alloy layer for the purpose of obtaining transistor characteristics. The second metal layer is formed on the alloy layer and includes an electrode.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体装置に関し、より詳しくは、化合物半
導体の上に整流性接触する電極を設けた半導体装置に関
する。
The present invention relates to a semiconductor device, and more particularly, to a semiconductor device in which a compound semiconductor is provided with an electrode in rectifying contact with the compound semiconductor.

〔従来の技術] 化合物半導体装置として例えばGaAsシ町ットキ−ゲ
ート電界効果トランジスタ(GaAs−MESFET)
が提案されている。
[Prior Art] As a compound semiconductor device, for example, a GaAs metal gate field effect transistor (GaAs-MESFET) is used.
is proposed.

このトランジスタは、第4図(a)に例示するように、
GaAs基板41の上にn−GaAs活性層42を形成
するとともに、活性層42とショットキー接触するゲー
ト電極43と、その両側で活性層42と抵抗性接触する
ソース電極44、ドレイン電極45を設けた構造になっ
ている。
This transistor, as illustrated in FIG. 4(a),
An n-GaAs active layer 42 is formed on a GaAs substrate 41, and a gate electrode 43 that makes Schottky contact with the active layer 42, and a source electrode 44 and a drain electrode 45 that make resistive contact with the active layer 42 on both sides thereof are provided. It has a similar structure.

ところで、そのゲート電極43については、素子の長期
安定動作を保証するために、GaAsとの反応が生じ難
い材料の膜と、抵抗率の小さい金属を重ね合わせた多層
構造が採用されている。
By the way, in order to ensure long-term stable operation of the device, the gate electrode 43 has a multilayer structure in which a film of a material that does not easily react with GaAs and a metal having low resistivity are superimposed.

例えば、GaAs活性層42の上にスパンタリング法に
より形成したタングステンシリサイド(WXSi、 )
層46と、その上に電子ビーム蒸着法等により連続的に
堆積されたチタン(T1)層47、白金(P t)層4
8、金(Au)層49によりゲート電極43を構成して
いる。この場合の各層46〜49の厚さは、例えば−X
 Si、層46が2000人、74層47が50人、p
t層48が1500人、Au層49が5000人となっ
ている。
For example, tungsten silicide (WXSi) is formed on the GaAs active layer 42 by a sputtering method.
layer 46, a titanium (T1) layer 47, and a platinum (Pt) layer 4, which are successively deposited thereon by electron beam evaporation or the like.
8. A gate electrode 43 is constituted by a gold (Au) layer 49. In this case, the thickness of each layer 46 to 49 is, for example, −X
Si, layer 46 has 2000 people, 74 layer 47 has 50 people, p
There are 1,500 people in the T layer 48 and 5,000 people in the Au layer 49.

ここで、Wx si、層46とpt層4日の間に74層
47を挿入する理由は、L Siyが化学的に不活性で
あるために金属間の相互拡散が生じ難く、74層47を
挿入しない場合にはJ Si、層46とpt層48の接
着強度が著しく低下するためである。
Here, the reason why the 74 layer 47 is inserted between the Wx Si layer 46 and the PT layer 4 is that because L Siy is chemically inert, interdiffusion between metals is difficult to occur. This is because, if not inserted, the adhesive strength between the J Si layer 46 and the PT layer 48 would be significantly reduced.

〔発明が解決しようとする課題:・ しかし、半導体装置の製造工程において、緩衝弗酸、塩
酸等の溶液に上記構造のゲート電極43を曝すと、電気
化学的作用により−X Si、層46と74層47との
界面に局部腐食が生じ、第4図(b)に示すように、T
i1i47の側部が除去されることになる。しかも、こ
の作用が著しく現れる場合には、++’+ Siy膜4
6の上の層が剥離してしまうことになる。
[Problem to be solved by the invention:- However, when the gate electrode 43 having the above structure is exposed to a solution such as buffered hydrofluoric acid or hydrochloric acid in the manufacturing process of a semiconductor device, -X Si and the layer 46 are formed due to electrochemical action. Local corrosion occurs at the interface with the 74th layer 47, and as shown in FIG. 4(b), the T
The side of i1i47 will be removed. Moreover, if this effect appears significantly, ++'+ Siy film 4
The layer above 6 will peel off.

これは、GaAs活性層42とWXSi、層46が整流
性接触状態となり、74層47とpt層48との間に異
種メタルによる起電力が生しるために、74層47が陽
極、pt層48或いは金層49が陰極となり、緩衝弗酸
等が電解液として作用するからである。
This is because the GaAs active layer 42 and the WXSi layer 46 are in rectifying contact, and an electromotive force is generated between the 74 layer 47 and the PT layer 48 due to different metals. This is because the gold layer 48 or the gold layer 49 serves as a cathode, and buffered hydrofluoric acid or the like acts as an electrolyte.

また、K)IS+、層4Gにば成膜時のストレスがある
ために、74層47の腐食により露出したー、Si2層
46にも腐食が生しることが確認されている。
Furthermore, it has been confirmed that the exposed Si2 layer 46 due to the corrosion of the 74th layer 47 is also corroded due to the stress applied to the IS+ layer 4G during film formation.

そして、局部腐食によりゲート電極43に細りが生じる
と、ゲート電極43の入力抵抗が増大し、低雑音素子に
おいては雑音指数(NF)の増大となって現れ、その大
きさは第5図に示すように入力抵抗の対数倍に比例する
ことになり、トランジスタ特性が悪くなるといった問題
がある。
When the gate electrode 43 becomes thinner due to local corrosion, the input resistance of the gate electrode 43 increases, which manifests itself as an increase in the noise figure (NF) in a low-noise element, the magnitude of which is shown in Figure 5. As shown in FIG.

なお、上記した構造の電極をシリコンの上に形成しても
、これらは抵抗性接触となるので局部腐食は生しない。
Note that even if the electrodes having the above-mentioned structure are formed on silicon, local corrosion will not occur because these form resistive contact.

本発明はこのような問題に鑑みてなされたものであって
、フン酸、塩酸等のfJ液に曙されても電極の抵抗が増
加せずに良好なトランジスタ特性を得ることができる半
導体装置を提供することを目的とする。
The present invention has been made in view of these problems, and provides a semiconductor device that can obtain good transistor characteristics without increasing electrode resistance even when exposed to fJ liquids such as hydrochloric acid and hydrochloric acid. The purpose is to provide.

〔課題を解決するための手段] 上記した課題は、第1図に例示するように、半導体層1
に整流性接触する第一の金属層又は金属化合物層3と、
前記第一の金属膜又は金属化合物層3の上に積層したニ
クロム合金層4と、前記ニクロム合金層4の上に形成し
た第二の金属層5とにより構成した電極Gを有すること
を特徴とする半導体装置によって達成する。
[Means for Solving the Problems] The above-mentioned problems are solved by the semiconductor layer 1 as illustrated in FIG.
a first metal layer or metal compound layer 3 in rectifying contact with;
It is characterized by having an electrode G constituted by a nichrome alloy layer 4 laminated on the first metal film or metal compound layer 3 and a second metal layer 5 formed on the nichrome alloy layer 4. This is achieved by a semiconductor device that

〔作 用〕[For production]

本発明によれば、半導体層lに整流性接触する金属層又
は金属化合物層3の上に、ニクロム合金層4を積層して
電極Gを形成し、さらに金、白金等の金属層5を積層し
て電極を構成している。
According to the present invention, a nichrome alloy layer 4 is laminated on the metal layer or metal compound layer 3 in rectifying contact with the semiconductor layer l to form the electrode G, and a metal layer 5 of gold, platinum, etc. is further laminated. The electrode is made up of:

ところで、ニクロム合金は、金属や金属化合物との接着
性に優れた材料であり、しかも、金、プラチナ等の金属
に対する電極電位差が小さい。
By the way, nichrome alloy is a material that has excellent adhesion to metals and metal compounds, and has a small electrode potential difference with respect to metals such as gold and platinum.

このため、半導体層1及び電極Gを弗酸、塩酸1硝酸等
の溶液中に浸漬しても、起電力が極めて小さいために不
活性な状態となり、それらの界面において局部腐食が発
生することはない。
Therefore, even if the semiconductor layer 1 and the electrode G are immersed in a solution such as hydrofluoric acid, hydrochloric acid, nitric acid, etc., the electromotive force is extremely small, so they remain inactive, and local corrosion will not occur at their interface. do not have.

したがって、ニクロム合金層4が細ることはなく、抵抗
も小さくなり、例えば低雑音素子においては雑音指数、
利得が改善される。
Therefore, the nichrome alloy layer 4 does not become thinner, and the resistance becomes smaller. For example, in a low-noise device, the noise figure
Gain is improved.

〔実施例〕〔Example〕

そこで、以下に本発明の詳細を図面に基づいて説明する
Therefore, the details of the present invention will be explained below based on the drawings.

第1図は、本発明の一実施例のME S F ETを示
す断面回である。
FIG. 1 is a cross-sectional diagram showing a MESFET according to an embodiment of the present invention.

図中符号1は、半絶縁性GaAs基板2の上にエピタキ
シャル成長されたn−GaAs活性層で、その上のトラ
ンジスタ形成領域の中央には、タングステンシリサイド
(Wx Siy )層3、ニクロム合金(NiCr)層
4、金(Au)層5よりなるゲート電極Gが形成され、
また、その両側方には一定間隔をおいて金・ゲルマニウ
ム(AuGe) N 6 、ニンケル(Ni)層7より
なるドレイン電極りとソース電極Sが積層されており、
GaAs活性層1に対して−、 Si、層3はシラー/
 )キー接触し、AuGe層6は抵抗性接触するように
構成されている。
Reference numeral 1 in the figure is an n-GaAs active layer epitaxially grown on a semi-insulating GaAs substrate 2, and in the center of the transistor formation region thereon, a tungsten silicide (Wx Siy) layer 3, a nichrome alloy (NiCr) A gate electrode G consisting of a layer 4 and a gold (Au) layer 5 is formed,
Further, on both sides thereof, drain electrodes and source electrodes S made of gold/germanium (AuGe) N 6 and Nikel (Ni) layers 7 are laminated at regular intervals.
For GaAs active layer 1, -, Si, layer 3 is Schiller/
) key contact and the AuGe layer 6 is configured for resistive contact.

このトランジスタを形成する工程を以下に説明する。The steps for forming this transistor will be explained below.

まず、第2図(a)に見られるように、GaAs基板2
の上にn−GaAs活性層1、siO□膜8を積層する
First, as shown in FIG. 2(a), a GaAs substrate 2
An n-GaAs active layer 1 and a SiO□ film 8 are laminated thereon.

この後に、フォトレジスト9を塗布し、これを露光、現
像してゲート形成領域のフォトレジスト9に窓10を開
ける。
Thereafter, a photoresist 9 is applied, exposed and developed to open a window 10 in the photoresist 9 in the gate formation region.

次に、窓10から露出した5in2膜8を弗酸等によっ
てエツチングして開口部11を設け、その下のn−Ga
As活性層1を露出させる(第2図(b))。その後、
フォトレジスト9を除去する。
Next, the 5in2 film 8 exposed through the window 10 is etched with hydrofluoric acid or the like to form an opening 11, and the n-Ga layer below is etched.
The As active layer 1 is exposed (FIG. 2(b)). after that,
Photoresist 9 is removed.

これにつづいて、スパッタリング法により讐にSi、層
3を2000人、NiCr層4を50〜100人、Au
層5を5000人程度連続的に積層した後に、新たにフ
ォトレジスト12を塗布し、これを露光、現像してゲー
ト形成領域及びその周辺だけを覆うようにする(第2図
(C))。なお、NiCr層4と金層5の間にpt層を
形成してもよい。
Following this, by sputtering, layer 3 was made of Si, layer 3 was made of 2000 layers, NiCr layer 4 was made of 50 to 100 layers, and Au
After about 5,000 layers 5 are successively stacked, a new photoresist 12 is applied, exposed and developed to cover only the gate formation region and its surroundings (FIG. 2(C)). Note that a PT layer may be formed between the NiCr layer 4 and the gold layer 5.

この場合のNiCr層4は、金属や金属化合物との密着
性が良く、しかも、薄く形成されているために、接触抵
抗を小さくしてWXSi、層3とAu層5との接着強度
を高くするように作用する。
In this case, the NiCr layer 4 has good adhesion to metals and metal compounds, and is thinly formed, thereby reducing contact resistance and increasing the adhesive strength between the WXSi layer 3 and the Au layer 5. It works like this.

この後に、フォトレジスト12から露出したAu層5、
NiCr層4、Hz Si、層3を順にエンチングしく
第2図(d))、これをゲート電極Gとする。
After this, the Au layer 5 exposed from the photoresist 12,
The NiCr layer 4, Hz Si layer, and layer 3 are etched in order (FIG. 2(d)), and this is used as a gate electrode G.

この後に第2図(e)に示すように、5i02膜8を緩
衝弗酸により除去するが、ゲートを極Gに局部腐食は生
じない。
Thereafter, as shown in FIG. 2(e), the 5i02 film 8 is removed with buffered hydrofluoric acid, but no local corrosion occurs in the gate at the pole G.

即ち、NiCrの標準電極電位は、Au、 Ptのそれ
との差が小さく、これらの間には弗酸溶液を電解液とす
る電気化学的反応が生ぜず、NiCr層4とAu層5の
界面における局部腐食は進行しない。しかも、NiCr
層4は弗酸の水溶液に不活性な金属であり、それ自体腐
食されることもない。
That is, the standard electrode potential of NiCr has a small difference from that of Au and Pt, and an electrochemical reaction using a hydrofluoric acid solution as an electrolyte does not occur between them, so that the electrode potential at the interface between the NiCr layer 4 and the Au layer 5 Local corrosion will not progress. Moreover, NiCr
Layer 4 is a metal that is inert to an aqueous solution of hydrofluoric acid and is not corroded by itself.

このように、SiO□膜8だけを選択除去した後に、ド
レイン形成領域、ソース形成領域以外の領域をレジスト
マスク13で覆い、ついで、AuGe層6、N4層7を
積層する(第2図(f))。ついで、レジス、トマスク
13を除去することにより、その上の金属層6.7を剥
離する。
After selectively removing only the SiO□ film 8 in this way, the regions other than the drain formation region and the source formation region are covered with a resist mask 13, and then the AuGe layer 6 and the N4 layer 7 are laminated (Fig. 2(f) )). Then, by removing the resist and mask 13, the metal layer 6.7 thereon is peeled off.

これにより、ドレイン形成領域、ソース形成領域にはA
uGe層6、N4層7が残存し、それらの#6゜7はド
レイン電極D、ソース電極Sとなる(第2図(g))。
As a result, A is formed in the drain formation region and the source formation region.
The uGe layer 6 and the N4 layer 7 remain, and #6.7 of them becomes the drain electrode D and the source electrode S (FIG. 2(g)).

これによりトランジスタが完成する。This completes the transistor.

なお、上記した実施例では、n−GaAs活性層1と整
流性接触する金属として−、 Si、を用いたが、その
他の例として、窒化タングステン(W、Ny)、チタン
(Ti)、プラチナ(Pt)、六硼化ランタノイド(L
aBJ等のような金属又は金属化合物を使用することも
可能である。
In the above embodiment, -, Si was used as the metal in rectifying contact with the n-GaAs active layer 1, but other examples include tungsten nitride (W, Ny), titanium (Ti), platinum ( Pt), lanthanide hexaboride (L
It is also possible to use metals or metal compounds such as aBJ and the like.

また、上記した実施例では、ゲート電極Gを弗酸水溶液
に浸漬する場合について説明したが、塩酸、ショウ酸等
の水溶液に浸漬する場合にも同様な理由により局部腐食
は生しない。
Further, in the above-described embodiment, the case where the gate electrode G is immersed in a hydrofluoric acid aqueous solution has been described, but local corrosion does not occur when the gate electrode G is immersed in an aqueous solution such as hydrochloric acid or citric acid for the same reason.

さらに、上記した実施例ではGaAs−M E S F
 ETを実施例として説明したが、その他に、第3図に
示すような)IEMTのゲート電極や、不図示のシヲッ
トキーダイオードの金属等のように、電極を化合物半導
体に整流性接触させる場合に、その電極の中間層として
NiCrを設けてもよい。
Furthermore, in the above embodiment, GaAs-MESF
Although ET has been described as an example, there are other cases in which an electrode is brought into rectifying contact with a compound semiconductor, such as the gate electrode of an IEMT (as shown in FIG. 3) or the metal of a Schottky diode (not shown). Additionally, NiCr may be provided as an intermediate layer of the electrode.

なお、第3図において符号12は、半絶縁性GaAs基
板、13は、基板12の上に形成された1−GaAs層
、14は、1−GaAs層12に積層されたn−AlG
aAs層、15は、kXSi、 /NiCr/Auより
なるゲート電極、16は、AuGe/Auよりなるドレ
イン電極、17は、AuGe/Auよりなるソース電極
を示している。
In FIG. 3, reference numeral 12 indicates a semi-insulating GaAs substrate, 13 indicates a 1-GaAs layer formed on the substrate 12, and 14 indicates an n-AlG layer laminated on the 1-GaAs layer 12.
The aAs layer 15 is a gate electrode made of kXSi/NiCr/Au, 16 is a drain electrode made of AuGe/Au, and 17 is a source electrode made of AuGe/Au.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、半導体層に整流性接
触する金属層又は金属化合物層の上に、ニクロム合金層
を積層して電極を形成し、さらに金、白金等の金属層を
積層して電極を形成したので、それらを弗酸、塩酸、硝
酸等の溶液中においても、電極の各層の間に起電力は殆
ど発生せず、ニクロム合金層とその上下の層との境界に
おける局部腐食が防止され、電極の細りによる抵抗の増
加を阻止することができる。
As described above, according to the present invention, a nichrome alloy layer is laminated on a metal layer or metal compound layer in rectifying contact with a semiconductor layer to form an electrode, and a metal layer such as gold or platinum is further laminated. Since the electrodes were formed by using the nichrome alloy layer, almost no electromotive force is generated between each layer of the electrode even when the electrodes are placed in a solution such as hydrofluoric acid, hydrochloric acid, or nitric acid. Corrosion is prevented, and an increase in resistance due to thinning of the electrode can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の第1実施例装置を示す断面図、 第2図は、本発明の第1実施例装置の製造工程を示す断
面図、 第3図は、本発明の第2実施例装置を示す断面図、 第4図は、従来装置の一例を示す断面図、第5図は、G
aAs )ランジスタのゲート抵抗と雑音指数の関係を
示す特性図である。 (符号の説明) 1−n−GaAs活性層、 2・・・GaAs基板、 3・・・タングステンシリサイド層、 4・・・ニクロム合金層、 5・・・金層、 6・・・金ゲルマニウム層、 7・・・ニッケル層、 8・・・S+OtM、 9・・・開口部、 10・・・窓、 11・・・レジストマスク、 G・・・ゲート電極、 S・・・ソース電極、 D・・・ドレイン電極。 出 願 人  冨士通株式会社
FIG. 1 is a cross-sectional view showing a first embodiment of the device of the present invention, FIG. 2 is a cross-sectional view showing the manufacturing process of the first embodiment of the device of the present invention, and FIG. 3 is a cross-sectional view of a second embodiment of the present invention. 4 is a sectional view showing an example of a conventional device, and FIG. 5 is a sectional view showing an example of a conventional device.
aAs) is a characteristic diagram showing the relationship between gate resistance and noise figure of a transistor. (Explanation of symbols) 1-n-GaAs active layer, 2... GaAs substrate, 3... tungsten silicide layer, 4... nichrome alloy layer, 5... gold layer, 6... gold germanium layer , 7... Nickel layer, 8... S+OtM, 9... Opening, 10... Window, 11... Resist mask, G... Gate electrode, S... Source electrode, D. ...Drain electrode. Applicant Fujitsu Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] (1)半導体層(1)に整流性接触する第一の金属層又
は金属化合物層(3)と、 前記第一の金属層又は金属化合物層(3)の上に積層し
たニクロム合金層(4)と、 前記ニクロム合金層(4)の上に形成した第二の金属層
(5)とにより構成した電極(G)を有することを特徴
とする半導体装置。
(1) A first metal layer or metal compound layer (3) in rectifying contact with the semiconductor layer (1), and a nichrome alloy layer (4) laminated on the first metal layer or metal compound layer (3). ); and a second metal layer (5) formed on the nichrome alloy layer (4).
(2)前記第一の金属層がチタン又はプラチナであり、
前記金属化合物層(3)がタングステンシリサイド、窒
化タングステン又は六ホウ化ランタノイドであることを
特徴とする請求項1、2記載の半導体装置。
(2) the first metal layer is titanium or platinum,
3. The semiconductor device according to claim 1, wherein the metal compound layer (3) is tungsten silicide, tungsten nitride, or lanthanide hexaboride.
(3)前記電極(G)が、トランジスタのゲート電極又
はショットキートランジスタの電極であることを特徴と
する請求項1、2記載の半導体装置。
(3) The semiconductor device according to claim 1 or 2, wherein the electrode (G) is a gate electrode of a transistor or an electrode of a Schottky transistor.
JP2331222A 1990-11-29 1990-11-29 Semiconductor device Expired - Fee Related JP2605180B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2331222A JP2605180B2 (en) 1990-11-29 1990-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2331222A JP2605180B2 (en) 1990-11-29 1990-11-29 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH04199681A true JPH04199681A (en) 1992-07-20
JP2605180B2 JP2605180B2 (en) 1997-04-30

Family

ID=18241263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2331222A Expired - Fee Related JP2605180B2 (en) 1990-11-29 1990-11-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2605180B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161736A (en) * 1993-12-13 1995-06-23 Nec Corp Manufacture of semiconductor device
WO2004061521A1 (en) * 2002-12-27 2004-07-22 Koninklijke Philips Electronics N.V. Method for manufacturing electronic device and electronic device
JP2009130046A (en) * 2007-11-21 2009-06-11 Sharp Corp Multilayer electrode structure for nitride semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110073A (en) * 1981-12-24 1983-06-30 Agency Of Ind Science & Technol Manufacture of schottky type electrode
JPS61272968A (en) * 1985-05-29 1986-12-03 Toshiba Corp Compound semiconductor element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110073A (en) * 1981-12-24 1983-06-30 Agency Of Ind Science & Technol Manufacture of schottky type electrode
JPS61272968A (en) * 1985-05-29 1986-12-03 Toshiba Corp Compound semiconductor element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161736A (en) * 1993-12-13 1995-06-23 Nec Corp Manufacture of semiconductor device
WO2004061521A1 (en) * 2002-12-27 2004-07-22 Koninklijke Philips Electronics N.V. Method for manufacturing electronic device and electronic device
JPWO2004061521A1 (en) * 2002-12-27 2006-05-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V. Electronic device manufacturing method and electronic device
JP4594739B2 (en) * 2002-12-27 2010-12-08 ティーピーオー ホンコン ホールディング リミテッド Electronic device manufacturing method and electronic device
US8134162B2 (en) 2002-12-27 2012-03-13 Tpo Hong Kong Holding Limited Method for manufacturing electronic device and electronic device
JP2009130046A (en) * 2007-11-21 2009-06-11 Sharp Corp Multilayer electrode structure for nitride semiconductor devices

Also Published As

Publication number Publication date
JP2605180B2 (en) 1997-04-30

Similar Documents

Publication Publication Date Title
JP7035223B2 (en) Method for Forming Gate Structure of III-V Field Effect Transistor
JP2967743B2 (en) Contact electrode of n-type gallium nitride based semiconductor and method of forming the same
US6146931A (en) Method of forming a semiconductor device having a barrier layer interposed between the ohmic contact and the schottky contact
JPS6125227B2 (en)
JP2605180B2 (en) Semiconductor device
JPH05275373A (en) Manufacture of compound semiconductor device
US6617660B2 (en) Field effect transistor semiconductor and method for manufacturing the same
US12382697B2 (en) Semiconductor device and method for manufacturing the same
JPH0258787B2 (en)
JP2004014716A (en) Semiconductor device
JPH0284725A (en) Semiconductor device and manufacture thereof
JP3123217B2 (en) Method of forming ohmic electrode
JP4147441B2 (en) Compound semiconductor device
JP3314770B2 (en) Semiconductor device and manufacturing method thereof
JPH05167063A (en) Ohmic electrode, its formation method and semiconductor device
JPS62259459A (en) Multilayer wiring method
JPS6351679A (en) Semicondictor device
JP3353773B2 (en) Method for manufacturing semiconductor device
JPH0462937A (en) Manufacture of electrode of compound semiconductor element
JPH03219674A (en) Electrode structure and manufacturing method of semiconductor device
JPH03222436A (en) Manufacture of compound semiconductor device
JPS6059742B2 (en) Semiconductor device and its manufacturing method
JPS62104176A (en) Field effect transistor
JPH0574817A (en) Manufacture of semiconductor device
JPS61220462A (en) Compound semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees