JPH04199681A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04199681A JPH04199681A JP33122290A JP33122290A JPH04199681A JP H04199681 A JPH04199681 A JP H04199681A JP 33122290 A JP33122290 A JP 33122290A JP 33122290 A JP33122290 A JP 33122290A JP H04199681 A JPH04199681 A JP H04199681A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- electrode
- nichrome alloy
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
化合物半導体の上に整流性接触する電極を設けた半導体
装置に関し、 フッ酸、塩酸等の溶液に曝されても電極の抵抗を増加さ
せず、良好なトランジスタ特性を得ることを目的とし、 半導体層に整流性接触する第一の金属層又は金属化合物
層と、前記第一の金属層又は金属化合物層の上に積層し
たニクロム、合金層と、前記ニクロム合金層の上に形成
した第二の金属層とにより構成した電極を含み構成する
。
装置に関し、 フッ酸、塩酸等の溶液に曝されても電極の抵抗を増加さ
せず、良好なトランジスタ特性を得ることを目的とし、 半導体層に整流性接触する第一の金属層又は金属化合物
層と、前記第一の金属層又は金属化合物層の上に積層し
たニクロム、合金層と、前記ニクロム合金層の上に形成
した第二の金属層とにより構成した電極を含み構成する
。
本発明は、半導体装置に関し、より詳しくは、化合物半
導体の上に整流性接触する電極を設けた半導体装置に関
する。
導体の上に整流性接触する電極を設けた半導体装置に関
する。
〔従来の技術］
化合物半導体装置として例えばＧａＡｓシ町ットキ−ゲ
ート電界効果トランジスタ（ＧａＡｓ−ＭＥＳＦＥＴ）
が提案されている。
ート電界効果トランジスタ（ＧａＡｓ−ＭＥＳＦＥＴ）
が提案されている。
このトランジスタは、第４図（ａ）に例示するように、
ＧａＡｓ基板４１の上にｎ−ＧａＡｓ活性層４２を形成
するとともに、活性層４２とショットキー接触するゲー
ト電極４３と、その両側で活性層４２と抵抗性接触する
ソース電極４４、ドレイン電極４５を設けた構造になっ
ている。
ＧａＡｓ基板４１の上にｎ−ＧａＡｓ活性層４２を形成
するとともに、活性層４２とショットキー接触するゲー
ト電極４３と、その両側で活性層４２と抵抗性接触する
ソース電極４４、ドレイン電極４５を設けた構造になっ
ている。
ところで、そのゲート電極４３については、素子の長期
安定動作を保証するために、ＧａＡｓとの反応が生じ難
い材料の膜と、抵抗率の小さい金属を重ね合わせた多層
構造が採用されている。
安定動作を保証するために、ＧａＡｓとの反応が生じ難
い材料の膜と、抵抗率の小さい金属を重ね合わせた多層
構造が採用されている。
例えば、ＧａＡｓ活性層４２の上にスパンタリング法に
より形成したタングステンシリサイド（ＷＸＳｉ、 ）
層４６と、その上に電子ビーム蒸着法等により連続的に
堆積されたチタン（Ｔ１）層４７、白金（Ｐ ｔ）層４
８、金（Ａｕ）層４９によりゲート電極４３を構成して
いる。この場合の各層４６〜４９の厚さは、例えば−Ｘ
Ｓｉ、層４６が２０００人、７４層４７が５０人、ｐ
ｔ層４８が１５００人、Ａｕ層４９が５０００人となっ
ている。
より形成したタングステンシリサイド（ＷＸＳｉ、 ）
層４６と、その上に電子ビーム蒸着法等により連続的に
堆積されたチタン（Ｔ１）層４７、白金（Ｐ ｔ）層４
８、金（Ａｕ）層４９によりゲート電極４３を構成して
いる。この場合の各層４６〜４９の厚さは、例えば−Ｘ
Ｓｉ、層４６が２０００人、７４層４７が５０人、ｐ
ｔ層４８が１５００人、Ａｕ層４９が５０００人となっ
ている。
ここで、Ｗｘ ｓｉ、層４６とｐｔ層４日の間に７４層
４７を挿入する理由は、Ｌ Ｓｉｙが化学的に不活性で
あるために金属間の相互拡散が生じ難く、７４層４７を
挿入しない場合にはＪ Ｓｉ、層４６とｐｔ層４８の接
着強度が著しく低下するためである。
４７を挿入する理由は、Ｌ Ｓｉｙが化学的に不活性で
あるために金属間の相互拡散が生じ難く、７４層４７を
挿入しない場合にはＪ Ｓｉ、層４６とｐｔ層４８の接
着強度が著しく低下するためである。
〔発明が解決しようとする課題：・
しかし、半導体装置の製造工程において、緩衝弗酸、塩
酸等の溶液に上記構造のゲート電極４３を曝すと、電気
化学的作用により−Ｘ Ｓｉ、層４６と７４層４７との
界面に局部腐食が生じ、第４図（ｂ）に示すように、Ｔ
ｉ１ｉ４７の側部が除去されることになる。しかも、こ
の作用が著しく現れる場合には、＋＋’＋ Ｓｉｙ膜４
６の上の層が剥離してしまうことになる。
酸等の溶液に上記構造のゲート電極４３を曝すと、電気
化学的作用により−Ｘ Ｓｉ、層４６と７４層４７との
界面に局部腐食が生じ、第４図（ｂ）に示すように、Ｔ
ｉ１ｉ４７の側部が除去されることになる。しかも、こ
の作用が著しく現れる場合には、＋＋’＋ Ｓｉｙ膜４
６の上の層が剥離してしまうことになる。
これは、ＧａＡｓ活性層４２とＷＸＳｉ、層４６が整流
性接触状態となり、７４層４７とｐｔ層４８との間に異
種メタルによる起電力が生しるために、７４層４７が陽
極、ｐｔ層４８或いは金層４９が陰極となり、緩衝弗酸
等が電解液として作用するからである。
性接触状態となり、７４層４７とｐｔ層４８との間に異
種メタルによる起電力が生しるために、７４層４７が陽
極、ｐｔ層４８或いは金層４９が陰極となり、緩衝弗酸
等が電解液として作用するからである。
また、Ｋ）ＩＳ＋、層４Ｇにば成膜時のストレスがある
ために、７４層４７の腐食により露出したー、Ｓｉ２層
４６にも腐食が生しることが確認されている。
ために、７４層４７の腐食により露出したー、Ｓｉ２層
４６にも腐食が生しることが確認されている。
そして、局部腐食によりゲート電極４３に細りが生じる
と、ゲート電極４３の入力抵抗が増大し、低雑音素子に
おいては雑音指数（ＮＦ）の増大となって現れ、その大
きさは第５図に示すように入力抵抗の対数倍に比例する
ことになり、トランジスタ特性が悪くなるといった問題
がある。
と、ゲート電極４３の入力抵抗が増大し、低雑音素子に
おいては雑音指数（ＮＦ）の増大となって現れ、その大
きさは第５図に示すように入力抵抗の対数倍に比例する
ことになり、トランジスタ特性が悪くなるといった問題
がある。
なお、上記した構造の電極をシリコンの上に形成しても
、これらは抵抗性接触となるので局部腐食は生しない。
、これらは抵抗性接触となるので局部腐食は生しない。
本発明はこのような問題に鑑みてなされたものであって
、フン酸、塩酸等のｆＪ液に曙されても電極の抵抗が増
加せずに良好なトランジスタ特性を得ることができる半
導体装置を提供することを目的とする。
、フン酸、塩酸等のｆＪ液に曙されても電極の抵抗が増
加せずに良好なトランジスタ特性を得ることができる半
導体装置を提供することを目的とする。
〔課題を解決するための手段］
上記した課題は、第１図に例示するように、半導体層１
に整流性接触する第一の金属層又は金属化合物層３と、
前記第一の金属膜又は金属化合物層３の上に積層したニ
クロム合金層４と、前記ニクロム合金層４の上に形成し
た第二の金属層５とにより構成した電極Ｇを有すること
を特徴とする半導体装置によって達成する。
に整流性接触する第一の金属層又は金属化合物層３と、
前記第一の金属膜又は金属化合物層３の上に積層したニ
クロム合金層４と、前記ニクロム合金層４の上に形成し
た第二の金属層５とにより構成した電極Ｇを有すること
を特徴とする半導体装置によって達成する。
本発明によれば、半導体層ｌに整流性接触する金属層又
は金属化合物層３の上に、ニクロム合金層４を積層して
電極Ｇを形成し、さらに金、白金等の金属層５を積層し
て電極を構成している。
は金属化合物層３の上に、ニクロム合金層４を積層して
電極Ｇを形成し、さらに金、白金等の金属層５を積層し
て電極を構成している。
ところで、ニクロム合金は、金属や金属化合物との接着
性に優れた材料であり、しかも、金、プラチナ等の金属
に対する電極電位差が小さい。
性に優れた材料であり、しかも、金、プラチナ等の金属
に対する電極電位差が小さい。
このため、半導体層１及び電極Ｇを弗酸、塩酸１硝酸等
の溶液中に浸漬しても、起電力が極めて小さいために不
活性な状態となり、それらの界面において局部腐食が発
生することはない。
の溶液中に浸漬しても、起電力が極めて小さいために不
活性な状態となり、それらの界面において局部腐食が発
生することはない。
したがって、ニクロム合金層４が細ることはなく、抵抗
も小さくなり、例えば低雑音素子においては雑音指数、
利得が改善される。
も小さくなり、例えば低雑音素子においては雑音指数、
利得が改善される。
そこで、以下に本発明の詳細を図面に基づいて説明する
。
。
第１図は、本発明の一実施例のＭＥ Ｓ Ｆ ＥＴを示
す断面回である。
す断面回である。
図中符号１は、半絶縁性ＧａＡｓ基板２の上にエピタキ
シャル成長されたｎ−ＧａＡｓ活性層で、その上のトラ
ンジスタ形成領域の中央には、タングステンシリサイド
（Ｗｘ Ｓｉｙ ）層３、ニクロム合金（ＮｉＣｒ）層
４、金（Ａｕ）層５よりなるゲート電極Ｇが形成され、
また、その両側方には一定間隔をおいて金・ゲルマニウ
ム（ＡｕＧｅ） Ｎ ６ 、ニンケル（Ｎｉ）層７より
なるドレイン電極りとソース電極Ｓが積層されており、
ＧａＡｓ活性層１に対して−、 Ｓｉ、層３はシラー／
）キー接触し、ＡｕＧｅ層６は抵抗性接触するように
構成されている。
シャル成長されたｎ−ＧａＡｓ活性層で、その上のトラ
ンジスタ形成領域の中央には、タングステンシリサイド
（Ｗｘ Ｓｉｙ ）層３、ニクロム合金（ＮｉＣｒ）層
４、金（Ａｕ）層５よりなるゲート電極Ｇが形成され、
また、その両側方には一定間隔をおいて金・ゲルマニウ
ム（ＡｕＧｅ） Ｎ ６ 、ニンケル（Ｎｉ）層７より
なるドレイン電極りとソース電極Ｓが積層されており、
ＧａＡｓ活性層１に対して−、 Ｓｉ、層３はシラー／
）キー接触し、ＡｕＧｅ層６は抵抗性接触するように
構成されている。
このトランジスタを形成する工程を以下に説明する。
まず、第２図（ａ）に見られるように、ＧａＡｓ基板２
の上にｎ−ＧａＡｓ活性層１、ｓｉＯ□膜８を積層する
。
の上にｎ−ＧａＡｓ活性層１、ｓｉＯ□膜８を積層する
。
この後に、フォトレジスト９を塗布し、これを露光、現
像してゲート形成領域のフォトレジスト９に窓１０を開
ける。
像してゲート形成領域のフォトレジスト９に窓１０を開
ける。
次に、窓１０から露出した５ｉｎ２膜８を弗酸等によっ
てエツチングして開口部１１を設け、その下のｎ−Ｇａ
Ａｓ活性層１を露出させる（第２図（ｂ））。その後、
フォトレジスト９を除去する。
てエツチングして開口部１１を設け、その下のｎ−Ｇａ
Ａｓ活性層１を露出させる（第２図（ｂ））。その後、
フォトレジスト９を除去する。
これにつづいて、スパッタリング法により讐にＳｉ、層
３を２０００人、ＮｉＣｒ層４を５０〜１００人、Ａｕ
層５を５０００人程度連続的に積層した後に、新たにフ
ォトレジスト１２を塗布し、これを露光、現像してゲー
ト形成領域及びその周辺だけを覆うようにする（第２図
（Ｃ））。なお、ＮｉＣｒ層４と金層５の間にｐｔ層を
形成してもよい。
３を２０００人、ＮｉＣｒ層４を５０〜１００人、Ａｕ
層５を５０００人程度連続的に積層した後に、新たにフ
ォトレジスト１２を塗布し、これを露光、現像してゲー
ト形成領域及びその周辺だけを覆うようにする（第２図
（Ｃ））。なお、ＮｉＣｒ層４と金層５の間にｐｔ層を
形成してもよい。
この場合のＮｉＣｒ層４は、金属や金属化合物との密着
性が良く、しかも、薄く形成されているために、接触抵
抗を小さくしてＷＸＳｉ、層３とＡｕ層５との接着強度
を高くするように作用する。
性が良く、しかも、薄く形成されているために、接触抵
抗を小さくしてＷＸＳｉ、層３とＡｕ層５との接着強度
を高くするように作用する。
この後に、フォトレジスト１２から露出したＡｕ層５、
ＮｉＣｒ層４、Ｈｚ Ｓｉ、層３を順にエンチングしく
第２図（ｄ））、これをゲート電極Ｇとする。
ＮｉＣｒ層４、Ｈｚ Ｓｉ、層３を順にエンチングしく
第２図（ｄ））、これをゲート電極Ｇとする。
この後に第２図（ｅ）に示すように、５ｉ０２膜８を緩
衝弗酸により除去するが、ゲートを極Ｇに局部腐食は生
じない。
衝弗酸により除去するが、ゲートを極Ｇに局部腐食は生
じない。
即ち、ＮｉＣｒの標準電極電位は、Ａｕ、 Ｐｔのそれ
との差が小さく、これらの間には弗酸溶液を電解液とす
る電気化学的反応が生ぜず、ＮｉＣｒ層４とＡｕ層５の
界面における局部腐食は進行しない。しかも、ＮｉＣｒ
層４は弗酸の水溶液に不活性な金属であり、それ自体腐
食されることもない。
との差が小さく、これらの間には弗酸溶液を電解液とす
る電気化学的反応が生ぜず、ＮｉＣｒ層４とＡｕ層５の
界面における局部腐食は進行しない。しかも、ＮｉＣｒ
層４は弗酸の水溶液に不活性な金属であり、それ自体腐
食されることもない。
このように、ＳｉＯ□膜８だけを選択除去した後に、ド
レイン形成領域、ソース形成領域以外の領域をレジスト
マスク１３で覆い、ついで、ＡｕＧｅ層６、Ｎ４層７を
積層する（第２図（ｆ））。ついで、レジス、トマスク
１３を除去することにより、その上の金属層６．７を剥
離する。
レイン形成領域、ソース形成領域以外の領域をレジスト
マスク１３で覆い、ついで、ＡｕＧｅ層６、Ｎ４層７を
積層する（第２図（ｆ））。ついで、レジス、トマスク
１３を除去することにより、その上の金属層６．７を剥
離する。
これにより、ドレイン形成領域、ソース形成領域にはＡ
ｕＧｅ層６、Ｎ４層７が残存し、それらの＃６゜７はド
レイン電極Ｄ、ソース電極Ｓとなる（第２図（ｇ））。
ｕＧｅ層６、Ｎ４層７が残存し、それらの＃６゜７はド
レイン電極Ｄ、ソース電極Ｓとなる（第２図（ｇ））。
これによりトランジスタが完成する。
なお、上記した実施例では、ｎ−ＧａＡｓ活性層１と整
流性接触する金属として−、 Ｓｉ、を用いたが、その
他の例として、窒化タングステン（Ｗ、Ｎｙ）、チタン
（Ｔｉ）、プラチナ（Ｐｔ）、六硼化ランタノイド（Ｌ
ａＢＪ等のような金属又は金属化合物を使用することも
可能である。
流性接触する金属として−、 Ｓｉ、を用いたが、その
他の例として、窒化タングステン（Ｗ、Ｎｙ）、チタン
（Ｔｉ）、プラチナ（Ｐｔ）、六硼化ランタノイド（Ｌ
ａＢＪ等のような金属又は金属化合物を使用することも
可能である。
また、上記した実施例では、ゲート電極Ｇを弗酸水溶液
に浸漬する場合について説明したが、塩酸、ショウ酸等
の水溶液に浸漬する場合にも同様な理由により局部腐食
は生しない。
に浸漬する場合について説明したが、塩酸、ショウ酸等
の水溶液に浸漬する場合にも同様な理由により局部腐食
は生しない。
さらに、上記した実施例ではＧａＡｓ−Ｍ Ｅ Ｓ Ｆ
ＥＴを実施例として説明したが、その他に、第３図に
示すような）ＩＥＭＴのゲート電極や、不図示のシヲッ
トキーダイオードの金属等のように、電極を化合物半導
体に整流性接触させる場合に、その電極の中間層として
ＮｉＣｒを設けてもよい。
ＥＴを実施例として説明したが、その他に、第３図に
示すような）ＩＥＭＴのゲート電極や、不図示のシヲッ
トキーダイオードの金属等のように、電極を化合物半導
体に整流性接触させる場合に、その電極の中間層として
ＮｉＣｒを設けてもよい。
なお、第３図において符号１２は、半絶縁性ＧａＡｓ基
板、１３は、基板１２の上に形成された１−ＧａＡｓ層
、１４は、１−ＧａＡｓ層１２に積層されたｎ−ＡｌＧ
ａＡｓ層、１５は、ｋＸＳｉ、 ／ＮｉＣｒ／Ａｕより
なるゲート電極、１６は、ＡｕＧｅ／Ａｕよりなるドレ
イン電極、１７は、ＡｕＧｅ／Ａｕよりなるソース電極
を示している。
板、１３は、基板１２の上に形成された１−ＧａＡｓ層
、１４は、１−ＧａＡｓ層１２に積層されたｎ−ＡｌＧ
ａＡｓ層、１５は、ｋＸＳｉ、 ／ＮｉＣｒ／Ａｕより
なるゲート電極、１６は、ＡｕＧｅ／Ａｕよりなるドレ
イン電極、１７は、ＡｕＧｅ／Ａｕよりなるソース電極
を示している。
以上述べたように本発明によれば、半導体層に整流性接
触する金属層又は金属化合物層の上に、ニクロム合金層
を積層して電極を形成し、さらに金、白金等の金属層を
積層して電極を形成したので、それらを弗酸、塩酸、硝
酸等の溶液中においても、電極の各層の間に起電力は殆
ど発生せず、ニクロム合金層とその上下の層との境界に
おける局部腐食が防止され、電極の細りによる抵抗の増
加を阻止することができる。
触する金属層又は金属化合物層の上に、ニクロム合金層
を積層して電極を形成し、さらに金、白金等の金属層を
積層して電極を形成したので、それらを弗酸、塩酸、硝
酸等の溶液中においても、電極の各層の間に起電力は殆
ど発生せず、ニクロム合金層とその上下の層との境界に
おける局部腐食が防止され、電極の細りによる抵抗の増
加を阻止することができる。
第１図は、本発明の第１実施例装置を示す断面図、
第２図は、本発明の第１実施例装置の製造工程を示す断
面図、 第３図は、本発明の第２実施例装置を示す断面図、 第４図は、従来装置の一例を示す断面図、第５図は、Ｇ
ａＡｓ ）ランジスタのゲート抵抗と雑音指数の関係を
示す特性図である。 （符号の説明） １−ｎ−ＧａＡｓ活性層、 ２・・・ＧａＡｓ基板、 ３・・・タングステンシリサイド層、 ４・・・ニクロム合金層、 ５・・・金層、 ６・・・金ゲルマニウム層、 ７・・・ニッケル層、 ８・・・Ｓ＋ＯｔＭ、 ９・・・開口部、 １０・・・窓、 １１・・・レジストマスク、 Ｇ・・・ゲート電極、 Ｓ・・・ソース電極、 Ｄ・・・ドレイン電極。 出 願 人 冨士通株式会社
面図、 第３図は、本発明の第２実施例装置を示す断面図、 第４図は、従来装置の一例を示す断面図、第５図は、Ｇ
ａＡｓ ）ランジスタのゲート抵抗と雑音指数の関係を
示す特性図である。 （符号の説明） １−ｎ−ＧａＡｓ活性層、 ２・・・ＧａＡｓ基板、 ３・・・タングステンシリサイド層、 ４・・・ニクロム合金層、 ５・・・金層、 ６・・・金ゲルマニウム層、 ７・・・ニッケル層、 ８・・・Ｓ＋ＯｔＭ、 ９・・・開口部、 １０・・・窓、 １１・・・レジストマスク、 Ｇ・・・ゲート電極、 Ｓ・・・ソース電極、 Ｄ・・・ドレイン電極。 出 願 人 冨士通株式会社
Claims (3)
- （１）半導体層（１）に整流性接触する第一の金属層又
は金属化合物層（３）と、 前記第一の金属層又は金属化合物層（３）の上に積層し
たニクロム合金層（４）と、 前記ニクロム合金層（４）の上に形成した第二の金属層
（５）とにより構成した電極（Ｇ）を有することを特徴
とする半導体装置。 - （２）前記第一の金属層がチタン又はプラチナであり、
前記金属化合物層（３）がタングステンシリサイド、窒
化タングステン又は六ホウ化ランタノイドであることを
特徴とする請求項１、２記載の半導体装置。 - （３）前記電極（Ｇ）が、トランジスタのゲート電極又
はショットキートランジスタの電極であることを特徴と
する請求項１、２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331222A JP2605180B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2331222A JP2605180B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199681A true JPH04199681A (ja) | 1992-07-20 |
| JP2605180B2 JP2605180B2 (ja) | 1997-04-30 |
Family
ID=18241263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2331222A Expired - Fee Related JP2605180B2 (ja) | 1990-11-29 | 1990-11-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605180B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161736A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| WO2004061521A1 (ja) * | 2002-12-27 | 2004-07-22 | Koninklijke Philips Electronics N.V. | 電子装置製造方法及び電子装置 |
| JP2009130046A (ja) * | 2007-11-21 | 2009-06-11 | Sharp Corp | 窒化物系半導体装置用多層電極構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110073A (ja) * | 1981-12-24 | 1983-06-30 | Agency Of Ind Science & Technol | シヨツトキ型電極の製造方法 |
| JPS61272968A (ja) * | 1985-05-29 | 1986-12-03 | Toshiba Corp | 化合物半導体素子 |
-
1990
- 1990-11-29 JP JP2331222A patent/JP2605180B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110073A (ja) * | 1981-12-24 | 1983-06-30 | Agency Of Ind Science & Technol | シヨツトキ型電極の製造方法 |
| JPS61272968A (ja) * | 1985-05-29 | 1986-12-03 | Toshiba Corp | 化合物半導体素子 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161736A (ja) * | 1993-12-13 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| WO2004061521A1 (ja) * | 2002-12-27 | 2004-07-22 | Koninklijke Philips Electronics N.V. | 電子装置製造方法及び電子装置 |
| JPWO2004061521A1 (ja) * | 2002-12-27 | 2006-05-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ． | 電子装置製造方法及び電子装置 |
| JP4594739B2 (ja) * | 2002-12-27 | 2010-12-08 | ティーピーオー ホンコン ホールディング リミテッド | 電子装置製造方法及び電子装置 |
| US8134162B2 (en) | 2002-12-27 | 2012-03-13 | Tpo Hong Kong Holding Limited | Method for manufacturing electronic device and electronic device |
| JP2009130046A (ja) * | 2007-11-21 | 2009-06-11 | Sharp Corp | 窒化物系半導体装置用多層電極構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2605180B2 (ja) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7035223B2 (ja) | Ｉｉｉ－ｖ族電界効果トランジスタのゲート構造を形成する方法 | |
| JP2967743B2 (ja) | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 | |
| US6146931A (en) | Method of forming a semiconductor device having a barrier layer interposed between the ohmic contact and the schottky contact | |
| JPS6125227B2 (ja) | ||
| JPH04199681A (ja) | 半導体装置 | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JP4067159B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20030113985A1 (en) | Field effect transistor semiconductor and method for manufacturing the same | |
| US12382697B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001156081A (ja) | 半導体装置およびその製造方法 | |
| JPH0284725A (ja) | 半導体装置およびその製造方法 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JP4147441B2 (ja) | 化合物半導体装置 | |
| JP3314770B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH067575B2 (ja) | 多層配線法 | |
| JPS6351679A (ja) | 半導体装置 | |
| JP3353773B2 (ja) | 半導体装置の製造方法 | |
| JPH0462937A (ja) | 化合物半導体素子の電極製造方法 | |
| JPH03219674A (ja) | 半導体装置の電極構造及びその製造方法 | |
| JPH03222436A (ja) | 化合物半導体装置の製造方法 | |
| JPS62104176A (ja) | 電界効果トランジスタ | |
| JPH0574817A (ja) | 半導体装置の製造方法 | |
| JPS61220462A (ja) | 化合物半導体装置 | |
| JPH03290931A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |