JPH04199759A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH04199759A JPH04199759A JP2333922A JP33392290A JPH04199759A JP H04199759 A JPH04199759 A JP H04199759A JP 2333922 A JP2333922 A JP 2333922A JP 33392290 A JP33392290 A JP 33392290A JP H04199759 A JPH04199759 A JP H04199759A
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- solder
- main material
- soldering part
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はプリント基板に係り、電子部品のリードが、基
板の半田部に確実に着地できるようにしたものである。
板の半田部に確実に着地できるようにしたものである。
（従来の技術）
電子部品をプリント基板に実装する手段として、基板主
材にエツチング手段などにより回路パターンを形成し、
更にこの回路パターンの電極部に半田レベラーや半田メ
ツキなどにより半田部を形成し、この半田部上に、電子
部品のリードを着地させた後、半田部を加熱溶融して、
リードを回路パターンの電極部に接着することが行われ
ている。
材にエツチング手段などにより回路パターンを形成し、
更にこの回路パターンの電極部に半田レベラーや半田メ
ツキなどにより半田部を形成し、この半田部上に、電子
部品のリードを着地させた後、半田部を加熱溶融して、
リードを回路パターンの電極部に接着することが行われ
ている。
（発明が解決しようとする課題）
ところが半田部は基板の表面よりも高いことから、リー
ドを半田部に着地させた際に、リードが半田部から滑り
落ちやすい問題があった。
ドを半田部に着地させた際に、リードが半田部から滑り
落ちやすい問題があった。
殊に近年は、高密度、高集積化の要請から、リードｉ′
Ｌ益々狭ピンチ化する傾向にあることから、リー１の滑
りによる僅かな位置ずれでも、実装不良になりやすいも
のであった。
Ｌ益々狭ピンチ化する傾向にあることから、リー１の滑
りによる僅かな位置ずれでも、実装不良になりやすいも
のであった。
そこで本発明は、リードの滑りを防止できるプリント基
板を提供することを目的とする。
板を提供することを目的とする。
（課題を解決するための手段）
本発明は、基板主材の表面に、回路パターンと半田部を
積層して埋設し、この基板主材の表面に露呈する半田部
の表面を、基板主材の表面と同一レベル、若しくはこの
表面よりも低くして段差を付与したものである。
積層して埋設し、この基板主材の表面に露呈する半田部
の表面を、基板主材の表面と同一レベル、若しくはこの
表面よりも低くして段差を付与したものである。
（作用）
上記構成によれば、リートは半田部から滑り落ちること
はなく、半田部に確実に着地できる。
はなく、半田部に確実に着地できる。
（実施例１）
次に、図面を参照しながら本発明の詳細な説明する。
第１図はプリント基板の製造工程を示している。同図（
ａ）において、１はＳ Ｕ Ｓなどの金属薄板から成る
担体であり、この担体１上に回路パターンの形状に対応
するレジスト２を形成しく同図（ｂ）） 、次いでこの
担体１上に、銅メツキ手段により回路パターン３を形成
する（同図（Ｃ）参照）。
ａ）において、１はＳ Ｕ Ｓなどの金属薄板から成る
担体であり、この担体１上に回路パターンの形状に対応
するレジスト２を形成しく同図（ｂ）） 、次いでこの
担体１上に、銅メツキ手段により回路パターン３を形成
する（同図（Ｃ）参照）。
次いでレジスト２を剥離しく同図（ｄ））、回路パター
ン３を、積層プレス手段により基板主材４に埋設する（
同図（ｅ））。この主材４は、例えばガラス繊維にエポ
キシ樹脂を含浸させたものであって、若干の柔らかさを
有している。
ン３を、積層プレス手段により基板主材４に埋設する（
同図（ｅ））。この主材４は、例えばガラス繊維にエポ
キシ樹脂を含浸させたものであって、若干の柔らかさを
有している。
次いで担体Ｉを回路パターン３から剥離し、回路パター
ン３を主材４に転写する（同図（ｆ））。次いでエツチ
ングにより、回路パターン３の表層部を除去し、回路パ
ターン３の上面に凹部５を形成する（同図（ｇ））。こ
のエツチングは、回路パターン３の全面について行って
もよく、あるいは次工程で半田部が形成されて電極部と
なる部分だけ行ってもよい。
ン３を主材４に転写する（同図（ｆ））。次いでエツチ
ングにより、回路パターン３の表層部を除去し、回路パ
ターン３の上面に凹部５を形成する（同図（ｇ））。こ
のエツチングは、回路パターン３の全面について行って
もよく、あるいは次工程で半田部が形成されて電極部と
なる部分だけ行ってもよい。
次いで回路パターン３上にメツキ手段などにより半田部
６を積層形成する（同図（ｈ））。
６を積層形成する（同図（ｈ））。
この場合、主材４の表面に露呈する半田部６の表面上主
材４０表面よりも段差ｄだけ低くなるようにし、上記凹
部５を部分的に残存させる。
材４０表面よりも段差ｄだけ低くなるようにし、上記凹
部５を部分的に残存させる。
以上の工程によりプリント基板１０が形成される。
このプリント基板１０にＱＦＰのようなり一ト付電子部
品を実装するにあたっては、半田部６にフラツクスを塗
布し、リードＬを半田部６に着地させる（第２図参照）
。上記のように、半田部６は凹部５に形成されているの
で、リー）Ｌば凹部５に嵌合して位置決めされ、半田部
６に確実に着地でき、次いで半田部６を加熱溶融させる
ことにより、リードしは半田部６に接着される。
品を実装するにあたっては、半田部６にフラツクスを塗
布し、リードＬを半田部６に着地させる（第２図参照）
。上記のように、半田部６は凹部５に形成されているの
で、リー）Ｌば凹部５に嵌合して位置決めされ、半田部
６に確実に着地でき、次いで半田部６を加熱溶融させる
ことにより、リードしは半田部６に接着される。
（実施例２）
第３図において、担体１上にレジスト２を形成した後、
非レジスト面に半田部６を形成し、次いで回路パターン
３を半田部６に積層形成する（同図（ａ）〜（ｄ））。
非レジスト面に半田部６を形成し、次いで回路パターン
３を半田部６に積層形成する（同図（ａ）〜（ｄ））。
次いでレジスト２を剥離した後、半田部６と回路パター
ン３を基板主材４に埋設する（同図（ｅ）、（ｆ））。
ン３を基板主材４に埋設する（同図（ｅ）、（ｆ））。
次いで担体１を剥離して、半田部６と回路パターン３を
主材４に転写しく同図（ｇ）） 、次いでエツチングに
より半田部６０表層部を除去して凹部５を形成し、段差
ｄを付与する（同図（ｈ）。したがって本方法によって
も、リードしは凹部５に嵌合して位置決めできる。
主材４に転写しく同図（ｇ）） 、次いでエツチングに
より半田部６０表層部を除去して凹部５を形成し、段差
ｄを付与する（同図（ｈ）。したがって本方法によって
も、リードしは凹部５に嵌合して位置決めできる。
なお上記実施例は、半田部６は基板主材４の表面よりも
段差ｄを付与して低くしているが、半田部６が基板主材
４の表面と同一レベルであっても、リードＬの半田部６
からの滑り落ちは防止できるので、同一レベルにしても
よい。
段差ｄを付与して低くしているが、半田部６が基板主材
４の表面と同一レベルであっても、リードＬの半田部６
からの滑り落ちは防止できるので、同一レベルにしても
よい。
（発明の効果）
以上説明したように本発明は、基板主材の表面に、回路
パターンと半田部を積層して埋設し、この基板主材の表
面に露呈する半田部の表面を、基板主材の表面と同一レ
ベル、若しくは表面よりも低くして段差を付与している
ので、半田部に着地したリードが滑って位置ずれするよ
うなことはなく、リードを半田部に確実に着地させて傍
ら゛することができる。
パターンと半田部を積層して埋設し、この基板主材の表
面に露呈する半田部の表面を、基板主材の表面と同一レ
ベル、若しくは表面よりも低くして段差を付与している
ので、半田部に着地したリードが滑って位置ずれするよ
うなことはなく、リードを半田部に確実に着地させて傍
ら゛することができる。
図は本発明の実施例を示すものであって、第１図はプリ
ン１一基板の製造工程図、第２図は実装中の要部断面図
、第３図は他の実施例のプリント基板の製造工程図であ
る。 ３・・・回路パターン ４・・・基板主材 ６・・・半田部 １０・・・プリン１一基板
ン１一基板の製造工程図、第２図は実装中の要部断面図
、第３図は他の実施例のプリント基板の製造工程図であ
る。 ３・・・回路パターン ４・・・基板主材 ６・・・半田部 １０・・・プリン１一基板
Claims (1)
- 基板主材の表面に、回路パターンと半田部を積層して埋
設し、この基板主材の表面に露呈する半田部の表面を、
基板主材の表面と同一レベル、若しくはこの表面よりも
低くして段差を付与したことを特徴とするプリント基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333922A JPH04199759A (ja) | 1990-11-29 | 1990-11-29 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333922A JPH04199759A (ja) | 1990-11-29 | 1990-11-29 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04199759A true JPH04199759A (ja) | 1992-07-20 |
Family
ID=18271469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333922A Pending JPH04199759A (ja) | 1990-11-29 | 1990-11-29 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04199759A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332821A (ja) * | 2000-05-25 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
| KR101009110B1 (ko) * | 2008-11-12 | 2011-01-18 | 삼성전기주식회사 | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 |
-
1990
- 1990-11-29 JP JP2333922A patent/JPH04199759A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332821A (ja) * | 2000-05-25 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
| KR101009110B1 (ko) * | 2008-11-12 | 2011-01-18 | 삼성전기주식회사 | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1939104B (zh) | 刚性-柔性板及其制造方法 | |
| US7281328B2 (en) | Method of fabricating rigid-flexible printed circuit board | |
| JPH1022645A (ja) | キャビティ付きプリント配線板の製造方法 | |
| US20070070613A1 (en) | Method of manufacturing high density printed circuit boad | |
| CN112752443A (zh) | 一种台阶位置含邦定结构的印制电路板的加工方法 | |
| US20150382478A1 (en) | Device embedded substrate and manufacturing method of device embedded substrate | |
| JP2000332387A (ja) | プリント配線基板の製造方法 | |
| JP2010056231A (ja) | 配線基板の製造方法 | |
| KR102799946B1 (ko) | 웨이퍼 콤포넌트가 실장된 회로기판 제조방법 | |
| JP5317491B2 (ja) | プリント配線板の製造方法 | |
| JPH04199759A (ja) | プリント基板 | |
| JPH118471A (ja) | 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法 | |
| KR101609268B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| JP3240687B2 (ja) | 電子部品の実装方法 | |
| JPH08228066A (ja) | 電子部品搭載基板およびその製造方法 | |
| JPH05145235A (ja) | 多層プリント配線板の製造方法および積層基板 | |
| JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
| KR101436827B1 (ko) | 인쇄회로기판 및 제조방법 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPH10294541A (ja) | 表面自動実装用プリント基板のフェデューシャルマーク構造 | |
| JP2006186178A (ja) | リジットフレキシブルプリント配線板の製造方法 | |
| JPS62102589A (ja) | 両面接続式可撓性回路基板の製造法 | |
| JPH0548257A (ja) | プリント基板の製造方法 | |
| JP2710187B2 (ja) | セラミック多層配線基板のスルーホール形成方法 | |
| JPH05291734A (ja) | プリント基板 |