JPH04199801A - 正特性サーミスタ素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、チップ型をした正特性サーミスタ素子の製造
方法に関する。

［背景技術］ 第４図（ａ）　（ｂ）　（ｃ）に従来より実施されてい
る正特性（以下、ＰＴＣという。）サーミスタ素子の製
造方法を示す。第４図（ａ）に示すものは、直方体形状
に焼成されたＰＴＣセラミックチップ５１であって、こ
のチップ５１の表面全面には第４図（ｂ）に示すように
ニッケル（Ｎｉ）メツキ等によって全面電極５２が形成
される。ついで、電極不要領域５３を露出させるように
して全面電極５２の一部をマスキング材料によって覆い
、全面電極５２のマスキング材から露出した部分をサン
ドブラスト法によって研削し、第４図（Ｃ）に示すよう
に１、全面電極５２を２つに分割して部分電極５４を形
成している。さらに、この部分電極５４の上に銀ペース
トを塗布及び焼き付けして正特性サーミスタ素子５６の
外部電極５５を形成している。

［発明が解決しようとする課題］−′ しかしながら、上記のようにして全面電極５２をサンド
ブラストし、分割電極５４を形成する方法では、全面電
極５２ｔ！−サンドブラストによって部分的に削除する
際、電極金′属だけでなく、′その下のＰＴＣセラミッ
クチップ５１も削り取られ、電極形成領域と電極不要領
域５３との境界部でチップ表面に段差が生じている（第
４図（Ｃ）参照）。

このため、この段差部分に応力集中が発生し易く、この
部分でＰＴＣサーミスタ素子５６の機械的折れ強度が低
下するという欠点があった。

また、このＰＴＣサーミスタ素子５６をプリント配線基
板５７の表面に実装した時、第５図に示すように、ＰＴ
Ｃセラミックチップ５１がプリント配線基板５７の表面
に接触せず、プリント配線基板５７との間に空間５８が
発生する。このためプリント配線基板５７の熱や温度を
ＰＴＣサーミスタ素子５６によって検出しにくくなり、
ＰＴＣサーミスタ素子５６のセンサー能力が低下すると
いう問題があった。

本発明は叙上の従来例の欠点に鑑みてなされたものであ
り、その目的とするところは、機械的折れ強度の低下や
センサー能力の低下を招くことなく、電極を形成するこ
とができる正特性サーミスタ素子の製造方法を提供する
ことにある。

［ｉ１！題を解決するための手段コ 本発明の正特性サーミスタ素子の製造方法は、ＰＴＣセ
ラミックチップの少なくとも実装面及び実装面と対向す
る表面において電極不要領域の表面を電極形成領域の表
面よりも突出させておき、ＰＴＣセラミックチップの当
該表面の全面に全面電極を形成した後、電極不要領域に
おいて全面電極の一部を削除し、各電極形成領域に部分
電極を残すことを特徴としている。

口作用］ 本発明にあっては、ＰＴＣセラミックチップの電極不要
領域の表面を電極形成領域の表面よりも突出させである
ので、電極不要領域において全面電極を削除してチップ
表面を露出させても、電極不要領域のチップ表面が部分
電極の部分よりも削り込まれることがなく、ＰＴＣサー
ミヌタ素子の機械的折れ強度の低下を防止することがで
きる。

また、ＰＴＣサーミスタ素子の実装面をほぼ均一な面と
することができるので、このＰＴＣサーミスタ素子をプ
リント配線基板等に実装した時、チップ表面をプリント
配線基板等に接触ないし近接させることができ、ＰＴＣ
サーミスタ素子のセンサー能力を高めることができる。

［実施例］ 以下、本発明の実施例を添付図に基づいて詳述する。

第１図（ａ）　（ｂ）　（ｃ）は本発明の一実施例の製
造方法を示している。第１図（ａ）に示すものは、正温
度特性を示すセラミック類のＰＴＣセラミックチップ１
であって、略長方体状に成形された焼成品であり、チッ
プ表面の部分電極を設ける必要のない領域（電極不要領
域）−の表面を部分電極の必要な領域（電極形成領域）
の表面よりも突出させ、電極不要領域に、突出部２を形
成しである。図示例では、ＰＴＣセラミックチップ１の
中央部に沿ってチップ表面の４面に帯状の突出部２を設
けであるが、この突出部２は用途等に応じて適当な形状
にしてもよい。また、突出部２の突出高さｈは、部分電
極３の膜厚よりも大きくなっている。ついで、第１図（
ｂ）に示すように、ＰＴＣセラミックチップ１の６面金
面に無電解メツキによってＮｉメツキ等を施して全面電
極４を設け、必要に応じて電極形成領域をマスキングし
、サンドブラストやラップ等の研磨方法によって突出部
２の上の全面電極４を削除し、第１図（ｃ）に示すよう
に、電極不要領域においてチップ表面を露出させると共
に電極形成領域に残された電極によって部分電極３を形
成する。また、電極不要領域のチップ表面と部分電極表
面とは、はぼ面一となる。この後、ハンダ付は性を良好
にするため、部分電極３の上にＡｇもしくはＡｇ合金か
らなる電極ペーストを塗布焼付けし、あるいは電解メツ
キして追加電極５を形成する。

したかって、ＰＴＣセラミックチップ１には削り過ぎに
よる薄肉部分が生じず、機械的折れ強度の低下を防止す
ることができる。このため、ハンダ付は時のヒートスト
レスによるクラックの発生もなくなり、素子の信頼性も
向上する。

また、このＰＴＣサーミスタ素子６をプリント配線基板
７の表面に実装すると、第２図に示すように、ＰＴＣセ
ラミックチップｌの下面に空間が生じず、プリント配線
基板７の表面に密着するので、プリント配線基板７の熱
がＰＴＣセラミックチップ１に伝わり易く、ＰＴＣサー
ミスタ素子６のセンサー能力を高めることができる。ま
た、ＰＴＣサーミスタ素子６の表面に凹凸がなく、平坦
であるため、チッププレーサ−によりＰＴＣサーミスタ
素千６をプリント配線基板７に装着させ易くなり、素子
実装時の工程不良を削減できる。

第３図に示すものは、本発明の別な実施例の製造方法に
よって製造されたＰＴＣサーミスタ素子８の断面図であ
る。これは、略直方体状をしたＰＴＣセラミックチップ
１の上面及び下面のみにおいて電極不要領域に突出部２
を設けておき、ＰＴＣセラミックチップ１の上表面及び
下表面の全面に無電解Ｎｉメツキ等によって全面電極（
図示を省略する。）を設けた後、電極不要領域の電極を
除去して上下表面の電極形成領域に部分電極３を設け、
ついで部分電極３の表面及びＰＴＣセラミックチップ１
の両端面にＡｇないしＡｇ合金によって追加電極５を形
成したものである。

従って、この実施例は、親基板（図示せず）の上面及び
下面の全面に全面電極を形成しておき、全面電極形成後
に親基板を各ＰＴＣセラミックチップにカットする場合
に適している。

［発明の効果コ 本発明よれば、電極不要領域におけるＰＴＣセラミック
チップの削り込みがなくなるので、チップの傷が少なく
なり、素子の機械的強度が高まる。

また、これによりハンダ付は時のヒートストレスによる
クラックの発生もなくなり、素子の信頼性が向上する。

さらに、素子の実装面に段差がなくなるので、素子をプ
リント配線基板に密着させて取付けることができ、ＰＴ
Ｃサーミスタ素子のセンサー能力が向上する。また、表
面に凹凸がないので、チッププレーサ−による素子の装
着も確実かつ容易に行なえる。

【図面の簡単な説明】

第１図（ａ）　（ｂ）　（ｃ）は本発明の一実施例にお
けるＰＴＣサーミスタ素子の製造方法を示す断面図、第
２図は同上の方法によって製造された素子をプリント配
線基板上に実装した状態を示す断面図、第３図は本発明
の別な実施例を示す断面図、第４図（ａ）　（ｂ）　（
ｃ）は従来の製造方法を示す断面図、第５図は同上の方
法によって製造された素子をプリント配線基板上に実装
した状態を示す断面図である。 １・・・ＰＴＣセラミックチップ ２・・・突出部 ３・・・部分電極 ４・・・全面電極 特許出願人　株式会社　村田製作所 第２図

Claims (1)

【特許請求の範囲】
1. （１）ＰＴＣセラミックチップの少なくとも実装面及び
   実装面と対向する表面において電極不要領域の表面を電
   極形成領域の表面よりも突出させておき、ＰＴＣセラミ
   ックチップの当該表面の全面に全面電極を形成した後、
   電極不要領域において全面電極の一部を削除し、各電極
   形成領域に部分電極を残すことを特徴とする正特性サー
   ミスタ素子の製造方法。