JPH0420010A - Optical coupling type relay circuit - Google Patents

Optical coupling type relay circuit

Info

Publication number
JPH0420010A
JPH0420010A JP2123806A JP12380690A JPH0420010A JP H0420010 A JPH0420010 A JP H0420010A JP 2123806 A JP2123806 A JP 2123806A JP 12380690 A JP12380690 A JP 12380690A JP H0420010 A JPH0420010 A JP H0420010A
Authority
JP
Japan
Prior art keywords
output
output mosfet
source
mosfet
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2123806A
Other languages
Japanese (ja)
Inventor
Takeshi Matsumoto
武志 松本
Yukio Iitaka
幸男 飯高
Shuichiro Yamaguchi
周一郎 山口
Hisakazu Miyajima
久和 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2123806A priority Critical patent/JPH0420010A/en
Publication of JPH0420010A publication Critical patent/JPH0420010A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To easily realize BBM(Break Before Make) in a semiconductor relay of a C contact type by connecting a control transistor(TR) between a gate and a source of a 2nd output MOSFET and switching the control TR with a voltage generated across a bias resistor to which a load current flows from a 1st output MOSFET. CONSTITUTION:A control TR 7 is connected between a gate and a source of a 2nd output MOSFET 5 and switched by a voltage generated across a bias resistor 6 resulting from a load current flowing to a 1st output MOSFET 4. Thus the 1st output MOSFET 4 is nonconductive and a photoelectromotive force generated from a 2nd photo diode array 3 is fed to the 2nd output MOSFET 5 which is conductive after a bias voltage of the resistor 6 is lost. Thus, the BBM is realized for a semiconductor relay of a C contact type without a change in the capability of the photodiode array or the like.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、光結合方式を用いて入出力間を絶縁した光結
合型のリレー回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an optically coupled relay circuit that uses an optical coupling method to insulate input and output.

[従来の技術] 第3図は従来のC接点型の光結合型リレー回路を示す回
路図である。この回路にあっては、入力端子16a、1
6b間に接続された発光ダイオードlが発生する光信号
を、第1及び第2のフォトダイオードアレイ2.3が受
光して光起電力を発生し、この光起電力をそれぞれ第1
及び第2の出力用MOSFET4.5のゲート・ソース
間に印加するものである。なお、第1の出力用MOSF
ET4はノーマリ・オン型で、第2の出力用MOSFE
T5はノーマリ・オフ型である。
[Prior Art] FIG. 3 is a circuit diagram showing a conventional C-contact type optically coupled relay circuit. In this circuit, input terminals 16a, 1
The first and second photodiode arrays 2.3 receive the optical signal generated by the light emitting diode l connected between the light emitting diodes 6b and 6b to generate a photovoltaic force.
and is applied between the gate and source of the second output MOSFET 4.5. Note that the first output MOSF
ET4 is normally on type, and the second output MOSFE
T5 is a normally off type.

出力用MOSFET4.5のゲート及びソースには、放
電回路を構成するノーマリ・オン型の制御用トランジス
タ8,9のソース及びドレイン若しくはドレイン及びソ
ースがそれぞれ接続されており、制御用トランジスタ8
.9のゲート・ソース間にはそれぞれ抵抗10.11が
接続されている。
The gate and source of the output MOSFET 4.5 are connected to the sources and drains, or the drains and sources, of normally-on control transistors 8 and 9 constituting the discharge circuit, respectively.
.. Resistors 10 and 11 are connected between the gate and source of each transistor 9.

発光ダイオード1に入力信号が印加されて、フォトダイ
オードアレイ2,3に光起電力が発生すると、ノーマリ
・オン型の制御用トランジスタ89のドレイン・ソース
間と抵抗10.11を介して光電流が流れ、各抵抗10
.11の両端に電圧が発生する。この電圧により、制御
用トランジスタ8.9が高抵抗状態にバイアスされるの
で、出力用MOSFET4.5のゲート・ソース間にフ
ォトダイオードアレイ2,3の光起電力がそれぞれ印加
されて、第1の出力用MOSFET4はオフ状態に、第
2の出力用MOSFET5はオン状態となる。
When an input signal is applied to the light emitting diode 1 and a photovoltaic force is generated in the photodiode arrays 2 and 3, a photocurrent is generated between the drain and source of the normally-on control transistor 89 and through the resistor 10.11. Flow, each resistance 10
.. A voltage is generated across 11. This voltage biases the control transistor 8.9 to a high resistance state, so that the photovoltaic forces of the photodiode arrays 2 and 3 are applied between the gate and source of the output MOSFET 4.5, and the first The output MOSFET 4 is turned off, and the second output MOSFET 5 is turned on.

発光ダイオード1への入力信号が遮断されるとフォトダ
イオードアレイ2.3の光起電力が消失し、抵抗10.
11の両端電圧が消失するので、ノーマリ・オン型の制
御用トランジスタ89はオン状態に戻り、出力用MOS
FET4.5のゲート・ソース間の蓄積電荷を放電させ
るので、第1の出力用MOSFET4はオン状態に、第
2の出力用MOSFET5はオフ状態となる。
When the input signal to the light emitting diode 1 is cut off, the photovoltaic force of the photodiode array 2.3 disappears, and the resistor 10.
11 disappears, the normally-on control transistor 89 returns to the on state, and the output MOS
Since the accumulated charge between the gate and source of the FET 4.5 is discharged, the first output MOSFET 4 is turned on and the second output MOSFET 5 is turned off.

[発明が解決しようとする課!!] ところでC接点型の半導体リレーにおいては、a接点側
が導通状態(Make)となる前にb接点側が非導通状
B(Break)となっている特性、つまりB B M
 (Break Before Make)が求められ
る場合がある。
[The problem that the invention tries to solve! ! ] By the way, in a C contact type semiconductor relay, the B contact side is in a non-conducting state B (Break) before the A contact side is in a conducting state (Make), that is, B B M
(Break Before Make) may be required.

しかしながら、上述の従来例回路にあっては、第1及び
第2のフォトダイオードアレイ2,3の能力が同等であ
った場合、出力用MOSFET45のドレイン・ゲート
間容量のミラー効果により、特にノーマリ・オン型であ
る第1の出力用MOSFET4のスイッチング速度が遅
いため、BBMを実現することが困難であるという問題
があった。
However, in the above-mentioned conventional circuit, when the first and second photodiode arrays 2 and 3 have the same ability, the mirror effect of the drain-gate capacitance of the output MOSFET 45 causes the normal Since the switching speed of the first output MOSFET 4, which is on-type, is slow, there is a problem in that it is difficult to realize BBM.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、フォトダイオードアレイ等の能
力を変えることなく、C接点型の半導体リレーにおいて
BBMを実現できる光結合型のリレー回路を提供するこ
とにある。
The present invention has been made in view of these points, and its purpose is to provide an optically coupled relay that can realize BBM in a C-contact type semiconductor relay without changing the capabilities of the photodiode array, etc. The purpose is to provide circuits.

[課題を解決するための手段] ゛ 本発明に係る光結合型リレー回路にあっては、上記課題
を解決するため、第1図に示すように、人力信号に応答
して光信号を発生する発光ダイオード1と、発光ダイオ
ード1の光信号を受光するようにそれぞれ配置された第
1及び第2のフォトダイオードアレイ2,3と、第1及
び第2のフォトダイオードアレイ2.3のそれぞれの光
起電力をゲート・ソース間に印加されてそれぞれのドレ
イン・ソース間の導通状態と非導通状態が切り替わるノ
ーマリ・オン型の第1の出力用MOSFET4及びノー
マリ・オフ型の第2の出力用MOSFET5と、第1の
出力用MOSFET4のソースへ接続され、第1の出力
用MOSFET4を流れる負荷電流によってバイアス電
圧を発生するバイアス抵抗6と、第2の出力用MOSF
ET5のゲート・ソース間に接続され、バイアス抵抗6
により発生する電圧によって導通状態となる制御用トラ
ンジスタ7と、第1及び第2の出力用MOSFET4.
5のそれぞれのゲート・ソース間の蓄積電荷を放電する
放電回路18.19とを備え、第1及び第2の出力用M
OSFET4.5の各ドレインはそれぞれの出力端子+
7a、17bに接続され、第1の出力用MOSFET4
のソースは前記バイアス抵抗6を介して共通出力端子1
7cに、第2の出力用MOSFET5のソースと共に接
続されていることを特徴とするものである。
[Means for Solving the Problems] In order to solve the above problems, the optically coupled relay circuit according to the present invention generates an optical signal in response to a human input signal, as shown in FIG. Light-emitting diode 1, first and second photodiode arrays 2, 3 arranged to receive optical signals from light-emitting diode 1, and respective lights of first and second photodiode arrays 2.3. A normally-on type first output MOSFET 4 and a normally-off type second output MOSFET 5 in which an electromotive force is applied between the gate and source to switch between a conductive state and a non-conductive state between the respective drains and sources. , a bias resistor 6 connected to the source of the first output MOSFET 4 and generating a bias voltage by the load current flowing through the first output MOSFET 4, and a second output MOSFET 4.
A bias resistor 6 is connected between the gate and source of ET5.
The control transistor 7 becomes conductive due to the voltage generated by the control transistor 7, and the first and second output MOSFETs 4.
discharge circuits 18 and 19 for discharging the accumulated charge between the gate and source of each of the first and second output M
Each drain of OSFET4.5 is connected to its respective output terminal +
7a and 17b, and the first output MOSFET 4
The source of is connected to the common output terminal 1 via the bias resistor 6.
7c and the source of the second output MOSFET 5.

[作 用] 本発明にあっては、このように、第2の出力用MOSF
ET5のゲート・ソース間に制御用トランジスタ7を接
続し、これを第1の出力用MOSFET4を流れる負荷
電流によりバイアス抵抗6において発生する電圧によっ
て導通・非導通を切り替えるようにしたため、第1の出
力用MOSFET4が非導通状態となり、抵抗6のバイ
アス電圧が消失して初めて第2の出力用MOSFET5
に第2のフォトダイオードアレイ3が発する光起電力が
印加され導通状態となることになり、BBMが実現され
る。
[Function] In the present invention, as described above, the second output MOSF
A control transistor 7 is connected between the gate and source of the ET 5, and it is switched between conduction and non-conduction by the voltage generated in the bias resistor 6 due to the load current flowing through the first output MOSFET 4, so that the first output The second output MOSFET 5 is turned off only after the second output MOSFET 4 becomes non-conductive and the bias voltage of the resistor 6 disappears.
A photovoltaic force emitted by the second photodiode array 3 is applied to the second photodiode array 3, resulting in a conductive state, and BBM is realized.

[実施例] 第1図は本発明の一実施例を示す回路図で、本実施例に
おいては、前記放電回路18.19はそれぞれノーマリ
・オン型の制御用トランジスタ8.9及び抵抗10.1
1で構成されている。
[Embodiment] FIG. 1 is a circuit diagram showing an embodiment of the present invention. In this embodiment, the discharge circuits 18 and 19 each include a normally-on control transistor 8.9 and a resistor 10.1.
It consists of 1.

発光ダイオード1は入力端子16a、16b間に接続さ
れ、発光ダイオード1は第1及び第2のフォトダイオー
ドアレイ2,3と光結合されており、第1のフォトダイ
オードアレイ2の正極は、後述の第3の制御用トランジ
スタ7のための第3のバイアス抵抗6を介してノーマリ
・オン型の第1の出力用MOSFET4のソースに、負
極は第1の制御用トランジスタ8のための第1のバイア
ス抵抗10を介して第1の出力用MOSFET4のゲー
トにそれぞれ接続されている。また、第2のフォトダイ
オードアレイ3の正極は、ノーマリ・オフ型の第2の出
力用MOSFET5のゲートに、負極は第2の制御用ト
ランジスタ9のための第2のバイアス抵抗11を介して
第2の出力用MOSFET5のソースにそれぞれ接続さ
れている、第1の出力用MOSFET4のゲートには、
ノーマリ・オン型の第1の制御用トランジスタ8のソー
スが接続され、この制御用トランジスタ8のドレインは
第1のフォトダイオードアレイ2の正極に接続されてい
る。第2の出力用MOSFET5のゲートには、ノーマ
リ・オン型の第2の制御用トランジスタ9ドレインが接
続され、この制御用トランジスタ9のソースは第2の出
力用MOSFET5のソースに接続されている。
The light emitting diode 1 is connected between the input terminals 16a and 16b, and the light emitting diode 1 is optically coupled to the first and second photodiode arrays 2 and 3, and the positive electrode of the first photodiode array 2 is connected to the The negative electrode is connected to the source of the normally-on first output MOSFET 4 through the third bias resistor 6 for the third control transistor 7, and the negative electrode is connected to the first bias resistor 6 for the first control transistor 8. They are connected to the gates of the first output MOSFETs 4 via resistors 10, respectively. The positive electrode of the second photodiode array 3 is connected to the gate of the normally-off second output MOSFET 5, and the negative electrode is connected to the gate of the second output MOSFET 5 through the second bias resistor 11 for the second control transistor 9. The gates of the first output MOSFETs 4 connected to the sources of the second output MOSFETs 5,
The source of a normally-on first control transistor 8 is connected, and the drain of this control transistor 8 is connected to the positive electrode of the first photodiode array 2 . The drain of a normally-on second control transistor 9 is connected to the gate of the second output MOSFET 5, and the source of the control transistor 9 is connected to the source of the second output MOSFET 5.

第1の出力用MOSFET4のドレインは、−方の出力
端子17aに、ソースは第3のバイアス抵抗6を介して
共通出力端子17cに接続されている。第2の出力用M
OSFET5のドレインは他方の出力端子17bに、ソ
ースは共通出力端子17cに接続されている。ノーマリ
・オフ型の第3の制御用トランジスタ7のドレインは第
2の出力用MOSFET5のゲートに、ソースは同しく
第2の出力用MOSFET5のソースに、ゲートは第1
の出力用MOSFET4のソースにそれぞれ接続されて
いる。出力端子17a、17c間には第1の直流電源1
2と第1の負荷14の直列回路が接続され、出力端子1
7b、17c間には第2の直流電源13と第2の負荷1
5の直列回路が接続されている。
The drain of the first output MOSFET 4 is connected to the negative output terminal 17a, and the source is connected to the common output terminal 17c via the third bias resistor 6. M for second output
The drain of the OSFET 5 is connected to the other output terminal 17b, and the source is connected to the common output terminal 17c. The normally-off type third control transistor 7 has its drain connected to the gate of the second output MOSFET 5, its source connected to the source of the second output MOSFET 5, and its gate connected to the first output MOSFET 5.
are connected to the sources of the output MOSFETs 4, respectively. A first DC power supply 1 is connected between the output terminals 17a and 17c.
2 and the first load 14 are connected, and the output terminal 1
A second DC power supply 13 and a second load 1 are connected between 7b and 17c.
5 series circuits are connected.

次に、上記実施例の動作を説明する。Next, the operation of the above embodiment will be explained.

第1の出力用MOSFET4はノーマリ・オン型であり
負荷電流が流れている。従って、第3の抵抗6ではバイ
アス電圧が発生し、第3の制御用トランジスタ7を導通
状態としている。この状態で、入力端子16a、16b
間に入力信号が通電されると、発光ダイオード1が光信
号を発生し、この光信号を受光して第2のフォトダイオ
ードアレイ3では光起電力が発生する。そのうち光it
流は第2、第3の制御用トランジスタ9.7を介して第
2の抵抗11へと流れる。従って、第2の抵抗11はバ
イアス電圧を発生し、第2の制御用トランジスタ9を高
抵抗状態にバイアスする。しかし、上記のように第3の
制御用トランジスタ7が導通状態にあるため、第2のフ
ォトダイオードアレイ3にて発生する光起電力は第2の
出力用MOSFET5に印加されることはない。
The first output MOSFET 4 is normally on type, and a load current flows through it. Therefore, a bias voltage is generated in the third resistor 6, making the third control transistor 7 conductive. In this state, input terminals 16a and 16b
When an input signal is applied during this period, the light emitting diode 1 generates an optical signal, and upon receiving this optical signal, the second photodiode array 3 generates a photovoltaic force. One of these days it will be light
The current flows to the second resistor 11 via the second and third control transistors 9.7. Therefore, the second resistor 11 generates a bias voltage and biases the second control transistor 9 to a high resistance state. However, since the third control transistor 7 is in the conductive state as described above, the photovoltaic force generated in the second photodiode array 3 is not applied to the second output MOSFET 5.

一方、発光ダイオードlにて発生した光信号によって第
1のフォトダイオードアレイ2においても光電流が発生
し、第1の制御用トランジスタ8及び第1の抵抗lOを
介して流れることにより、第1の抵抗10において発生
した電圧が第1の制御用トランジスタ8を高抵抗状態に
バイアスし、第1のフォトダイオードアレイ2において
発生した光起電力は第1の出力用MOSFET4に印加
され、第1の出力用MOSFET4を非導通状態にする
。
On the other hand, a photocurrent is also generated in the first photodiode array 2 due to the optical signal generated by the light emitting diode l, and the photocurrent flows through the first control transistor 8 and the first resistor lO. The voltage generated in the resistor 10 biases the first control transistor 8 to a high resistance state, and the photovoltaic force generated in the first photodiode array 2 is applied to the first output MOSFET 4, and the first control transistor 8 is applied to the first output MOSFET 4. MOSFET 4 is made non-conductive.

第1の出力用MOSFET4が非導通状態となることに
より、第1の直流電源I2及び第1の負荷14を通して
流れる負荷電流が遮断され、第3の抵抗6にて発生して
いた電圧が消失することにより、第3の制御用トランジ
スタ7が非導通状態となるため、第2のフォトダイオー
ドアレイ3において発生している光起電力が第2の出力
用MOSFET5に印加され、この出力用MOSFET
5を導通状態にする。
When the first output MOSFET 4 becomes non-conductive, the load current flowing through the first DC power supply I2 and the first load 14 is cut off, and the voltage generated at the third resistor 6 disappears. As a result, the third control transistor 7 becomes non-conductive, and the photovoltaic force generated in the second photodiode array 3 is applied to the second output MOSFET 5.
5 becomes conductive.

以上のように、a接点側が導通状態となる前にb接点側
が非導通状態となり、BBMが実現されるものである。
As described above, the B contact side becomes non-conductive before the A contact side becomes conductive, and BBM is realized.

なお、上記実施例においては、第1及び第2の出力用M
OSFET4.5のそれぞれのゲート・ソース間の蓄積
電荷を放電する放電回路18.19を、それぞれノーマ
リ・オン型の制御用トランジスタ8.9及び抵抗10.
11で構成したが、本発明がこれに限定されるものでな
いことは勿論である。
In the above embodiment, the first and second output M
A discharge circuit 18.19 for discharging the accumulated charge between the gate and source of each OSFET 4.5 is connected to a normally-on control transistor 8.9 and a resistor 10.19, respectively.
11, but it goes without saying that the present invention is not limited to this.

[発明の効果1 本発明にあっては、上述のように、第2の出力用MOS
FETのゲート・ソース間にノーマリ・オン型の制御用
トランジスタを接続し、これを第1の出力用MOSFE
Tを流れる負荷電流によりバイアス抵抗において発生す
る電圧によって導通・非導通を切り替えるようにしたた
め、第1の出力用MOS F ETが非導通状態となり
負荷電流が遮断されることで、前記抵抗において発生し
ていたバイアス電圧が消失して初めて第2の出力用MO
SFETに第2のフォトダイオードアレイが発する光起
電力が印加され導通状態となることになる。従って、本
発明によれば、フォトダイオードアレイ等の能力を変え
ることなく、C接点型の半導体リレーにおいてBBMを
実現できる光結合型のリレー回路を提供できる。
[Effect 1 of the Invention In the present invention, as described above, the second output MOS
A normally-on control transistor is connected between the gate and source of the FET, and this is connected to the first output MOSFE.
Since conduction and non-conduction are switched by the voltage generated in the bias resistor due to the load current flowing through T, the first output MOS FET becomes non-conductive and the load current is cut off, thereby reducing the voltage generated in the bias resistor. Only after the bias voltage that had been applied disappears does the second output MO
The photovoltaic force generated by the second photodiode array is applied to the SFET, and the SFET becomes conductive. Therefore, according to the present invention, it is possible to provide an optically coupled relay circuit that can realize BBM in a C-contact type semiconductor relay without changing the capabilities of the photodiode array or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図である。 1・・・発光ダイオード、2・・・のフォトダイオード
アレイ、3・・・第2のフォトダイオードアレイ、4・
・・第1の出力用MOSFET、5・・・第2の出力用
MOSFET、6・・・バイアス抵抗、7・・・制御用
トランジスタ、17a、17b・・・出力端子、17c
・・・共通出力端子、18.19・・・放電回路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional example. DESCRIPTION OF SYMBOLS 1... Light emitting diode, 2... Photodiode array, 3... Second photodiode array, 4...
...First output MOSFET, 5...Second output MOSFET, 6...Bias resistor, 7...Control transistor, 17a, 17b...Output terminal, 17c
...Common output terminal, 18.19...Discharge circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)入力信号に応答して光信号を発生する発光ダイオ
ードと、 発光ダイオードの光信号を受光するようにそれぞれ配置
された第1及び第2のフォトダイオードアレイと、 第1及び第2のフォトダイオードアレイのそれぞれの光
起電力をゲート・ソース間に印加されてそれぞれのドレ
イン・ソース間の導通状態と非導通状態が切り替わるノ
ーマリ・オン型の第1の出力用MOSFET及びノーマ
リ・オフ型の第2の出力用MOSFETと、 第1の出力用MOSFETのソースへ接続され、第1の
出力用MOSFETを流れる負荷電流によってバイアス
電圧を発生するバイアス抵抗と、第2の出力用MOSF
ETのゲート・ソース間に接続され、バイアス抵抗によ
り発生する電圧によって導通状態となる制御用トランジ
スタと、第1及び第2の出力用MOSFETのそれぞれ
のゲート・ソース間の蓄積電荷を放電する放電回路とを
備え、 第1及び第2の出力用MOSFETの各ドレインはそれ
ぞれの出力端子に接続され、第1の出力用MOSFET
のソースは前記バイアス抵抗を介して共通出力端子に、
第2の出力用MOSFETのソースと共に接続されてい
ることを特徴とする光結合型リレー回路。
(1) A light emitting diode that generates an optical signal in response to an input signal; first and second photodiode arrays respectively arranged to receive the optical signal of the light emitting diode; and first and second photodiode arrays. A normally-on type first output MOSFET and a normally-off type first output MOSFET, in which the photovoltaic force of each of the diode arrays is applied between the gate and source to switch between a conductive state and a non-conductive state between the respective drains and sources. a bias resistor that is connected to the source of the first output MOSFET and generates a bias voltage by a load current flowing through the first output MOSFET; and a second output MOSFET.
a control transistor connected between the gate and source of the ET and turned on by a voltage generated by a bias resistor; and a discharge circuit that discharges accumulated charges between the gates and sources of each of the first and second output MOSFETs. The drains of the first and second output MOSFETs are connected to their respective output terminals, and the first output MOSFET
The source of is connected to the common output terminal via the bias resistor,
An optically coupled relay circuit characterized in that it is connected together with a source of a second output MOSFET.
JP2123806A 1990-05-14 1990-05-14 Optical coupling type relay circuit Pending JPH0420010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123806A JPH0420010A (en) 1990-05-14 1990-05-14 Optical coupling type relay circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123806A JPH0420010A (en) 1990-05-14 1990-05-14 Optical coupling type relay circuit

Publications (1)

Publication Number Publication Date
JPH0420010A true JPH0420010A (en) 1992-01-23

Family

ID=14869789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123806A Pending JPH0420010A (en) 1990-05-14 1990-05-14 Optical coupling type relay circuit

Country Status (1)

Country Link
JP (1) JPH0420010A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172552B1 (en) 1997-10-17 2001-01-09 Nec Corporation FET device for use in solid-state relay
JP2014167962A (en) * 2013-02-28 2014-09-11 Toshiba Corp Optical coupling device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172552B1 (en) 1997-10-17 2001-01-09 Nec Corporation FET device for use in solid-state relay
JP2014167962A (en) * 2013-02-28 2014-09-11 Toshiba Corp Optical coupling device

Similar Documents

Publication Publication Date Title
CA1275708C (en) Semiconductor switching circuit
JPH10308529A (en) Semiconductor relay
JPH0481894B2 (en)
JP3470488B2 (en) Semiconductor relay circuit
JP2731654B2 (en) Optically coupled relay circuit
JP2731655B2 (en) Optically coupled relay circuit
JPH0477015A (en) Optical coupling type relay circuit
JP2919108B2 (en) Optically coupled relay circuit
JPH0365816A (en) Optical coupling type relay circuit
JPH05343972A (en) Semiconductor relay circuit
JP3451810B2 (en) Optically coupled semiconductor relay
JPH0563051B2 (en)
JPH08298447A (en) Semiconductor relay
JP2757438B2 (en) Optically coupled relay circuit
JPS62100017A (en) Semiconductor device
JP2003249676A (en) Optically coupled semiconductor relay device
JPH04159811A (en) Optical coupling type relay circuit
JPH0479175B2 (en)
JPH01129528A (en) Optical coupling type relay circuit
JPH11136113A (en) Semiconductor relay
JPH06164354A (en) Semiconductor relay
JPH03297219A (en) Optical coupling type relay circuit
JPH01235414A (en) Optically coupled relay circuit
JPH04349716A (en) Semiconductor relay circuit
JPH02244906A (en) Photocoupling type relay circuit