JPH0420124A - Digital signal processor - Google Patents
Digital signal processorInfo
- Publication number
- JPH0420124A JPH0420124A JP2125031A JP12503190A JPH0420124A JP H0420124 A JPH0420124 A JP H0420124A JP 2125031 A JP2125031 A JP 2125031A JP 12503190 A JP12503190 A JP 12503190A JP H0420124 A JPH0420124 A JP H0420124A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- converter
- emphasis
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力信号をアナログ−ディジタル変換(以下
、A−D変換と略す。)シ、信号処理を施した後ディジ
タル−アナログ変換(D−A変換)するディジタル信号
処理装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention performs analog-to-digital conversion (hereinafter abbreviated as A-D conversion) on an input signal, performs signal processing, and then performs digital-to-analog conversion (D-A conversion). This invention relates to a digital signal processing device that performs conversion.
従来の技術
第10図は、従来のディジタル信号処理装置のブロック
図を示すものであり、1は入力端子であり、アナログ信
号を入力する。3はA−D変換器であり、アナログ信号
をディジタル信号に変換する。4はディジタル信号処理
回路である。5.はD−A変換器であり、ディジタル信
号をアナログ信号に変換する。7は出力端子である。BACKGROUND ART FIG. 10 shows a block diagram of a conventional digital signal processing device. Reference numeral 1 designates an input terminal to which an analog signal is input. 3 is an A-D converter, which converts an analog signal into a digital signal. 4 is a digital signal processing circuit. 5. is a D-A converter and converts a digital signal into an analog signal. 7 is an output terminal.
以上のように構成された従来のディジタル信号処理装置
においては、入力端子1より入力されたアナログ入力信
号が、A−D変換器3にてディジタル信号に変換された
後、ディジタル信号処理装置によってディジタル信号処
理され、その後り−A変換器5によってアナログ信号に
変換されて、出力端子7に出力される。In the conventional digital signal processing device configured as described above, an analog input signal inputted from the input terminal 1 is converted into a digital signal by the A-D converter 3, and then converted into a digital signal by the digital signal processing device. The signal is processed, then converted into an analog signal by the A-A converter 5, and output to the output terminal 7.
発明が解決しようとする課題
しかしながら上記のような構成では、入力端子1より入
力されたアナログ入力信号がA−D変換器3にてディジ
タル信号に変換される際に、量子化ノイズを付加してし
まう。特に、A−D変換器3の非直線性誤差が大きい場
合にはこの量子化ノイズは特異な性質を持ち、アナログ
入力信号に含まれているノイズレベルを大きく増加させ
てしまうという問題点を有していた。そのためにA−D
変換器3は、アナログ入力信号のノイズレベルに応じて
非直線性誤差の極力小さいものを用いるか、または量子
化bit数を上げる必要があった。Problems to be Solved by the Invention However, in the above configuration, when the analog input signal input from the input terminal 1 is converted into a digital signal by the A-D converter 3, quantization noise is added. Put it away. In particular, when the non-linearity error of the A-D converter 3 is large, this quantization noise has unique properties and has the problem of greatly increasing the noise level contained in the analog input signal. Was. For that purpose A-D
For the converter 3, it is necessary to use a converter with a nonlinearity error as small as possible or to increase the number of quantization bits depending on the noise level of the analog input signal.
本発明はかかる点に鑑み、比較的非直線性誤差の大きい
A−D変換器を用いてもノイズレベルを増加させること
のないディジタル信号処理装置を提供することを目的と
する。In view of this, an object of the present invention is to provide a digital signal processing device that does not increase the noise level even when an A-D converter with a relatively large nonlinearity error is used.
課題を解決するための手段
本発明は、入力信号の高域成分を強調して出力するエン
ファシス手段と、前記エンファシス手段の出力をディジ
タル信号に変換するアナログ−ディジタル変換手段と、
前記アナログ−ディジタル変換手段より出力されたディ
ジタル信号を処理するディジタル信号処理手段と、前記
ディジタル信号処理手段より出力されたディジタル信号
をアナログ信号に変換するディジタル−アナログ変換手
段と、前記ディジタル−アナログ変換手段より出力され
たアナログ信号の高域成分を減衰して出力するディエン
ファシス手段とを備えたディジタル信号処理装置である
。Means for Solving the Problems The present invention includes: emphasis means for emphasizing and outputting high-frequency components of an input signal; and analog-to-digital conversion means for converting the output of the emphasis means into a digital signal.
digital signal processing means for processing the digital signal output from the analog-to-digital conversion means; digital-to-analog conversion means for converting the digital signal output from the digital signal processing means into an analog signal; and the digital-to-analog conversion means. The digital signal processing apparatus includes de-emphasis means for attenuating and outputting high-frequency components of an analog signal output from the means.
作用
本発明は上記した構成により、エンファシス手段によっ
て入力信号の高域成分が強調され、それにより入力信号
に含まれているノイズレベルが増加する。そしてアナロ
グ−ディジタル変換手段にて、高域成分が強調された入
力信号とともにレベルが増加したノイズをA−D変換す
るため、量子化ノイズの影響が軽減される。Effect of the Invention With the above-described configuration, the emphasis means emphasizes the high-frequency components of the input signal, thereby increasing the noise level contained in the input signal. Since the analog-to-digital conversion means performs AD conversion of the input signal with its high-frequency components emphasized and the noise whose level has increased, the influence of quantization noise is reduced.
実施例
第1図は、本発明の第1の実施例におけるディジタル信
号処理装置のブロック図を示すものである。第1図にお
いて、1は入力端子であり、アナログ信号を入力する。Embodiment FIG. 1 shows a block diagram of a digital signal processing apparatus in a first embodiment of the present invention. In FIG. 1, 1 is an input terminal to which an analog signal is input.
2はエンファシス回路であり、入力信号の高域成分を強
調する。3はA−D変換器であり、アナログ信号をディ
ジタル信号に変換する。4はディジタル信号処理回路で
ある。2 is an emphasis circuit, which emphasizes the high frequency components of the input signal. 3 is an A-D converter, which converts an analog signal into a digital signal. 4 is a digital signal processing circuit.
5はD−A変換器であり、ディジタル信号をアナログ信
号に変換する。6はディエンファシス回路であり、入力
信号の高域成分を減衰させる。7は出力端子である。5 is a DA converter, which converts a digital signal into an analog signal. 6 is a de-emphasis circuit that attenuates high-frequency components of the input signal. 7 is an output terminal.
以上のように構成された本実施例のディジタル信号処理
装置について、以下その動作を説明する。The operation of the digital signal processing device of this embodiment configured as described above will be described below.
入力端子1より入力されたアナログ入力信号は、エンフ
ァシス回@2に入力され高域成分を強調される。エンフ
ァシス回路2の周波数特性としては、例えば第5図に示
した周波数レスポンスのものが用いられる。このとき入
力信号の高域成分が強調されるとともに、その入力信号
に含まれているノイズレベルも増加される。ノイズレベ
ルが増加された入力信号は、A−D変換器3にてディジ
タル信号に変換される。そして、ディジタル信号処理装
置によってディジタル信号処理され、その後D−A変換
器5によってアナログ信号に変換される。An analog input signal inputted from input terminal 1 is inputted to emphasis circuit @2, and high-frequency components are emphasized. As the frequency characteristic of the emphasis circuit 2, for example, the frequency response shown in FIG. 5 is used. At this time, the high frequency components of the input signal are emphasized, and the noise level included in the input signal is also increased. The input signal with increased noise level is converted into a digital signal by the AD converter 3. The signal is then digitally processed by a digital signal processing device, and then converted into an analog signal by a DA converter 5.
D−A変換器5より出力された信号は、ディエンファシ
ス回路6に入力され高域成分を減衰させる。The signal output from the DA converter 5 is input to a de-emphasis circuit 6 to attenuate high frequency components.
ディエンファシス回路6の周波数特性としては、例えば
第6図に示した周波数レスポンスのものが用いられる。As the frequency characteristic of the de-emphasis circuit 6, for example, the frequency response shown in FIG. 6 is used.
この第6図の周波数レスポンスは、第5図の周波数レス
ポンスに対して、全く逆の特性となっている。よって、
エンファシス回路2により強調された入力信号の高域成
分およびノイズレベルはディエンファシス回路6により
減衰され、元の信号に戻されるとともに、A−D変換器
3により付加された量子化ノイズの影響が軽減される。The frequency response shown in FIG. 6 has completely opposite characteristics to the frequency response shown in FIG. Therefore,
The high-frequency components and noise level of the input signal emphasized by the emphasis circuit 2 are attenuated by the de-emphasis circuit 6 and returned to the original signal, and the influence of quantization noise added by the A-D converter 3 is reduced. be done.
そして、ディエンファシス回路6より出力された信号は
出力端子7より出力される。The signal output from the de-emphasis circuit 6 is output from the output terminal 7.
次に、A−D変換器3の非直線性誤差による入力信号の
ノイズレベルの増加について第2図〜第4図を基にさら
に詳しく説明する。第2図は非直線性誤差の少ないA−
D変換器におけるノイズ信号の入出力特性を示したもの
である。第2図において、横軸はアナログ入力レベルを
示し、縦軸はディジタル出力レベル、しいてはD−A変
換器よりの出力レベルを示す。A−D変換器の非直線正
誤差が少なくても、量子化bit数に基づく量子化ノイ
ズは必ず存在し、同図のごとく階段状の入出力特性とな
る。入力ノイズ信号aは、振幅9周波数とともにランダ
ムなものであるが、その実効最大振幅を最小量子化レベ
ルの約3〜5倍ほどのVaiに設定する。入力ノイズ信
号aのサンプリング点を図中に示した・印の点とすると
、出力ノイズ信号aは第2図に示したようになり、その
振幅はVaoとなって入力ノイズ信号aの振幅Vaiと
それほど大きく変わらないレベルとなる。Next, the increase in the noise level of the input signal due to the nonlinearity error of the A-D converter 3 will be explained in more detail based on FIGS. 2 to 4. Figure 2 shows A- with less non-linearity error.
It shows the input/output characteristics of noise signals in the D converter. In FIG. 2, the horizontal axis shows the analog input level, and the vertical axis shows the digital output level, that is, the output level from the DA converter. Even if the non-linear positive error of the A-D converter is small, quantization noise based on the number of quantization bits always exists, resulting in step-like input/output characteristics as shown in the figure. Although the input noise signal a has an amplitude of 9 frequencies and is random, its effective maximum amplitude is set to Vai, which is about 3 to 5 times the minimum quantization level. If the sampling point of the input noise signal a is the point marked * in the figure, the output noise signal a will be as shown in Figure 2, and its amplitude will be Vao, which is equal to the amplitude Vai of the input noise signal a. The level will not change that much.
第3図は非直線性誤差の大きいA−D変換器におけるノ
イズ信号の入出力特性を示したものである。第3図にお
いて横軸、縦軸の設定は、第2図の場合と同じである。FIG. 3 shows the input/output characteristics of noise signals in an A-D converter with large nonlinearity errors. In FIG. 3, the settings of the horizontal and vertical axes are the same as in FIG. 2.
また、入力ノイズ信号すの設定も第2図の入力ノイズ信
号aと全く同じである。しかし、非直線性誤差が大きい
ために出力ノイズ信号すは第3図に示したようになり、
その振幅はVboとなって、入力ノイズ信号すの振幅V
biよりもかなり大きなレベルとなる。このように同じ
量子化bit数をもったA−D変換器においても、非直
線性誤差の違いによって量子化ノイズの影響は大きく異
なることが分かる。このような非直線性誤差の影響も含
めた量子化bit数を実効bit数と呼ぶことがある。Furthermore, the setting of the input noise signal a is exactly the same as the input noise signal a in FIG. However, due to the large nonlinearity error, the output noise signal becomes as shown in Figure 3.
Its amplitude becomes Vbo, and the amplitude of the input noise signal V
The level is considerably higher than bi. As described above, it can be seen that even in A-D converters having the same number of quantization bits, the influence of quantization noise varies greatly depending on the difference in nonlinearity error. The number of quantization bits including the influence of such nonlinearity errors is sometimes referred to as the effective number of bits.
次に、第4図は非直線性誤差の大きいA−D変換器にお
いて、エンファシス回路2にてレベルが増加したノイズ
信号の入出力特性を示したものである。第4図において
、横軸、縦軸の設定は第3図の場合と同じである。しか
し、入力ノイズ信号Cの実効最大振幅Vciは、エンフ
ァシス回路2にてレベルが増加されたとして、第3図に
示した入力ノイズ信号すの実行最大振幅Vbiの約2倍
に設定している。この場合の出力ノイズ信号Cは第4図
に示したようになり、その振幅はVcoとなって入力ノ
イズ信号Cの振幅Vciとそれほど大きく変わらないレ
ベルとなる。このように、ノイズ信号をエンファシス回
路にてレベルを増加してからA−D変換器に入力するこ
とにより、そのA−D変換器の非直線性誤差の影響が受
けにくくなることが分かる。Next, FIG. 4 shows the input/output characteristics of a noise signal whose level is increased in the emphasis circuit 2 in an A-D converter with a large nonlinearity error. In FIG. 4, the settings of the horizontal and vertical axes are the same as in FIG. 3. However, the effective maximum amplitude Vci of the input noise signal C is set to about twice the effective maximum amplitude Vbi of the input noise signal C shown in FIG. 3, assuming that the level is increased by the emphasis circuit 2. In this case, the output noise signal C becomes as shown in FIG. 4, and its amplitude becomes Vco, which is a level not significantly different from the amplitude Vci of the input noise signal C. As described above, it can be seen that by increasing the level of the noise signal in the emphasis circuit and then inputting it to the AD converter, the noise signal is less susceptible to the non-linearity error of the AD converter.
また、第1図の構成におけるディエンファシス回路6は
、前述したよう、にエンファシス回路2により強調され
た入力信号の高域成分およびノイズレベルを元のレベル
に戻すため減衰させるだけでなく、A−D変換器3によ
り付加された量子化ノイズの影響を減衰させる効果をも
持っている。Furthermore, as described above, the de-emphasis circuit 6 in the configuration of FIG. It also has the effect of attenuating the influence of quantization noise added by the D converter 3.
以上説明したように本実施例によれば、エンファシス回
路、ディエンファシス回路を設けることにより、非直線
性誤差の大きいA−D変換器においても、量子化−ノイ
ズの影響を受は難くすることができる。As explained above, according to this embodiment, by providing an emphasis circuit and a de-emphasis circuit, even an A-D converter with a large nonlinearity error can be made less susceptible to quantization noise. can.
次に、第7図は本発明の第2の実施例を示すディジタル
信号処理装置のブロック図である。第7図において、1
は入力端子であり、3はA−D変換器、4はディジタル
信号処理回路、5はD−A変換器、7は出力端子であり
、以上は第1図構成と同様なものである。第1図の構成
と異なるのは、エンファシス回路2の代わりに非線形エ
ンファシス回路8を、ディエンファシス回路6の代わり
に非線形ディエンファシス回路を設けた点である。Next, FIG. 7 is a block diagram of a digital signal processing device showing a second embodiment of the present invention. In Figure 7, 1
3 is an input terminal, 3 is an AD converter, 4 is a digital signal processing circuit, 5 is a DA converter, and 7 is an output terminal, which is the same as the configuration shown in FIG. The difference from the configuration shown in FIG. 1 is that a nonlinear emphasis circuit 8 is provided in place of the emphasis circuit 2, and a nonlinear deemphasis circuit is provided in place of the deemphasis circuit 6.
非線形エンファシス回路8の周波数特性としては、例え
ば第8図に示した周波数レスポンスのものが用いられる
。また、非線形ディエンファシス回路9の周波数特性と
しては、例えば第9図に示した周波数レスポンスのもの
が用いられる。この第8図の周波数レスポンスは、第9
図の周波数レスポンスに対して、全く逆の特性となって
いる。第8図、第9図の周波数レスポンスはともに、入
力レベルが小さくなるほどエンファシス量が大きくなる
非線形エンファシス特性となっている。As the frequency characteristic of the nonlinear emphasis circuit 8, for example, the frequency response shown in FIG. 8 is used. Further, as the frequency characteristic of the nonlinear de-emphasis circuit 9, for example, the frequency response shown in FIG. 9 is used. The frequency response in Fig. 8 is
The characteristics are completely opposite to the frequency response shown in the figure. The frequency responses in FIGS. 8 and 9 both have nonlinear emphasis characteristics in which the smaller the input level, the larger the amount of emphasis.
このように構成された第2の実施例のディジタル信号処
理装置においては、入力端子1より入力されたアナログ
入力信号は、非線形エンファシス回路8に入力され入力
信号の高域成分が強調されるとともに、その入力信号に
含まれているノイズレベルも増加される。このとき小さ
い入力ほどエンファシス量が大きくなるので、入力信号
の高域成分の強調量に比べてノイズレベルがより大きく
増加できる。その結果、後続のA−D変換器3の非直線
性誤差による量子化ノイズの影響をより大きく軽減する
ことができる。In the digital signal processing device of the second embodiment configured as described above, the analog input signal inputted from the input terminal 1 is inputted to the nonlinear emphasis circuit 8, and the high frequency components of the input signal are emphasized. The noise level contained in the input signal is also increased. At this time, the smaller the input, the greater the amount of emphasis, so the noise level can be increased more greatly than the amount of emphasis of the high-frequency components of the input signal. As a result, the influence of quantization noise due to non-linearity errors of the subsequent A-D converter 3 can be further reduced.
以上説明したように本実施例によれば、非線形エンファ
シス回路、非線形ディエンファシス回路を設けることに
より、非直線性誤差の大きいA−D変換器の、量子化ノ
イズの影響をより大きく軽減することができる。As explained above, according to this embodiment, by providing a nonlinear emphasis circuit and a nonlinear deemphasis circuit, it is possible to further reduce the influence of quantization noise of an A-D converter with a large nonlinearity error. can.
発明の詳細
な説明したように本発明によれば、比較的非直線性誤差
の大きいA−D変換器を用いても入力信号のノイズレベ
ルを増加させることがない。その結果、安価なA−D変
換器を用いることができ、トータルのコストを下げるこ
とができるなど、その実用的効果は大きい。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, even if an A-D converter with a relatively large nonlinearity error is used, the noise level of the input signal does not increase. As a result, an inexpensive A-D converter can be used, and the total cost can be reduced, which has great practical effects.
第1図は本発明の第1の実施例におけるディジタル信号
処理装置のブロック図、第2図〜第4図は同実施例の動
作波形図、第5図は同実施例のエンファシス回路の周波
数レスポンス特性図、第6図は同実施例のディエンファ
シス回路の周波数レスポンス特性図、第7図は本発明の
第2の実施例におけるディジタル信号処理装置のブロッ
ク図、第8図は同実施例の非線形エンファシス回路の周
波数レスポンス特性図、第9図は同実施例の非線形ディ
エンファシス回路の周波数レスポンス特性図、第10図
は従来のディジタル信号処理装置のブロック図である。
2・・・エンファシス回路、 3・・・A−D変換器
、4・・・ディジタル信号処理回路、 5・・・D−
A変換器、 6・・・ディエンファシス回路、 8
・・・非線形エンファシス回路、 9・・・非線形デ
ィエンファシス回路。
第
図
第
第
図
鶴
図
凋オ鮫
第
図
第
図
第1O図
周波数
間潰敷FIG. 1 is a block diagram of a digital signal processing device according to a first embodiment of the present invention, FIGS. 2 to 4 are operational waveform diagrams of the same embodiment, and FIG. 5 is a frequency response of an emphasis circuit of the same embodiment. 6 is a frequency response characteristic diagram of the de-emphasis circuit of the same embodiment, FIG. 7 is a block diagram of the digital signal processing device in the second embodiment of the present invention, and FIG. 8 is a nonlinear diagram of the same embodiment. FIG. 9 is a frequency response characteristic diagram of the emphasis circuit, FIG. 9 is a frequency response characteristic diagram of the nonlinear de-emphasis circuit of the same embodiment, and FIG. 10 is a block diagram of a conventional digital signal processing device. 2...Emphasis circuit, 3...A-D converter, 4...Digital signal processing circuit, 5...D-
A converter, 6... de-emphasis circuit, 8
...Nonlinear emphasis circuit, 9...Nonlinear de-emphasis circuit. Figure Figure Figure Figure 1 Crane Figure Decline Shark Figure Figure 1 Figure O
Claims (2)
シス手段と、 前記エンファシス手段の出力をディジタル信号に変換す
るアナログ−ディジタル変換手段と、前記アナログ−デ
ィジタル変換手段より出力されたディジタル信号を処理
するディジタル信号処理手段と、 前記ディジタル信号処理手段より出力されたディジタル
信号をアナログ信号に変換するディジタル−アナログ変
換手段と、 前記ディジタル−アナログ変換手段より出力されたアナ
ログ信号を入力し、高域成分を減衰して出力するディエ
ンファシス手段とを備えたディジタル信号処理装置。(1) Emphasis means for emphasizing and outputting high frequency components of an input signal; analog-to-digital conversion means for converting the output of the emphasis means into a digital signal; and a digital signal output from the analog-to-digital conversion means. digital signal processing means for processing; digital-to-analog conversion means for converting the digital signal output from the digital signal processing means into an analog signal; A digital signal processing device comprising de-emphasis means for attenuating and outputting components.
調量がより大きくなる高域強調特性を有する非線形エン
ファシス手段であり、ディエンファシス手段は、低レベ
ルの入力信号ほど減衰量がより大きくなる高域減衰特性
を有する非線形ディエンファシス手段である請求項1記
載のディジタル信号処理装置。(2) The emphasis means is a non-linear emphasis means having a high-frequency emphasis characteristic in which the amount of emphasis becomes larger as the input signal has a lower level. 2. The digital signal processing device according to claim 1, wherein the digital signal processing device is a nonlinear de-emphasis means having attenuation characteristics.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125031A JPH0420124A (en) | 1990-05-15 | 1990-05-15 | Digital signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125031A JPH0420124A (en) | 1990-05-15 | 1990-05-15 | Digital signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420124A true JPH0420124A (en) | 1992-01-23 |
Family
ID=14900135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2125031A Pending JPH0420124A (en) | 1990-05-15 | 1990-05-15 | Digital signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420124A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664528A (en) * | 1979-10-31 | 1981-06-01 | Toshiba Corp | Digital transmission system |
| JPS61206328A (en) * | 1985-03-07 | 1986-09-12 | エステイーシー ピーエルシー | A/d converter |
| JPH01309582A (en) * | 1988-06-08 | 1989-12-13 | Sony Corp | Video signal processing circuit |
-
1990
- 1990-05-15 JP JP2125031A patent/JPH0420124A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664528A (en) * | 1979-10-31 | 1981-06-01 | Toshiba Corp | Digital transmission system |
| JPS61206328A (en) * | 1985-03-07 | 1986-09-12 | エステイーシー ピーエルシー | A/d converter |
| JPH01309582A (en) * | 1988-06-08 | 1989-12-13 | Sony Corp | Video signal processing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589443B2 (en) | Method and apparatus for DC offset correction in a digital-to-analog converter | |
| US5148163A (en) | Digital to analog conversion circuit with dither and overflow prevention | |
| US4710747A (en) | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) | |
| EP0712559A1 (en) | Optimization of weighted signal-to-noise ratio for a digital video encoder | |
| CN1317880A (en) | Fluttering relaying on carrier for analog-to-digital conversion | |
| JPH02134010A (en) | Signal processor | |
| US3701028A (en) | Reduction of harmonic distortion | |
| EP0037259A1 (en) | Circuit arrangement and method for reducing quantization distortion in a signal processing device | |
| US5124707A (en) | Analog-to-digital converter utilizing band pass and band stop filtering | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPH0420124A (en) | Digital signal processor | |
| JPH0534855B2 (en) | ||
| JPH0456495B2 (en) | ||
| Scott et al. | A CMOS slope adaptive delta modulator | |
| US4600915A (en) | Digital-to-analog converter circuit | |
| GB2235599A (en) | Analogue to digital conversion systems | |
| JP2002528989A (en) | Delay compensation for analog-to-digital converter in sigma-delta modulator | |
| KR0149940B1 (en) | Narrowband Simple Wireless Linearizer Using Signal Processor | |
| JPS6221420B2 (en) | ||
| JPH0254624A (en) | Digital analog conversion circuit | |
| JP2563277B2 (en) | Video signal processing device | |
| JPH06332456A (en) | Distortion adding device | |
| JPH02285717A (en) | Dither device | |
| JPH0458620A (en) | Receiver | |
| JPH0685681A (en) | Sigmadelta data converter |