JPH0420124A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH0420124A JPH0420124A JP2125031A JP12503190A JPH0420124A JP H0420124 A JPH0420124 A JP H0420124A JP 2125031 A JP2125031 A JP 2125031A JP 12503190 A JP12503190 A JP 12503190A JP H0420124 A JPH0420124 A JP H0420124A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- converter
- emphasis
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力信号をアナログ−ディジタル変換（以下
、Ａ−Ｄ変換と略す。）シ、信号処理を施した後ディジ
タル−アナログ変換（Ｄ−Ａ変換）するディジタル信号
処理装置に関するものである。
、Ａ−Ｄ変換と略す。）シ、信号処理を施した後ディジ
タル−アナログ変換（Ｄ−Ａ変換）するディジタル信号
処理装置に関するものである。
従来の技術
第１０図は、従来のディジタル信号処理装置のブロック
図を示すものであり、１は入力端子であり、アナログ信
号を入力する。３はＡ−Ｄ変換器であり、アナログ信号
をディジタル信号に変換する。４はディジタル信号処理
回路である。５．はＤ−Ａ変換器であり、ディジタル信
号をアナログ信号に変換する。７は出力端子である。
図を示すものであり、１は入力端子であり、アナログ信
号を入力する。３はＡ−Ｄ変換器であり、アナログ信号
をディジタル信号に変換する。４はディジタル信号処理
回路である。５．はＤ−Ａ変換器であり、ディジタル信
号をアナログ信号に変換する。７は出力端子である。
以上のように構成された従来のディジタル信号処理装置
においては、入力端子１より入力されたアナログ入力信
号が、Ａ−Ｄ変換器３にてディジタル信号に変換された
後、ディジタル信号処理装置によってディジタル信号処
理され、その後り−Ａ変換器５によってアナログ信号に
変換されて、出力端子７に出力される。
においては、入力端子１より入力されたアナログ入力信
号が、Ａ−Ｄ変換器３にてディジタル信号に変換された
後、ディジタル信号処理装置によってディジタル信号処
理され、その後り−Ａ変換器５によってアナログ信号に
変換されて、出力端子７に出力される。
発明が解決しようとする課題
しかしながら上記のような構成では、入力端子１より入
力されたアナログ入力信号がＡ−Ｄ変換器３にてディジ
タル信号に変換される際に、量子化ノイズを付加してし
まう。特に、Ａ−Ｄ変換器３の非直線性誤差が大きい場
合にはこの量子化ノイズは特異な性質を持ち、アナログ
入力信号に含まれているノイズレベルを大きく増加させ
てしまうという問題点を有していた。そのためにＡ−Ｄ
変換器３は、アナログ入力信号のノイズレベルに応じて
非直線性誤差の極力小さいものを用いるか、または量子
化ｂｉｔ数を上げる必要があった。
力されたアナログ入力信号がＡ−Ｄ変換器３にてディジ
タル信号に変換される際に、量子化ノイズを付加してし
まう。特に、Ａ−Ｄ変換器３の非直線性誤差が大きい場
合にはこの量子化ノイズは特異な性質を持ち、アナログ
入力信号に含まれているノイズレベルを大きく増加させ
てしまうという問題点を有していた。そのためにＡ−Ｄ
変換器３は、アナログ入力信号のノイズレベルに応じて
非直線性誤差の極力小さいものを用いるか、または量子
化ｂｉｔ数を上げる必要があった。
本発明はかかる点に鑑み、比較的非直線性誤差の大きい
Ａ−Ｄ変換器を用いてもノイズレベルを増加させること
のないディジタル信号処理装置を提供することを目的と
する。
Ａ−Ｄ変換器を用いてもノイズレベルを増加させること
のないディジタル信号処理装置を提供することを目的と
する。
課題を解決するための手段
本発明は、入力信号の高域成分を強調して出力するエン
ファシス手段と、前記エンファシス手段の出力をディジ
タル信号に変換するアナログ−ディジタル変換手段と、
前記アナログ−ディジタル変換手段より出力されたディ
ジタル信号を処理するディジタル信号処理手段と、前記
ディジタル信号処理手段より出力されたディジタル信号
をアナログ信号に変換するディジタル−アナログ変換手
段と、前記ディジタル−アナログ変換手段より出力され
たアナログ信号の高域成分を減衰して出力するディエン
ファシス手段とを備えたディジタル信号処理装置である
。
ファシス手段と、前記エンファシス手段の出力をディジ
タル信号に変換するアナログ−ディジタル変換手段と、
前記アナログ−ディジタル変換手段より出力されたディ
ジタル信号を処理するディジタル信号処理手段と、前記
ディジタル信号処理手段より出力されたディジタル信号
をアナログ信号に変換するディジタル−アナログ変換手
段と、前記ディジタル−アナログ変換手段より出力され
たアナログ信号の高域成分を減衰して出力するディエン
ファシス手段とを備えたディジタル信号処理装置である
。
作用
本発明は上記した構成により、エンファシス手段によっ
て入力信号の高域成分が強調され、それにより入力信号
に含まれているノイズレベルが増加する。そしてアナロ
グ−ディジタル変換手段にて、高域成分が強調された入
力信号とともにレベルが増加したノイズをＡ−Ｄ変換す
るため、量子化ノイズの影響が軽減される。
て入力信号の高域成分が強調され、それにより入力信号
に含まれているノイズレベルが増加する。そしてアナロ
グ−ディジタル変換手段にて、高域成分が強調された入
力信号とともにレベルが増加したノイズをＡ−Ｄ変換す
るため、量子化ノイズの影響が軽減される。
実施例
第１図は、本発明の第１の実施例におけるディジタル信
号処理装置のブロック図を示すものである。第１図にお
いて、１は入力端子であり、アナログ信号を入力する。
号処理装置のブロック図を示すものである。第１図にお
いて、１は入力端子であり、アナログ信号を入力する。
２はエンファシス回路であり、入力信号の高域成分を強
調する。３はＡ−Ｄ変換器であり、アナログ信号をディ
ジタル信号に変換する。４はディジタル信号処理回路で
ある。
調する。３はＡ−Ｄ変換器であり、アナログ信号をディ
ジタル信号に変換する。４はディジタル信号処理回路で
ある。
５はＤ−Ａ変換器であり、ディジタル信号をアナログ信
号に変換する。６はディエンファシス回路であり、入力
信号の高域成分を減衰させる。７は出力端子である。
号に変換する。６はディエンファシス回路であり、入力
信号の高域成分を減衰させる。７は出力端子である。
以上のように構成された本実施例のディジタル信号処理
装置について、以下その動作を説明する。
装置について、以下その動作を説明する。
入力端子１より入力されたアナログ入力信号は、エンフ
ァシス回＠２に入力され高域成分を強調される。エンフ
ァシス回路２の周波数特性としては、例えば第５図に示
した周波数レスポンスのものが用いられる。このとき入
力信号の高域成分が強調されるとともに、その入力信号
に含まれているノイズレベルも増加される。ノイズレベ
ルが増加された入力信号は、Ａ−Ｄ変換器３にてディジ
タル信号に変換される。そして、ディジタル信号処理装
置によってディジタル信号処理され、その後Ｄ−Ａ変換
器５によってアナログ信号に変換される。
ァシス回＠２に入力され高域成分を強調される。エンフ
ァシス回路２の周波数特性としては、例えば第５図に示
した周波数レスポンスのものが用いられる。このとき入
力信号の高域成分が強調されるとともに、その入力信号
に含まれているノイズレベルも増加される。ノイズレベ
ルが増加された入力信号は、Ａ−Ｄ変換器３にてディジ
タル信号に変換される。そして、ディジタル信号処理装
置によってディジタル信号処理され、その後Ｄ−Ａ変換
器５によってアナログ信号に変換される。
Ｄ−Ａ変換器５より出力された信号は、ディエンファシ
ス回路６に入力され高域成分を減衰させる。
ス回路６に入力され高域成分を減衰させる。
ディエンファシス回路６の周波数特性としては、例えば
第６図に示した周波数レスポンスのものが用いられる。
第６図に示した周波数レスポンスのものが用いられる。
この第６図の周波数レスポンスは、第５図の周波数レス
ポンスに対して、全く逆の特性となっている。よって、
エンファシス回路２により強調された入力信号の高域成
分およびノイズレベルはディエンファシス回路６により
減衰され、元の信号に戻されるとともに、Ａ−Ｄ変換器
３により付加された量子化ノイズの影響が軽減される。
ポンスに対して、全く逆の特性となっている。よって、
エンファシス回路２により強調された入力信号の高域成
分およびノイズレベルはディエンファシス回路６により
減衰され、元の信号に戻されるとともに、Ａ−Ｄ変換器
３により付加された量子化ノイズの影響が軽減される。
そして、ディエンファシス回路６より出力された信号は
出力端子７より出力される。
出力端子７より出力される。
次に、Ａ−Ｄ変換器３の非直線性誤差による入力信号の
ノイズレベルの増加について第２図〜第４図を基にさら
に詳しく説明する。第２図は非直線性誤差の少ないＡ−
Ｄ変換器におけるノイズ信号の入出力特性を示したもの
である。第２図において、横軸はアナログ入力レベルを
示し、縦軸はディジタル出力レベル、しいてはＤ−Ａ変
換器よりの出力レベルを示す。Ａ−Ｄ変換器の非直線正
誤差が少なくても、量子化ｂｉｔ数に基づく量子化ノイ
ズは必ず存在し、同図のごとく階段状の入出力特性とな
る。入力ノイズ信号ａは、振幅９周波数とともにランダ
ムなものであるが、その実効最大振幅を最小量子化レベ
ルの約３〜５倍ほどのＶａｉに設定する。入力ノイズ信
号ａのサンプリング点を図中に示した・印の点とすると
、出力ノイズ信号ａは第２図に示したようになり、その
振幅はＶａｏとなって入力ノイズ信号ａの振幅Ｖａｉと
それほど大きく変わらないレベルとなる。
ノイズレベルの増加について第２図〜第４図を基にさら
に詳しく説明する。第２図は非直線性誤差の少ないＡ−
Ｄ変換器におけるノイズ信号の入出力特性を示したもの
である。第２図において、横軸はアナログ入力レベルを
示し、縦軸はディジタル出力レベル、しいてはＤ−Ａ変
換器よりの出力レベルを示す。Ａ−Ｄ変換器の非直線正
誤差が少なくても、量子化ｂｉｔ数に基づく量子化ノイ
ズは必ず存在し、同図のごとく階段状の入出力特性とな
る。入力ノイズ信号ａは、振幅９周波数とともにランダ
ムなものであるが、その実効最大振幅を最小量子化レベ
ルの約３〜５倍ほどのＶａｉに設定する。入力ノイズ信
号ａのサンプリング点を図中に示した・印の点とすると
、出力ノイズ信号ａは第２図に示したようになり、その
振幅はＶａｏとなって入力ノイズ信号ａの振幅Ｖａｉと
それほど大きく変わらないレベルとなる。
第３図は非直線性誤差の大きいＡ−Ｄ変換器におけるノ
イズ信号の入出力特性を示したものである。第３図にお
いて横軸、縦軸の設定は、第２図の場合と同じである。
イズ信号の入出力特性を示したものである。第３図にお
いて横軸、縦軸の設定は、第２図の場合と同じである。
また、入力ノイズ信号すの設定も第２図の入力ノイズ信
号ａと全く同じである。しかし、非直線性誤差が大きい
ために出力ノイズ信号すは第３図に示したようになり、
その振幅はＶｂｏとなって、入力ノイズ信号すの振幅Ｖ
ｂｉよりもかなり大きなレベルとなる。このように同じ
量子化ｂｉｔ数をもったＡ−Ｄ変換器においても、非直
線性誤差の違いによって量子化ノイズの影響は大きく異
なることが分かる。このような非直線性誤差の影響も含
めた量子化ｂｉｔ数を実効ｂｉｔ数と呼ぶことがある。
号ａと全く同じである。しかし、非直線性誤差が大きい
ために出力ノイズ信号すは第３図に示したようになり、
その振幅はＶｂｏとなって、入力ノイズ信号すの振幅Ｖ
ｂｉよりもかなり大きなレベルとなる。このように同じ
量子化ｂｉｔ数をもったＡ−Ｄ変換器においても、非直
線性誤差の違いによって量子化ノイズの影響は大きく異
なることが分かる。このような非直線性誤差の影響も含
めた量子化ｂｉｔ数を実効ｂｉｔ数と呼ぶことがある。
次に、第４図は非直線性誤差の大きいＡ−Ｄ変換器にお
いて、エンファシス回路２にてレベルが増加したノイズ
信号の入出力特性を示したものである。第４図において
、横軸、縦軸の設定は第３図の場合と同じである。しか
し、入力ノイズ信号Ｃの実効最大振幅Ｖｃｉは、エンフ
ァシス回路２にてレベルが増加されたとして、第３図に
示した入力ノイズ信号すの実行最大振幅Ｖｂｉの約２倍
に設定している。この場合の出力ノイズ信号Ｃは第４図
に示したようになり、その振幅はＶｃｏとなって入力ノ
イズ信号Ｃの振幅Ｖｃｉとそれほど大きく変わらないレ
ベルとなる。このように、ノイズ信号をエンファシス回
路にてレベルを増加してからＡ−Ｄ変換器に入力するこ
とにより、そのＡ−Ｄ変換器の非直線性誤差の影響が受
けにくくなることが分かる。
いて、エンファシス回路２にてレベルが増加したノイズ
信号の入出力特性を示したものである。第４図において
、横軸、縦軸の設定は第３図の場合と同じである。しか
し、入力ノイズ信号Ｃの実効最大振幅Ｖｃｉは、エンフ
ァシス回路２にてレベルが増加されたとして、第３図に
示した入力ノイズ信号すの実行最大振幅Ｖｂｉの約２倍
に設定している。この場合の出力ノイズ信号Ｃは第４図
に示したようになり、その振幅はＶｃｏとなって入力ノ
イズ信号Ｃの振幅Ｖｃｉとそれほど大きく変わらないレ
ベルとなる。このように、ノイズ信号をエンファシス回
路にてレベルを増加してからＡ−Ｄ変換器に入力するこ
とにより、そのＡ−Ｄ変換器の非直線性誤差の影響が受
けにくくなることが分かる。
また、第１図の構成におけるディエンファシス回路６は
、前述したよう、にエンファシス回路２により強調され
た入力信号の高域成分およびノイズレベルを元のレベル
に戻すため減衰させるだけでなく、Ａ−Ｄ変換器３によ
り付加された量子化ノイズの影響を減衰させる効果をも
持っている。
、前述したよう、にエンファシス回路２により強調され
た入力信号の高域成分およびノイズレベルを元のレベル
に戻すため減衰させるだけでなく、Ａ−Ｄ変換器３によ
り付加された量子化ノイズの影響を減衰させる効果をも
持っている。
以上説明したように本実施例によれば、エンファシス回
路、ディエンファシス回路を設けることにより、非直線
性誤差の大きいＡ−Ｄ変換器においても、量子化−ノイ
ズの影響を受は難くすることができる。
路、ディエンファシス回路を設けることにより、非直線
性誤差の大きいＡ−Ｄ変換器においても、量子化−ノイ
ズの影響を受は難くすることができる。
次に、第７図は本発明の第２の実施例を示すディジタル
信号処理装置のブロック図である。第７図において、１
は入力端子であり、３はＡ−Ｄ変換器、４はディジタル
信号処理回路、５はＤ−Ａ変換器、７は出力端子であり
、以上は第１図構成と同様なものである。第１図の構成
と異なるのは、エンファシス回路２の代わりに非線形エ
ンファシス回路８を、ディエンファシス回路６の代わり
に非線形ディエンファシス回路を設けた点である。
信号処理装置のブロック図である。第７図において、１
は入力端子であり、３はＡ−Ｄ変換器、４はディジタル
信号処理回路、５はＤ−Ａ変換器、７は出力端子であり
、以上は第１図構成と同様なものである。第１図の構成
と異なるのは、エンファシス回路２の代わりに非線形エ
ンファシス回路８を、ディエンファシス回路６の代わり
に非線形ディエンファシス回路を設けた点である。
非線形エンファシス回路８の周波数特性としては、例え
ば第８図に示した周波数レスポンスのものが用いられる
。また、非線形ディエンファシス回路９の周波数特性と
しては、例えば第９図に示した周波数レスポンスのもの
が用いられる。この第８図の周波数レスポンスは、第９
図の周波数レスポンスに対して、全く逆の特性となって
いる。第８図、第９図の周波数レスポンスはともに、入
力レベルが小さくなるほどエンファシス量が大きくなる
非線形エンファシス特性となっている。
ば第８図に示した周波数レスポンスのものが用いられる
。また、非線形ディエンファシス回路９の周波数特性と
しては、例えば第９図に示した周波数レスポンスのもの
が用いられる。この第８図の周波数レスポンスは、第９
図の周波数レスポンスに対して、全く逆の特性となって
いる。第８図、第９図の周波数レスポンスはともに、入
力レベルが小さくなるほどエンファシス量が大きくなる
非線形エンファシス特性となっている。
このように構成された第２の実施例のディジタル信号処
理装置においては、入力端子１より入力されたアナログ
入力信号は、非線形エンファシス回路８に入力され入力
信号の高域成分が強調されるとともに、その入力信号に
含まれているノイズレベルも増加される。このとき小さ
い入力ほどエンファシス量が大きくなるので、入力信号
の高域成分の強調量に比べてノイズレベルがより大きく
増加できる。その結果、後続のＡ−Ｄ変換器３の非直線
性誤差による量子化ノイズの影響をより大きく軽減する
ことができる。
理装置においては、入力端子１より入力されたアナログ
入力信号は、非線形エンファシス回路８に入力され入力
信号の高域成分が強調されるとともに、その入力信号に
含まれているノイズレベルも増加される。このとき小さ
い入力ほどエンファシス量が大きくなるので、入力信号
の高域成分の強調量に比べてノイズレベルがより大きく
増加できる。その結果、後続のＡ−Ｄ変換器３の非直線
性誤差による量子化ノイズの影響をより大きく軽減する
ことができる。
以上説明したように本実施例によれば、非線形エンファ
シス回路、非線形ディエンファシス回路を設けることに
より、非直線性誤差の大きいＡ−Ｄ変換器の、量子化ノ
イズの影響をより大きく軽減することができる。
シス回路、非線形ディエンファシス回路を設けることに
より、非直線性誤差の大きいＡ−Ｄ変換器の、量子化ノ
イズの影響をより大きく軽減することができる。
発明の詳細
な説明したように本発明によれば、比較的非直線性誤差
の大きいＡ−Ｄ変換器を用いても入力信号のノイズレベ
ルを増加させることがない。その結果、安価なＡ−Ｄ変
換器を用いることができ、トータルのコストを下げるこ
とができるなど、その実用的効果は大きい。
の大きいＡ−Ｄ変換器を用いても入力信号のノイズレベ
ルを増加させることがない。その結果、安価なＡ−Ｄ変
換器を用いることができ、トータルのコストを下げるこ
とができるなど、その実用的効果は大きい。
第１図は本発明の第１の実施例におけるディジタル信号
処理装置のブロック図、第２図〜第４図は同実施例の動
作波形図、第５図は同実施例のエンファシス回路の周波
数レスポンス特性図、第６図は同実施例のディエンファ
シス回路の周波数レスポンス特性図、第７図は本発明の
第２の実施例におけるディジタル信号処理装置のブロッ
ク図、第８図は同実施例の非線形エンファシス回路の周
波数レスポンス特性図、第９図は同実施例の非線形ディ
エンファシス回路の周波数レスポンス特性図、第１０図
は従来のディジタル信号処理装置のブロック図である。 ２・・・エンファシス回路、 ３・・・Ａ−Ｄ変換器
、４・・・ディジタル信号処理回路、 ５・・・Ｄ−
Ａ変換器、 ６・・・ディエンファシス回路、 ８
・・・非線形エンファシス回路、 ９・・・非線形デ
ィエンファシス回路。 第 図 第 第 図 鶴 図 凋オ鮫 第 図 第 図 第１Ｏ図 周波数 間潰敷
処理装置のブロック図、第２図〜第４図は同実施例の動
作波形図、第５図は同実施例のエンファシス回路の周波
数レスポンス特性図、第６図は同実施例のディエンファ
シス回路の周波数レスポンス特性図、第７図は本発明の
第２の実施例におけるディジタル信号処理装置のブロッ
ク図、第８図は同実施例の非線形エンファシス回路の周
波数レスポンス特性図、第９図は同実施例の非線形ディ
エンファシス回路の周波数レスポンス特性図、第１０図
は従来のディジタル信号処理装置のブロック図である。 ２・・・エンファシス回路、 ３・・・Ａ−Ｄ変換器
、４・・・ディジタル信号処理回路、 ５・・・Ｄ−
Ａ変換器、 ６・・・ディエンファシス回路、 ８
・・・非線形エンファシス回路、 ９・・・非線形デ
ィエンファシス回路。 第 図 第 第 図 鶴 図 凋オ鮫 第 図 第 図 第１Ｏ図 周波数 間潰敷
Claims (2)
- （１）入力信号の高域成分を強調して出力するエンファ
シス手段と、 前記エンファシス手段の出力をディジタル信号に変換す
るアナログ−ディジタル変換手段と、前記アナログ−デ
ィジタル変換手段より出力されたディジタル信号を処理
するディジタル信号処理手段と、 前記ディジタル信号処理手段より出力されたディジタル
信号をアナログ信号に変換するディジタル−アナログ変
換手段と、 前記ディジタル−アナログ変換手段より出力されたアナ
ログ信号を入力し、高域成分を減衰して出力するディエ
ンファシス手段とを備えたディジタル信号処理装置。 - （２）エンファシス手段は、低レベルの入力信号ほど強
調量がより大きくなる高域強調特性を有する非線形エン
ファシス手段であり、ディエンファシス手段は、低レベ
ルの入力信号ほど減衰量がより大きくなる高域減衰特性
を有する非線形ディエンファシス手段である請求項１記
載のディジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125031A JPH0420124A (ja) | 1990-05-15 | 1990-05-15 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2125031A JPH0420124A (ja) | 1990-05-15 | 1990-05-15 | ディジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420124A true JPH0420124A (ja) | 1992-01-23 |
Family
ID=14900135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2125031A Pending JPH0420124A (ja) | 1990-05-15 | 1990-05-15 | ディジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420124A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664528A (en) * | 1979-10-31 | 1981-06-01 | Toshiba Corp | Digital transmission system |
| JPS61206328A (ja) * | 1985-03-07 | 1986-09-12 | エステイーシー ピーエルシー | Ａ／ｄ変換器 |
| JPH01309582A (ja) * | 1988-06-08 | 1989-12-13 | Sony Corp | 映像信号処理回路 |
-
1990
- 1990-05-15 JP JP2125031A patent/JPH0420124A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5664528A (en) * | 1979-10-31 | 1981-06-01 | Toshiba Corp | Digital transmission system |
| JPS61206328A (ja) * | 1985-03-07 | 1986-09-12 | エステイーシー ピーエルシー | Ａ／ｄ変換器 |
| JPH01309582A (ja) * | 1988-06-08 | 1989-12-13 | Sony Corp | 映像信号処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589443B2 (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
| US5148163A (en) | Digital to analog conversion circuit with dither and overflow prevention | |
| US4710747A (en) | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) | |
| EP0712559A1 (en) | Optimization of weighted signal-to-noise ratio for a digital video encoder | |
| CN1317880A (zh) | 用于模拟－数字变换的依赖于载波的抖动 | |
| JPH02134010A (ja) | 信号処理装置 | |
| US3701028A (en) | Reduction of harmonic distortion | |
| EP0037259A1 (en) | Circuit arrangement and method for reducing quantization distortion in a signal processing device | |
| US5124707A (en) | Analog-to-digital converter utilizing band pass and band stop filtering | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPH0420124A (ja) | ディジタル信号処理装置 | |
| JPH0534855B2 (ja) | ||
| JPH0456495B2 (ja) | ||
| Scott et al. | A CMOS slope adaptive delta modulator | |
| US4600915A (en) | Digital-to-analog converter circuit | |
| GB2235599A (en) | Analogue to digital conversion systems | |
| JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
| KR0149940B1 (ko) | 신호 처리기를 이용한 협대역 간이 무선용 선형화기 | |
| JPS6221420B2 (ja) | ||
| JPH0254624A (ja) | ディジタルアナログ変換回路 | |
| JP2563277B2 (ja) | 映像信号処理装置 | |
| JPH06332456A (ja) | 歪み付加装置 | |
| JPH02285717A (ja) | ディザ装置 | |
| JPH0458620A (ja) | 受信装置 | |
| JPH0685681A (ja) | Σδデータコンバータ |