JPH04201273A - 画像形成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的〕 （産業上の利用分野） 二の発明は、例えば、外部装置外部装置からの画像デー
タを画像形成部で受信し、受信したデータをビットイメ
ージデータに展開してからプリント部で用紙上に記録画
像をプリントするレーザプリンタ等の画像形成装置に関
する。

（従来の技術） 従来、外部装置からの画像データを画像形成部で受信し
、受信したデータをビットイメージデータに展開してか
らプリント部（エンジン部）で用紙上に記録画像をプリ
ントするレーザプリンタ等の画像形成装置か実用化され
ている。

このような、レーザプリンタにおける画像形成は、帯電
、露光、現像、転写、剥離、清掃、定石等の各工程を経
て行われるようになっている。このような画像形成装置
では、感光体ドラムの回りに帯電装置、露鼻装置、現像
装置、転写装置、剥離装置、清掃装置等を順次配置し、
さらに剥離装置から用紙を受は入れる定着器を備え、感
光体ドラムの回転移動に応じて上記各装置を駆動するこ
とにより上記各画像形成工程を実行して、用紙上に画像
形成を行うようになっている。

このようなレーサプリンタの画像形成部では、外部装置
からのプリントデータをビットイメージデータに展開す
るための記憶装置を有し、この記憶装置に記憶されたビ
ットイメージデータに基づいて用紙へ印刷を行うように
している。

また、用紙へプリントする画像を１８０度だけ回転させ
ていわゆる画像を反転させた場合が生しるか、このよう
な場合には上記記憶装置に記憶される画像のビットイメ
ージデータを１８０度回転させる必要かある。

このため、従来の画素形成装置では、上記記憶装置の前
段に他の記憶装置を設けて画像のビットイメージデータ
を一旦記憶しておき、この前段の記憶装置から後段の記
憶装置へ格納されるビットイメージデータを１８０度回
転させるようにしている。

しかしながら、前段と後段の記憶装置が必要であり、コ
ストか上昇するのみならす、画像のビットイメージデー
タを反転させるための処理を要する分たけ全体の処理速
度が遅くなってしまうという欠点がある。

（発明が解決しようとする課題） この発明は、上記したように、前段と後段の記憶装置か
必要であり、コストが上昇するのみならず、画像のビッ
トイメージデータを反転させるための処理を要する分た
け全体の処理速度か遅くなってしまうという欠点を除去
するもので、画像データの回転処理を）行う際に、簡単
な装置構成でてき、かつ全体の処理速度を速くすること
ができる画像形成装置を提供することを目的とする。

〔発明の構成コ （課題を解決するための手段） 二の発明の画像形成装置は、複数ビットで構成された矩
形の画像データを記憶する第１の記憶手段、上記画像デ
ータを矩形領域として展開し記憶する第２の記憶手段、
上記画像データを読取る際に、上記第１の記憶手段のア
ドレスを指定する第１のアドレスカウンタ、上記画像デ
ータを展開して書込む際に、上記第２の記憶手段のアド
レスを指定する第２のアドレスカウンタ、この第２のア
ドレスカウンタの内容に対して減算処理を実行する処理
手段、上記第２のアドレスカウンタにより指定される読
取り開始アドレスを矩形領域の最終アドレスに設定する
設定手段、およびこの設定手段により読取開始のアドレ
スが設定され、かつ上記処理手段にて減算処理か行われ
る場合に上記画像データのビットを逆転したデータを形
成する制御手段により構成される。

（作用） この発明は、複数ビットで構成された矩形の画像データ
を第１の記憶手段で記憶し、上記画像データを第２の記
憶手段で矩形領域として展開して記憶し、上記画像デー
タを読取る際に、上記第１の記憶手段のアドレスを第１
のアドレスカウンタで指定し、上記画像データを展開し
て書込む際に、上記第２の記憶手段のアドレスを第２の
アドレスカウンタで指定し、この第２のアドレスカウン
タの内容に対して減算処理を処理手段で実行し、上記第
２のアドレスカウンタにより指定される読取り開始アド
レスを設定手段で矩形領域の最終アドレスに設定し、こ
の設定手段により読取開始のアドレスか設定され、かつ
上記処理手段にて減算処理か行われる場合に上記画像デ
ータのビットを逆転したデータを形成するようにしたも
のである。

（実施例） 以下、この発明の一実施例について図面を逼照して説明
する。

第２図はこの発明に係る画像形成装置、たとえばレーサ
プリンタとしての画像形成ユニット装置の構成を示すも
のである。

すなわち、レーザプリンタユ内には、レーサ光学系Ｉ２
、感光体ドラム１７、スコロトロンからなる帯電装置１
８、現像装置１９、コロトロンからなる転写装置２０、
除電装置としての前露光装置２１、定着装Ｗ３７、クリ
ーニング装置４５などのプロセス系の他、給紙カセット
２２ａ　、　２２ｂ　、送出ローラ２３ａ１２３ｂ１ア
ライニングローラ対２５、搬送カイト３６、ゲート３８
、排紙ローラ対３９．４２などか配設されている。上記
レーザ光学系１２は、レーザ光を発生する半導体レーザ
発振器（図示しない）、この発振器からのレーザ光を平
行光に補正するコリメータレンズ（図示しない）、この
レンズからのレーザ光を１走査ライン分ごとに反射する
８面体のミラ一部を有する回転体としてのポリゴンミラ
ー（回転ミラー）１３、ｆ・θレンズ１４、ミラー１５
、および上記ポリゴンミラー１３を回転（駆動）するミ
ラーモータ１６などから構成されている。

しかして、画像形成動作時においては、図示しない外部
機器（ホスト装置）もしくは操作パネルからの画像信号
に対応するレーザ光学系】２からのレーザ光か感光体ド
ラム１７の表面に結像される。

上記感光体ドラム１７は図示矢印方向に回転し、ます帯
電装置１８により表面か帯電され、次いてレーザ光学系
１２により画像信号に対応した露光か行われる。すなわ
ち、半導体レーサ発振器から発生されたレーザ光は、上
記ミラーモータ１６によるポリゴンミラー１３の回転に
ともなって感光体トラム１７の左から右方向に一定速度
で走査されることにより、その表面に静電潜像が形成さ
れる。この静電潜像は、現像装置１９によってトナーか
付着されることによって可視像化される。

一方、給紙カセット２２ａ１あるいは２２ｂの被画像形
成媒体としての用紙Ｐは送出ローラ２３ａ、あるいは２
３ｂで１枚ずつ取出され、用紙案内路２４を通ってアラ
イニングローラ対２５へ案内され、二〇ローラ対２５に
よって転写部へ送られるようになっている。

また、上記転写部へは、手差し給紙部４４から供給され
てアライニングローラ対２５へ案内された用紙Ｐが、前
記ホスト装置もしくは操作ノくネルからの指定に応して
送られるようになっている。

そして、転写部に送られた用紙Ｐは、転写装置２０の部
分て感光体トラム１７の表面と密着され、上記転写装置
２０の作用て感光体トラム１７上のトナー像か転写され
る。この転写された用紙Ｐは感光体トラム１７から剥離
され、搬送ガイド３６を介して定着装置３７へ送られ、
ここを通過することにより定着用の熱を発生するヒート
ローラ３７ａによって転写像か熱定着される。このヒー
トローラ３７ａ内には、加熱用のヒータランプ（図示し
ない）か内蔵されている。定着後の用紙Ｐは、排紙ロー
ラ対３９によってゲート３８を介して排紙トレイ４０上
に、または上記ゲート３Ｂによって上方の搬送路４１へ
送られ、排紙ローラ対４２によって排紙トレイ４３上に
排出されるようになっている。

また、転写後の感光体ドラム１７はクリーニング装置４
５で残留トナーが除去された後、前露光装置２１によっ
て残像が消去されることにより、次の画像形成動作が可
能な状態とされる。

なお、前記感光体トラム１７、帯電装置１８、現像装置
１９、前露光装！２１、定着装置３７、クリーニング装
置４５は、一体的にユニット化されており、電子写真プ
ロセスユニット６０としてプリンタ本体］に対して単独
で着脱できる構成とされている。

また、前記アライニングローラ対２５の前には、アライ
ニングローラ対２５などによる転写部への給紙ミスを検
知するためのアライニンクスイッチ４８か、前記排紙ロ
ーラ対３９の前には、それぞれ排紙ローラ対３９による
排紙ミスを検知する排紙スイッチ４９か設けられている
。

また、給紙カセット２２ａと２２ｂとの間には、装置本
体］内に設けられた各電気装置を制御して、電子写真プ
ロセスを完遂する動作を制御するエンジン制御回路７０
を搭載したエンジン制御基板、およびこのエンジン制御
回路７０の動作を制御するプリンタ制御回路７１を搭載
した基板か配置されている。

前記プリンタ制御回路７１０基板は機能追加（例えば書
体、漢字等の種類を増設するなと）の程度に応じて最大
３枚まで装着できるようになっており、さらに、最下段
に位置するプリンタ制御回路７１の基板の前端縁部に配
設された２箇所のＩＣカ−ト用コネクタ７２ａ　、　７
２ｂに本体１の開口部（図示しない）を介して機能追加
用ＩＣカート９５．９５（後述する）を挿入することに
よりさらに機能を追加できるようになっている。また、
最下段に位置するプリンタ制御回路７１の基板の左端面
部には、電子計算機、パーソナルコンピュータ、’７−
ドプロセツサなどの外部出力装置であるホスト装置８９
（後述する）と接続するコネクタ（図示しない）か配設
されている。

第１図はこの発明に係るプリンタ制御回路７１とホスト
装置８９からなる画像形成システムの構成を示すブロッ
ク図である。図において、ＣＰＵ８１はプリンタ制御回
路７Ｉ全体の制御を行うものである。

このＣＰＵ８１はホスト装置（外部装置）８９から送ら
れてくる画像データとしての文字のデータに対応するビ
ットマツプデータをＩＣカード９５から得てビデオＲＡ
Ｍ８５に記憶するものである。ＲＯＭＢ２は制御用プロ
グラムを記憶するもので、二のプログラムに従って上記
ＣＰＵ８１が動作するようになっている。ＲＡＭ８３は
ホスト装ｆ１９から送られてくる画像データを一時的に
蓄えるページバッファとして用いられるようになってい
る。拡張メモリ８４は、ホスト装置８９から送られてく
る画像データかビットマツプデータ等の大量のデータの
場合に、上記ＲＡＭ８３ては１ペ一ジ分のデータを格納
できない場合に用いられる大容量のメモリである。

ビデオＲＡＭ８５はビットイメージに展開されている画
像データつまりＩＣカード９５から供給されるビットマ
ツプデータが格納されるもので、この出力はパラレル−
シリアル変換回路８６に供給されるようになっている。

上記パラレル−シリアル変換回路８６は、上記ビデオＲ
ＡＭｌ１５においてビットイメージ（ピッ、トマップデ
ータ）に展開されている並列データとして送られてくる
画像データをシリアルデータに変換し、エンジン制御回
路７０に送出するものである。　　　　　　　゛ 反転制御回路９９は、第３図に示すように、第１のアド
レスカウンタ１０１、タイミング制御回路１０２、加算
減算切換回路１０３、反転有無切換回路１Ω４、第２の
アドレスカウンタ１０５、演算ユニット１０６、ビット
イメージ整列回路１０７によって構成されている。

第１のアドレスカウンタ１０１には、ＲＡＭ８３または
ＲＯＭｇ２内の画像データの読出しアドレスかセットさ
れるようになっている。タイミング制御回路１０２は、
幅と高さを規定したビットブロック（Ｂ　Ｉ　ＴＢＬＴ
）単位の転送を制御するものである。タイミング制御回
路１０２には、ビットブロックの処理終了確認用のルー
プカウンタ１０２ａが設けられている。加算減算切換回
路１０３は、第２のアドレスカウンタ１０５を加算に設
定するか減算に設定するかを切換えるものである。反転
有無切換回路１０４は、ビットイメージ整列回路１０７
か反転を行うか否かを切換えるものである。第２のアド
レスカウンタ１０５は、ビデオＲＡＭ８５に置ける書込
みアドレスを指定するものである。演算ユニット１０６
は、幅と高さを規定したビットブロック（Ｂ　Ｉ　ＴＢ
ＬＴ）単位の転送を行うとともに位置合わせを行うもの
である。ビットイメージ整列回路】０７は、反転有無切
換回路１０４の切換えに応してＲＡＭ１ｌ１３またはＲ
ＯＭ８２からのフォントデータをそのまま演算ユニット
１０６に出力するか、反転して演算ユニット１０６に出
力するものである。

ホストインタフェース８Ｂは、上記ホスト装置８９とこ
のプリンタ制御回路７１との間のデータの受渡しを行う
もので、シリアル転送ライン９０ａ及びパラレル転送ラ
イン９０ｂの２種類を備えている。そして、ホスト装置
８９との間で転送されるデータの種類に応じて適宜使い
分けることができるようになっている。エンジンインタ
フェース９１は、プリンタ制御回路７１とエンジン制御
回路７ｏとの間のインタフェース信号Ｓ３の受渡しを仲
介するものである。接続回路９３．９３ハ、ＩＣカート
９５．９５ヲコネクタＩａ、　Ｉｂに挿入したり、ある
いはコネクタＩａ。

１ｂから抜き取ったりする際に、ＩＣカード９５．９５
に供給する電源及び信号線を遮断しておき、挿抜時に発
生するノイズによりＩＣカード９５．９５に記憶されて
いるデータが破壊されるのを防止するものである。

操作パネル制御回路８７は、種々の操作を指示する上記
操作パネル１００の液晶表示器（図示しな（＼）に案内
メツセージを表示する制御、ＬＥＤ表示器（図示しない
）の点灯、消灯、点滅の制御、あるいは操作パネル１０
０から入力されたデータをＣＰＵ８１に送出する制御等
を行うものである。

また、内部／１ス９２は、上記ＣＰＵ８１、ＲＯＭｇ２
、ＲＡＭ８３、拡張メモリ８４、ビデオＲＡＭ８５、操
作パネル制御回路８７、ホストインタフェース８８、エ
ンジンインタフェース９１、反転制御回路９９、及び接
続回路９３との間で相互にデータの受渡しを行うバスで
ある。

次に、上記のような構成において反転動作につ照しつつ
説明する。すなわち、ＲＡＭ８３またはＲＯＭｇ２から
のイメージデータの転送を説明する。

ます、通常の転送を説明すると、第１のアドレスカウン
タ１０１には、ＣＰＵ８１により、ＲＡＭ８３またはＲ
ＯＭ８２内の矩形の画像データの先頭アドレス（フォン
トアドレス：　２００００１１）をセットする。

ついて、ＣＰＵ８１により、タイミンク制御回路１０２
にフォントの幅（ＷＳ−１６）　、高さ（Ｉｔｓ−１６
）、展開領域の幅（−“Ｄ−６４）　、高さ（ＨＤ−４
８）　、および正転を示すデータをそれぞれセットする
。二〇際、１８０度の回転でないため、タイミンク制御
回路１０２は、第２のアドレスカウンタ】０５に、スタ
ートポイント（ｘ、ｙ：１３．６）から算出されるピク
セルアドレス（ＷＤＸ　ｘ　＋　ｙ　：　Ｅｉ４Ｘ　６
＋１３−３８７Ｈ）をセットする。すなわち、第２のア
ドレスカウンタ１０５により指定される書込開始のアド
レス（３８７÷８−３０）１　）をビデオＲＡＮＩ８５
の矩形で定義される領域の先頭に設定する。次に、ＣＰ
Ｕ８］により、加算減算切換回路１０３か切換えられ、
第２のアドレスカウンタ１０５が加算に設定される。

ＣＰＵ８１により、反転有無切換回路＋０４か切換えら
れ、ビットイメージ整列回路１０７が反転無し７に設定
される。ＣＰＵ８１は、タイミ〉り制御回路１０２にシ
フト値（ＳＮＸ／１６　：　５Ｎ−１３）をセットする
。

ＣＰＵ８１は、タイミング制御回路１０２を動作開始と
する。

これにより、ＣＰＵ８１により、シフト値か「０」（Ｓ
Ｎ−０）か否かか調べられ、シフト値か「０」でない場
合、シフト有りか判断され、タイミング制御回路１０２
内のループカウンタ１０２ａにフォントの幅［警Ｓ／Ｉ
Ｂ＋Ｉ　Ｊかセットされる。また、ＣＰＬ７８１により
、シフト値か「０」と判断されｔ：場合、タイミング制
御回路１０２内のループカウンタ１０２ａにフォントの
幅ｒＷｓ／１６　Ｊかセットされる。

そして、第１のアドレスカウンタ１０１のアドレスに対
応する画像データがＲＡＭ８３またはＲＯＭ８２から読
取られ、ビットイメージ整列回路１０７をそのまま介し
て演算ユニット１０６に出力され、演算ユニット１０６
でビットブロック転送データに変換され、ビデオＲＡＭ
８５に出力される。ビデオＲＡＭ８５ては、第２のアド
レスカウンタ１０５により指定されるアドレスにデータ
が書込まれる。

この際、第１のアドレスカウンタ１０１のアドレスに対
応する画像データかＲＡＭ８３またはＲＯＭ８２から読
取られるごとに、反転なしのため、右へシフトと判断さ
れ、第１のアドレスカウンタ１０１のカウント値か「＋
２」更新され、第２のアドレスカウンタ］０５により指
定されるアドレスにデータか書込まれることに、第２の
アトしスカウンタ１０５のカウント値か「＋２」更新さ
れる。

そして、ＣＰＵ８１はループカウンタ１０２ａのカウン
ト値か終了に対応しているかを調べ、終了となっていな
い場合は、再び第１のアドレスカウンタ１０１のアドレ
スに対応する画像データのＲＡＭ８３またはＲＯＭ８２
からの読取りから行い、終了となっている場合は、高さ
（Ｉｔｓ−１６）分の回数の処理か終了したか否か調べ
る。高さ分の回数の処理か終了した場合、ＣＰＵ８１は
処理を終了し、高さ／）′）の回数の処理か終了してい
ない場合、ＣＰＵ８１は第２のアドレスカウンタ１０５
にｒＹ＝Ｙ＋Ｗ５Ｊとした（ＸＳＹ）からピクセルアド
レスをセットし、シフト値を調へる処理に戻る。

したかって、ＲＡ〜１８３またはＲＯＭｇ２内の矩形の
画像データか、順次読取られ、ビットイメージ整列回路
１０７によりそのまま出力され、かつ演算ユニット１０
６てビットブロック転送データに変換された後、ビデオ
ＲＡＭ１ｌ１５に記憶される。このビデオＲＡＭ８５に
記憶されたデータはノ々ラレルーシリアル変換回路８６
へ送られ、シリアルデータとしてエンジン制御回路７０
に転送される。この結果、回転かなされない正立の画像
が用紙へ印刷される。

二のとき、矩形画像の転送は、演算ユニ・ント１０６と
タイミング制御回路１０２によっていわゆるビ・ソトブ
ロック転送される。

次に、画像の反転を行う場合のイメージデータの転送を
説明する。第１のアドレスカウンタ】０１には、ＣＰＵ
８１により、ＲＡＭ８３またはＲＯＭｇ２内の矩形の画
像データの先頭アドレス（フォントアドレス：　２００
０ＤＨ）をセットする。ついて、ＣＰＵ８１により、タ
イミング制御回路１０２にフォントの幅（讐５−１６　
）　、高さ（Ｈ３−１１３）　、展開領域の幅（ＷＤ−
６４）　、高さ（ＩＩＤ−４１１１）　、および反転を
示すデータをそれぞれセットする。この際、１８０度の
回転のため、タイミング制御回路１０２は、スタートポ
イント（ｘ、ｙ）から１８０度回転用スタートポイント
（ｘ’　、Ｙ’　）（ｘ’　−ＷＤ−Ｘ−１、ｙ　’　
＝ＨＤ４−１　）を算出し、第２のアドレスカウンタ１
０５に、スタートポイント（ｘ’　、ｙ’＝５０．４１
）から算出されるピクセルアドレス（ＷＤＸ　ｙ　’　
＋　ｘ　’　　：　６４Ｘ　４１＋５Ｏ−２７６４Ｈ）
をセ・ソトする。すなわち、第２のアドレスカウンタ１
０５により指定される書込開始のアドレス（２７６４÷
８−１４ＥＨ）をビデオＲＡＭ８５の矩形で定義される
領域の先頭に設定する。次に、ＣＰＵ８１により、加算
減算切換回路１０３が切換えられ、第２のアドレスカウ
ンタ＋０５か減算に設定される。ＣＰＵ８１により、反
転有無切換回路１０４か切換えられ、ビ・ソトイメージ
整列回路１０７が反転有りに設定される。

ＣＰＵ８１は、タイミング制御回路１０２にシフト値（
５Ｎ１６−（Ｘ　’ハロの余り）　−１：　５Ｎ−１３
）をセ・ソ卜する。

ＣＰＵ８１は、タイミング制御回路１０２を動作開始と
する。

これにより、ＣＰＵ８１により、シフト値か「０」（５
Ｎ−０）か否かが調べられ、シフト値かｒＯＪでない場
合、シフト有りか判断され、タイミング制御回路１０２
内のループカウンタ１０２ａにフォントの幅［警Ｓ／１
Ｉｌｉ＋Ｉ　Ｊかセットされる。また、ＣＰＵ８１によ
り、シフト値か「０」と判断された場合、タイミング制
御回路１０２内のループカウンタ］０２ａにフォントの
幅ｒＷｓ／１６　Ｊがセットされる。

そして、第１のアドレスカウンタ１０１のアドレスに対
応する画像データかＲＡＭ８３またはＲＯＭＢ２から読
取られ、ビットイメージ整列回路１０７をそのまま介し
て演算ユニット１０６に出力され、演算ユニット１０６
でビットブロック転送データに変換され、ビデオＲＡＭ
８５に出力される。ビデオＲＡＭ８５では、第２のアド
レスカウンタ１０５により指定されるアドレスにデータ
が書込まれる。

この際、第１のアドレスカウンタ１０１のアドレスに対
応する画像データがＲＡＭ８３またはＲＯＭ８２から読
取られるごとに、反転有りのため、左へシフトと判断さ
れ、第１のアドレスカウンタ１０１のカウント値が「−
２」更新され、第２のアドレスカウンタ１０５により指
定されるアドレスにデータが書込まれるごとに、第２の
アドレスカウンタ１０５のカウント値か「−２」更新さ
れる。

そして、ＣＰＵ８１はループカウンタ１０２ａのカウン
ト値が終了に対応しているかを調べ、終了となっていな
い場合は、再び第１のアドレスカウンタ１０１のアドレ
スに対応する画像データのＲＡＭ８３またはＲＯＭ８２
からの読取りから行い、終了となっている場合は、高さ
（Ｉｓ−１６）分の回数の処理が終了したか否か調べる
。高さ分の回数の処理が終了した場合、ＣＰＵ８１は処
理を終了し、高さ分の回数の処理が終了していない場合
、ＣＰＵ８１は第２のアドレスカウンタ１０５にｒＹ−
Ｙ＋ＷＳＪとした（ＸＳＹ）からピクセルアドレスをセ
ットし、シフト値を調べる処理に戻る。

したがって、ＲＡＭ８３またはＲＯＭｇ２内の矩形の画
像データが、順次読取られ、ビットイメージ整列回路１
０７により反転され、かつ演算ユニット１０Ｂでビット
ブロック転送データに変換された後、ビデオＲＡＭ８５
の矩形で定義される領域の最後から順次減算方向へ書込
まれる。次に、ビデオＲＡＭ８５に記憶されたデータは
パラレルーシリアル変換回路８６へ送られ、シリアルデ
ータとしてエンジン制御回路７０に転送される。この結
果、１８０度回転がなされ画像か用紙へ印刷される。

このとき、矩形画像の転送は、演算ユニット１０６とタ
イミング制御回路１０２によっていわゆるビットブロッ
ク転送される。

上記したように、画像データを１８０度回転させて処理
しようとした場合に、画像データを書込むビデオＲＡＭ
の矩形領域の最終アドレスを書込み開始アドレスとして
設定するとともに、アドレスカウンタの減算処理を行う
ことにより、上記画像データのビットを逆転したデータ
を形成するようにしたので、画像データの回転処理を行
う際に、簡単な装置構成ででき、かつ全体の処理速度を
速くすることかできる。

［発明の効果〕 以上説明したように、この発明によれば、画像データの
回転処理を行う際に、簡単な装置構成でてき、かつ全体
の処理速度を速くすることかできる画像形成装置を提供
できる。

【図面の簡単な説明】

図面は二の発明の実施例を示すもので、第１図はプリン
タ制御回路とホスト装置からなる画像形成システムの構
成を示すブロック図、第２図はレーサプリンタの内部構
造を示す構成図、第３図は反転制御回路の構成を示すブ
ロック図、第４図は反転動作を説明するだめのフローチ
ャート、第５図はビデオＲＡＭの書込み状態を説明する
ための図である。 ］・・・ホスト装置（外部装置）、２・・・レーサプリ
ンタ（画像形成装置）、３・・・画像形成部、４・・プ
リント部、８１・・・ＣＰＵ、８２・・・ＲＯＭ、８３
・・ＲＡＭ、８５・・・ビデオＲＡＭ、９９・・・反転
制御回路、１０１・・・第１のアドレスカウンタ、１０
２・・・タイミンク制御回路、１０３・・加算減算切換
回路、１０４・・・反転有無切換回路、１０５・・第２
のアドレスカウンタ、１０６　　・・演算ユニット、１
０７　　・・ビットイメージ整列回路、Ｐ・用紙。 出願人代理人　弁理士　鈴江武彦

Claims (1)

1. 【特許請求の範囲】 複数ビットで構成された矩形の画像データを記憶する第
   １の記憶手段と、 上記画像データを矩形領域として展開し記憶する第２の
   記憶手段と、 上記画像データを読取る際に、上記第１の記憶手段のア
   ドレスを指定する第１のアドレスカウンタと、 上記画像データを展開して書込む際に、上記第２の記憶
   手段のアドレスを指定する第２のアドレスカウンタと、 この第２のアドレスカウンタの内容に対して減算処理を
   実行する処理手段と、 上記第２のアドレスカウンタにより指定される読取り開
   始アドレスを矩形領域の最終アドレスに設定する設定手
   段と、 この設定手段により読取開始のアドレスが設定され、か
   つ上記処理手段にて減算処理が行われる場合に上記画像
   データのビットを逆転したデータを形成する制御手段と
   、 を具備したことを特徴とする画像形成装置。