JPH0420143U - - Google Patents
Info
- Publication number
- JPH0420143U JPH0420143U JP5976990U JP5976990U JPH0420143U JP H0420143 U JPH0420143 U JP H0420143U JP 5976990 U JP5976990 U JP 5976990U JP 5976990 U JP5976990 U JP 5976990U JP H0420143 U JPH0420143 U JP H0420143U
- Authority
- JP
- Japan
- Prior art keywords
- relay
- board
- under test
- cpu
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は、本考案の実施例を説明するためのブ
ロツク図、第２図従来の一般的な試験装置を表わ
すブロツク図である。 １１，１２……被試験基板、１３，１５……通
常「開」「閉」の接点を有するリレー、１４，１
６……一般的なリレー、１７……アドレスデコー
ダ、１８……データレジスタ、３１，３３……バ
ツフア、３２……割込みロジツク、５１，５２…
…ストローブ信号入力端子、５３，５４……バス
信号入出力端子、５５，５７……割込み制御信号
入力端子、５６……割込み制御信号出力端子、５
８，６１……通常「閉」の接点、５９……通常「
閉」の接点、６０，６２……コモン、６３，６４
……ジヤンパ端子。
ロツク図、第２図従来の一般的な試験装置を表わ
すブロツク図である。 １１，１２……被試験基板、１３，１５……通
常「開」「閉」の接点を有するリレー、１４，１
６……一般的なリレー、１７……アドレスデコー
ダ、１８……データレジスタ、３１，３３……バ
ツフア、３２……割込みロジツク、５１，５２…
…ストローブ信号入力端子、５３，５４……バス
信号入出力端子、５５，５７……割込み制御信号
入力端子、５６……割込み制御信号出力端子、５
８，６１……通常「閉」の接点、５９……通常「
閉」の接点、６０，６２……コモン、６３，６４
……ジヤンパ端子。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ＣＰＵの外部バス上に実装する被試験基板
毎に入力するストローブ信号と連鎖状に接続する
割込み制御信号とにリレーを設けたことを特徴と
する被試験基板の制御装置。 (2) 前記リレーの制御を行うためにＣＰＵバス
上にロジツク回路を用いたことを特徴とする請求
項１記載の被試験基板の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5976990U JPH0420143U (ja) | 1990-06-06 | 1990-06-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5976990U JPH0420143U (ja) | 1990-06-06 | 1990-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420143U true JPH0420143U (ja) | 1992-02-20 |
Family
ID=31586562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5976990U Pending JPH0420143U (ja) | 1990-06-06 | 1990-06-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420143U (ja) |
-
1990
- 1990-06-06 JP JP5976990U patent/JPH0420143U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420143U (ja) | ||
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS58195302U (ja) | テストモジユ−ル | |
| JPS62162754U (ja) | ||
| JPS59160351U (ja) | 電源制御型ｃｐｕ装置 | |
| JPH0455646U (ja) | ||
| JPS62175336U (ja) | ||
| JPH04278646A (ja) | ピギーバック・チップ | |
| JPH0436655U (ja) | ||
| JPS6071962U (ja) | 動作モ−ド設定装置 | |
| JPS58124821U (ja) | デ−タ入力装置 | |
| JPH01174952U (ja) | ||
| JPH0323894U (ja) | ||
| JPS6013591U (ja) | 表示制御回路 | |
| JPS5851336U (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPH04178816A (ja) | 半導体集積回路 | |
| JPS6440064U (ja) | ||
| JPH0265296U (ja) | ||
| JPS6445399U (ja) | ||
| JPS5941767U (ja) | 試験信号印加判定回路 | |
| JPS6057855U (ja) | デュアルｃｐｕ方式情報処理装置 | |
| JPS62154555U (ja) | ||
| JPS60154864U (ja) | ボ−ド接続部 | |
| JPS6439540U (ja) | ||
| JPH0366487U (ja) |