JPH0420196B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、デジタル的なメロデイ波形信号にエ
ンベロープを付加する電子音発生回路に関するも
のであり、特に抵抗回路網を利用したDAコンバ
ータの組合わせのみによりエンベロープを付加す
るような電子音発生回路に関するものである。

近年、電子音によりメロデイ、時打音、チヤイ
ム音等を発生させる場合に、より自然な音を得る
ためにこれらの電子音に種々のエンベロープ発生
回路を用いてエンベロープを付加することが提案
されている。

従来のエンベロープを発生するための回路とし
ては、大別してコンデンサと抵抗を用いてコンデ
ンサの充放電波形を用いたアナログ的なものと、
IC内部に組込まれることが可能なデジタル的な
ものがあつた。

これら従来例の一例と欠点を以下に説明する。

その一例としては、所望のエンベロープ情報を
記憶した波形ROMからのエンベロープ情報とメ
ロデイ信号とを乗算器にて乗算し、この乗算され
た信号をDAコンバータによりアナログ変換する
方式がある。

このように乗算器を使用すると、乗算器の処理
速度が遅いために高い周波数に追随できないとい
う欠点があつた。

また、回路自体が大規模になつてしまうため回
路の占有面積が大きくなつてしまい、さらに減衰
音の極小のところまで発生させるためには、DA
コンバータのビツト数を多くしなければならず、
低電圧にて駆動することが困難であつた。

一方、IC内に作り込まれた抵抗の値を可変す
ることによりICに外付けされるアンプのゲイン
等を制御してエンベロープを付加するものもあつ
たが、IC内の抵抗とアンプとのマツチングが難
かしく、さらにエンベロープのための段数が多い
場合にはIC内の作り込み抵抗の数を増加させな
ければならなかつた。

さらにまた、上記方式の欠点を解消することを
目的としてDAコンバータの基準電圧を変えるこ
とによりエンベロープを付加する方式も提案され
ている。その例を第１図を用いて説明する。第１
図におけるDAコンバータ２は、電圧分圧ラダー
抵抗型により構成されており、その各スイツチS₁
〜S_oは波形ROM４の各ビツト入力と対応してい
る。

また、このDAコンバータ２の基準入力にはエ
ンベロープ発生回路６が接続されている。

これは、波形ROM４内の波形の記憶値に基い
てDAコンバータ２が波形信号を出力する際に
DAコンバータ２をエンベロープ発生回路６から
のエンベロープ信号により制御してエンベロープ
を波形信号に付加するものである。

ところが、エンベロープ発生回路６として第２
図に示すようなコンデンサ８、抵抗１０、トラン
ジスタ１２よりなるCR時定数回路を用いると、
コンデンサ８及び抵抗１０がICの外付け部品と
なるために完全な集積化ができずコストも高くな
つてしまう。

また、このようなCR時定数回路では減衰波形
が１つしか得ることができないので、楽器音など
の複雑な音量可変には対応させることができなか
つた。このようにCR時定数回路をエンベロープ
発生回路６として使用した場合には、各種の問題
が生じるため、このエンベロープ発生回路６も
ROMとDAコンバータとを組合わせたものとし
て集積化し、さらに該ROM内のデータを複雑な
音量可変に対応できるように設定して構成するこ
とも提案されている。

しかしながら、このようにエンベロープ発生回
路６をROMとDAコンバータにより構成した場
合、このエンベロープ発生回路６が接続されてい
る電圧分圧ラダー抵抗型のDAコンバータ２の基
準入力側から見た入力抵抗値がスイツチS₁〜S_oの
ON・OFFの状態によつて変動するために、エン
ベロープ発生回路６内のDAコンバータの出力の
直線性が失なわれ、データどおりの音量可変が得
られないという問題が生じていた。

このようなDAコンバータ２の入力抵抗値の影
響を受けず、さらに集積可能なエンベロープ発生
回路６を設けるためには、極めて複雑な回路構成
が必要であるという問題も生じていた。

本発明はメロデイの音量即ちエンベロープ情報
を記憶する音量ROMからのデジタル信号をアナ
ログ信号に変換するDAコンバータに電圧分圧ラ
ダー抵抗型DAコンバータを使用し、メロデイ波
形情報を記憶するメロデイ波形ROMからのデジ
タル信号をアナログ信号に変換するDAコンバー
タに電流加算ラダー抵抗型DAコンバータを使用
することにより、前記従来例の欠点及び問題点を
解消し、容易に集積化することが可能であり、か
つ複雑なメロデイやそのエンベロープにも対応し
得る電子音発生回路を提供することを目的とす
る。以下図面に基いて本発明の一実施例を説明す
る。第３図は本発明の電子音発生回路の一実施例
を電子時計の時打音に応用した場合を示す図であ
る。はじめに本発明の電子音発生回路部分の構成
及びその構成要素の機能と特徴を説明する。

１４はメロデイ波形ROMであり、予め決めら
れたメロデイの波形データがデジタル信号として
記憶されているものである。

１６は、メロデイ波形ROMの記憶するデータ
を読み出すためのメロデイアドレスカウンタであ
り、後述する音階分周回路の出力するクロツク信
号により駆動されるものである。

１８はメロデイ音量ROMであり、メロデイの
音量データ即ちエンベロープデータがデジタル信
号として記憶されているものである。

２０はメロデイ音量ROM１８の記憶するデー
タを読み出すためのエンベロープアドレスカウン
タであり、後述するエンベロープ分周回路の出力
するクロツク信号により駆動されるものである。
２２は抵抗値がRe、2Reよりなる抵抗器をはし
ご状に接続した電圧分圧ラダー抵抗型DAコンバ
ータ（以下電圧ラダーと略す）であり、メロデイ
音量ROM１８からのデジタル信号をアナログ信
号に変換するものである。

この電圧ラダー２２は第４図に示すようにメロ
デイ音量ROM１８の各ビツト入力b₀〜b_o-1と各
スイツチS₀〜S_o-1とがそれぞれ対応しており、こ
のスイツチS₀〜S_o-1はビツト信号が“０”のとき
にはグランドへ、又“１”のときには基準電圧
V_Sへ接続するように作動する。

この電圧ラダー２２はメロデイ音量ROM１８
のビツトパターンには関係なく出力側から見た抵
抗値がR_e一定となるものである。

従つて、その等価回路は第５図に示すようにな
り、この電圧ラダー２２の出力端に接続される負
荷をR_Lと仮定すると、この負荷にかかる電圧V_put
は、次のようになる。

V_put＝R_L／R_L＋R_eV_DD（b_o-1／２＋b_o-2／2²＋…
…＋b₁／2^n-1＋b₀／2ⁿ） bi＝0or1（ｉ＝０、１、…、ｎ−１） 上式より、出力電圧V_putは、（R_L／R_L＋R_e）
V_DDから０の範囲で変化することになる。

尚、各スイツチS₀〜S_o-1側より見たときの抵抗
値は、ビツトパターンにより変化するので、本実
施例における基準電圧V_Sは定電圧源V_DDに接続し
てその影響を受けないように構成している。

第３図において、２４は抵抗値がR_n、2R_nの
抵抗器をはしご状に接続し電流加算ラダー抵抗型
DAコンバータ（以下電流ラダーと略す）であ
り、メロデイ波形ROM１４からのデジタル信号
をアナログ信号に変換するものである。

この電流ラダー２４は、第６図に示すように、
メロデイ波形ROM１４の各ビツト入力b₀〜b_o-1
と各スイツチS₀〜S_o-1とが対応するように設定さ
れており、このスイツチS₀〜S_o-1はビツト信号が
“０”のときにはグランドへ、又“１”のときに
電流−電圧変換用の抵抗２６に接続するように設
定されている。

この電流ラダー２４は、基準電圧V_EV側から見
た抵抗値がメロデイ波形ROM１４のビツトパタ
ーンに関係なくR_n一定となるように設定されて
いる。

従つて、加算された電流出力は次のようにな
る。

I_put＝V_EV／R_n（b_o-1／２＋b_o-2／2²＋…＋b₁／2
^n-1＋b₀／2ⁿ） bi＝0or1（ｉ＝０、１、…、ｎ−１） この本実施例における電流ラダー２４の基準電
圧入力には、前述した電圧ラダー２２の出力が接
続されている。

この電流ラダー２４は基準電圧入力から見た抵
抗値がR_n一定であり、また電圧ラダー２２は出
力側から見た抵抗値がR_e一定であるため、これ
らを第３図に示すように接続すると、第７図に示
すような等価回路で表わすことができる。

この第７図に示す回路は、第５図に示す回路の
負荷抵抗R_LがR_nとなつたものである。

従つて、電流ラダー２４に印加される電圧V_EV
は、 V_EV＝R_n／R_n＋R_eV_DD（b_o-1／２＋b_o-2／2²＋…＋
b₁／2^n-1＋b₀／2ⁿ） bi＝0or1（ｉ＝０、１、…、ｎ−１） と表わすことができる。

上式によれば、電圧V_EVは（R_n／R_n＋R_e）V_DD
から０の範囲でメロデイ音量ROM１８の情報に
よつてのみ変化することになり、電流ラダー２４
のスイツチS₀〜S_o-1のON、OFF状態によつて影
響を受けることはない。

一方電流ラダー２４は前記V_EVが安定した基準
電圧として、与えられるため、DAコンバータと
しての直線性が失なわれることはない。

従つて、電流ラダー２４とこの基準入力に接続
される電圧ラダー２２は、互いに悪影響を及ぼし
合うことなくエンベロープの付加としてのみ有効
な作動をする。

さらに、R_n／R_eとなるように電流ラダー２４
と電圧ラダー２２の抵抗値を設定することにより
R_n／R_n＋R_eの値は１に近付くので、電圧V_EVは
電流ラダー２４の抵抗値が大きい程レンジを大き
くとることができる。

上述したメロデイ波形ROM１４、メロデイア
ドレスカウンタ１６、メロデイ音量ROM１８、
エンベロープアドレスカウンタ２０、電圧ラダー
２２、電流ラダー２４が本実施例の電子音発生回
路の構成要素であり、前述したように電圧ラダー
２２と電流ラダー２４は互いの出力にまつたく影
響を与えることなく、データ通りの出力信号を出
力するものである。

次に再び第３図を用いて上記実施例の各構成要
素の動作を電子時打動作と共に説明する。

第３図において、２８は水晶発振器等の基準信
号発生器、３０は基準信号発生器２８からの基準
信号を適宜分周する分周回路、３２は分周回路３
０からの信号を波形整形する波形整形回路、３４
はモータ３６を駆動する駆動回路、３８はモータ
３６により駆動される輪列である。

４０は目安機構であり、正時になると輪列３８
の動きによりON状態になるものである。

４２は時打制御回路であり、目安機構４０が
ON状態になると前述したメロデイアドレスカウ
ンタ１６とエンベロープアドレスカウンタ２０を
作動可能な状態にし、さらにエンベロープ分周回
路４４と音階分周回路４６を作動させるものであ
る。

このようにエンベロープ分周回路４４と音階分
周回路４６が作動すると、エンベロープアドレス
カウンタ２０とメロデイアドレスカウンタ１６は
作動し、メロデイ音量ROM１８及びメロデイ波
形ROM１４からそれぞれエンベロープデータと
波形データを読み出す。

メロデイ音量ROM１８より読み出されたデー
タは、電圧ラダー２２により電圧出力に変換さ
れ、エンベロープを付加する時にON状態になる
スイツチS_oがON状態になると電流ラダー２４に
電圧ラダー２２より基準電圧が印加される。

また、メロデイ波形ROM１４から読み出され
たデータは電圧ラダー２２からの基準電圧が印加
されている電流ラダー２４により電流I_putに変換
される。

この電流ラダー２４の出力する電流I_putは、抵
抗２６を介して電流−電圧変換されてアンプ４８
に印加され、このアンプ４８はスピーカ５０を駆
動してエンベロープが印加された時打音を発生さ
せる。このようなメロデイ音量ROM１８からの
データの読み出しは、１回の時打動作毎に行われ
るものであり、１回の読み出しが行われる度にエ
ンベロープアドレスカウンタ２０からパルス信号
が打数カウンタ５２に出力される。

打数カウンタ５２は、エンベロープアドレスカ
ウンタ２０からの信号をカウントし、このカウン
ト値は一致回路５６にて数取カウンタ５４のカウ
ント値と比較される。

この数取カウンタ５４の内容は、数取スイツチ
６０を操作することにより数取制御回路５８を作
動させて予め決定されているものである。

一致回路５６が一致信号を出力すると、時打制
御回路４２は、メロデイアドレスカウンタ１６、
エンベロープアドレスカウンタ２０、エンベロー
プ分周回路４４、音階分周回路４６をすべて停止
させる。そして時打制御回路４２は、数取制御回
路５８にパルス信号を出力し、この信号により数
取り制御回路５８は、数取りカウンタ５４の内容
に１をプラスして次の正時に備え、時打動作は終
了する。

このようにして得られた時打音は、メロデイ波
形ROM１４に記憶されたメロデイ波形と、メロ
デイ音量ROM１８に記憶されたエンベロープと
を合わせたものとなり、ごく自然のものに近い音
色を得ることができるものである。

尚、電子時計に応用することは単なる一例であ
り、本発明の電子音発生回路は楽器等にも使用す
ることができるものである。

上記本発明によれば、IC内部にてエンベロー
プをメロデイに付加することができるので、IC
の外付け部品が不要であり、回路の占有面積を減
少させることができると共に、部品点数の削減及
び組立作業性の向上によりコストを下げることも
できる。また、本発明におけるエンベロープ発生
部は、抵抗網とスイツチ素子の組合せのみで構成
されているので、1.5Vなど低電圧でも使用可能
であり、携帯用の小型機器に広く使用することが
できる。

さらにメモリの記憶内容を変更するだけでエン
ベロープの形を自由に変えることができ、鳥の
声、波の音等の自然界の音からピアノ等の楽器の
音まで広く同一構成の回路で発生させることがで
きる。さらにまた、音の立上がりをCR方式より
急峻にできるため、特に打音の感じを良く出すこ
とができる。

このように本発明は、２つのDAコンバータを
使用して集積化を可能にし、さらにADコンバー
タが互いに悪影響を与えないように構成された電
子音発生回路を提供するものである。

【図面の簡単な説明】

第１図は従来のエンベロープ付加方式による装
置の一例を示す図、第２図は第１図に示すエンベ
ロープ発生回路の従来例を示す図、第３図は本発
明の一実施例を電子時計の時打音に応用した図、
第４図は第３図に示す電圧分圧ラダー抵抗型DA
コンバータの特性説明図、第５図は第４図に示す
DAコンバータの等価回路を示す図、第６図は第
３図に示す電流加算ラダー抵抗型DAコンバータ
の特性説明図、第７図は第３図に示すDAコンバ
ータの等価回路を示す図である。 １４……メロデイ波形ROM、１６……メロデ
イアドレスカウンタ、１８……メロデイ音量
ROM、２０……エンベロープアドレスカウン
タ、２２……電圧分圧ラダー抵抗型DAコンバー
タ、２４……電流加算ラダー抵抗型DAコンバー
タ。

Claims (1)

1. 【特許請求の範囲】 １ メロデイ波形データがデジタル信号で記憶さ
   れたメロデイ波形ROMと； メロデイの音量データがデジタル信号で記憶さ
   れたメロデイ音量ROMと； 両ROMからデータを読み出すためのアドレス
   カウンタと； メロデイ音量ROMからのデータをアナログ信
   号に変換する第１のDAコンバータと； 第１のDAコンバータからの信号を基準入力と
   して、メロデイ波形ROMからのデータをアナロ
   グ信号に変換する第２のDAコンバータと； 第２のDAコンバータの出力により音を発生す
   る発音回路と； を有する電子音発生回路において、 第１のDAコンバータが出力抵抗の一定な電圧
   分圧ラダー抵抗型DAコンバータで構成され； 第２のDAコンバータが入力抵抗の一定な電流
   加算ラダー抵抗型DAコンバータで構成したこと
   を特徴とする電子音発生回路。