JPH0420214B2 - - Google Patents
Info
- Publication number
- JPH0420214B2 JPH0420214B2 JP56203945A JP20394581A JPH0420214B2 JP H0420214 B2 JPH0420214 B2 JP H0420214B2 JP 56203945 A JP56203945 A JP 56203945A JP 20394581 A JP20394581 A JP 20394581A JP H0420214 B2 JPH0420214 B2 JP H0420214B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- interrupt
- input
- program
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
本発明は電子計算機に接続された入出力装置の
操作方法に関し、特に入出力装置を操作する操作
プログラムの呼出し方法に関する。
操作方法に関し、特に入出力装置を操作する操作
プログラムの呼出し方法に関する。
一般に中央処理装置に接続された入出力装置、
例えばCRTデイスプレイ、キーボード、プリン
タ等に、データを送出したり、データを取り込ん
だりする動作は操作プログラム（以下OSと言う）
に依つて行われる。このOSは第１図に示す如く、
入出力装置Ａ又はＢからの要求、及び各独立した
ユーザープログラムＡ，Ｂ、あるいはＣ、からの
要求に依つて呼び出すことが出来、OSの実行に
依り入出力装置Ａ又はＢのデータ送受、及びユー
ザープログラムＡ，ＢあるいはＣの管理、例えば
ユーザープログラムＡが待機中に他のユーザープ
ログラムＢを実行する等、を行うものである。し
かし、OSをサブルーチン化し、ユーザープログ
ラムと同一レベルとすると、ユーザープログラム
に依つて指定されたOSのアドレスにジヤンプし
て、OSが実行されている時、例えばCRTデイス
プレイに表示すべきデータを送出している時に、
他の入出力装置、例えばキーボード等から割り込
み要求があると、OSは割り込み処理に依るプロ
グラムに呼び出され、動作途中で停止してしまう
不都合があつた。従つてプログラム、即ちソフト
ウエア、からのOS要求と入出力装置、即ちハー
ドウエア、からのOS要求を一元化し、同一レベ
ルとし取り扱う必要がある。又、従来、上記不都
合を解決するため、入出力装置からの割込み要求
もしくはプログラムからの要求を受付けたとき、
CPUが自動的に割込み禁止フラグをセツトし、
該フラグに基づきメモリー障害等の緊急割込みを
除く全ての割込みを、ハード的に禁止するものも
あつたが、このような方法をとるためには、割込
み受付時に自動的に割込み禁止フラグをセツトす
る機能を有するCPUを用い、且つ、OS実行時に
も割込みを有効とすべき緊急割込みのみは、割込
み禁止しないという、割込み禁止範囲を制限可能
なCPUもしくは割込み制御手段が必要であつた。
従つて、このようなCPU及び割込み制御手段を
用いないシステムでは、この方法によるOS呼出
しを行うことは不可能であつた。
例えばCRTデイスプレイ、キーボード、プリン
タ等に、データを送出したり、データを取り込ん
だりする動作は操作プログラム（以下OSと言う）
に依つて行われる。このOSは第１図に示す如く、
入出力装置Ａ又はＢからの要求、及び各独立した
ユーザープログラムＡ，Ｂ、あるいはＣ、からの
要求に依つて呼び出すことが出来、OSの実行に
依り入出力装置Ａ又はＢのデータ送受、及びユー
ザープログラムＡ，ＢあるいはＣの管理、例えば
ユーザープログラムＡが待機中に他のユーザープ
ログラムＢを実行する等、を行うものである。し
かし、OSをサブルーチン化し、ユーザープログ
ラムと同一レベルとすると、ユーザープログラム
に依つて指定されたOSのアドレスにジヤンプし
て、OSが実行されている時、例えばCRTデイス
プレイに表示すべきデータを送出している時に、
他の入出力装置、例えばキーボード等から割り込
み要求があると、OSは割り込み処理に依るプロ
グラムに呼び出され、動作途中で停止してしまう
不都合があつた。従つてプログラム、即ちソフト
ウエア、からのOS要求と入出力装置、即ちハー
ドウエア、からのOS要求を一元化し、同一レベ
ルとし取り扱う必要がある。又、従来、上記不都
合を解決するため、入出力装置からの割込み要求
もしくはプログラムからの要求を受付けたとき、
CPUが自動的に割込み禁止フラグをセツトし、
該フラグに基づきメモリー障害等の緊急割込みを
除く全ての割込みを、ハード的に禁止するものも
あつたが、このような方法をとるためには、割込
み受付時に自動的に割込み禁止フラグをセツトす
る機能を有するCPUを用い、且つ、OS実行時に
も割込みを有効とすべき緊急割込みのみは、割込
み禁止しないという、割込み禁止範囲を制限可能
なCPUもしくは割込み制御手段が必要であつた。
従つて、このようなCPU及び割込み制御手段を
用いないシステムでは、この方法によるOS呼出
しを行うことは不可能であつた。
勿論、OS実行中に入出力装置からの割込みを
受付けるようにすることも不可能ではないが、こ
の場合は、種々のレジスタ等の記憶内容を保持す
るために、OSを複雑なリエントランス構造にし
なければならないという問題がある。
受付けるようにすることも不可能ではないが、こ
の場合は、種々のレジスタ等の記憶内容を保持す
るために、OSを複雑なリエントランス構造にし
なければならないという問題がある。
本発明は上述した点に鑑みて為されたものであ
り、操作プログラム、即ちOSをメモリー障害等
の緊急割込みを除く割込みの中で最優先の割り込
みに依る処理とし、ソフトウエアに依つて割り込
みが生じる様にすると共にハードウエアからの
OS要求は、二段階の割り込みに依つて実行され
る様にした操作プログラム呼出し方法を提供す
る。以下、図面を参照して本発明を詳述する。
り、操作プログラム、即ちOSをメモリー障害等
の緊急割込みを除く割込みの中で最優先の割り込
みに依る処理とし、ソフトウエアに依つて割り込
みが生じる様にすると共にハードウエアからの
OS要求は、二段階の割り込みに依つて実行され
る様にした操作プログラム呼出し方法を提供す
る。以下、図面を参照して本発明を詳述する。
第２図は本発明の実施例を示すブロツク図であ
り、１は中央処理装置（CPU）、２は主メモリ、
３，４は入出力装置、５，６はインターフエイ
ス、７はアドレス検出手段、８は割り込み制御手
段である。
り、１は中央処理装置（CPU）、２は主メモリ、
３，４は入出力装置、５，６はインターフエイ
ス、７はアドレス検出手段、８は割り込み制御手
段である。
CPU１はALU、インストラクシヨンレジスタ、
プログラムカウンタ、メモリアドレスレジスタ等
から成り、主メモリ２のアドレスを指定するアド
レスデータをアドレバス９に送出し、主メモリ２
とメモリデータバス１０を介して接続されてい
る。主メモリ２はRAMであり、磁気デイスク、
磁気テープ等に記憶されているプログラムが予め
転送され、記憶されている。主メモリ２のアドレ
スはアドレスバス９に送出されたアドレスデータ
でアクセスされ、そのアドレスに記憶されたイン
ストラクシヨンコードをメモリデータバス１０に
送出したり、あるいはメモリデータバス１０に送
出されたデータを記憶する。CPU１に接続され
たデータバス１１には、各々インターフエイス
５，６を介して入出力装置３，４が接続され、入
出力装置３は例えば、CRTデイスプレイであり、
入出力装置４は、例えばキーボードである。イン
ターフエイス５，６は各々に接続された入出力装
置３，４を制御する制御回路及びメモリ等を内蔵
したものである。
プログラムカウンタ、メモリアドレスレジスタ等
から成り、主メモリ２のアドレスを指定するアド
レスデータをアドレバス９に送出し、主メモリ２
とメモリデータバス１０を介して接続されてい
る。主メモリ２はRAMであり、磁気デイスク、
磁気テープ等に記憶されているプログラムが予め
転送され、記憶されている。主メモリ２のアドレ
スはアドレスバス９に送出されたアドレスデータ
でアクセスされ、そのアドレスに記憶されたイン
ストラクシヨンコードをメモリデータバス１０に
送出したり、あるいはメモリデータバス１０に送
出されたデータを記憶する。CPU１に接続され
たデータバス１１には、各々インターフエイス
５，６を介して入出力装置３，４が接続され、入
出力装置３は例えば、CRTデイスプレイであり、
入出力装置４は、例えばキーボードである。イン
ターフエイス５，６は各々に接続された入出力装
置３，４を制御する制御回路及びメモリ等を内蔵
したものである。
アドレス検出手段７は、アドレスバス９に送出
されたアドレスデータが主メモリ２の特定のアド
レス、例えば00−77（OCT）、をアクセスするア
ドレスデータであることを検出し、優先度の高い
割込み信号INT０を出力する、と共に、主メモ
リ２の特定アドレス、例えば05（OCT）番地をア
クセスするデータをCPU１に印加する。割込み
制御手段８には割込み信号INTT０の他に、各イ
ンターフエイス５，６から割込み信号INT１及
びINT２が印加されている。割込み制御手段８
は割込み信号INT０，１，２の優先順位を決定
すると共にCPU１に割込みを要求する。また割
込み制御手段８は、ある割込みが発生している場
合、その割込みより優先順位の低い割込み要求が
あつた場合には、割込みを受付けず、その割込み
を要求しているインターフエイス５，６等を待機
状態にする。CPU１は割込みを受付けると、プ
ログラムカウンタのデータを保持し、アドレス検
出手段７の出力及びデータバス１１をメモリアド
レスレジスタに接続し、その出力をアドレスバス
９に送出する。即ち割込みが受付けられると、そ
の割込みが受付けられたものだけから出力される
アドレスデータを主メモリ２に印加する。インタ
ーフエイス５，６は各々、割込みが受付けられた
ときに、インターフエイス５，６に各々予め定め
られたアドレスデータを、データバス１１に出力
するものであり、そのアドレスデータはアドレス
検出手段７に依つて検出される特定アドレス、00
−77（OCT）の範囲内の一つをアクセスし、その
アドレスを入口としてOSの要求が行なわれる。
されたアドレスデータが主メモリ２の特定のアド
レス、例えば00−77（OCT）、をアクセスするア
ドレスデータであることを検出し、優先度の高い
割込み信号INT０を出力する、と共に、主メモ
リ２の特定アドレス、例えば05（OCT）番地をア
クセスするデータをCPU１に印加する。割込み
制御手段８には割込み信号INTT０の他に、各イ
ンターフエイス５，６から割込み信号INT１及
びINT２が印加されている。割込み制御手段８
は割込み信号INT０，１，２の優先順位を決定
すると共にCPU１に割込みを要求する。また割
込み制御手段８は、ある割込みが発生している場
合、その割込みより優先順位の低い割込み要求が
あつた場合には、割込みを受付けず、その割込み
を要求しているインターフエイス５，６等を待機
状態にする。CPU１は割込みを受付けると、プ
ログラムカウンタのデータを保持し、アドレス検
出手段７の出力及びデータバス１１をメモリアド
レスレジスタに接続し、その出力をアドレスバス
９に送出する。即ち割込みが受付けられると、そ
の割込みが受付けられたものだけから出力される
アドレスデータを主メモリ２に印加する。インタ
ーフエイス５，６は各々、割込みが受付けられた
ときに、インターフエイス５，６に各々予め定め
られたアドレスデータを、データバス１１に出力
するものであり、そのアドレスデータはアドレス
検出手段７に依つて検出される特定アドレス、00
−77（OCT）の範囲内の一つをアクセスし、その
アドレスを入口としてOSの要求が行なわれる。
第３図は第２図に示した主メモリ２の割付けの
例を示す表であり、アドレスは８進数（OCT）
で示される。アドレス検出手段７で検出される00
（OCT）〜77（OCT）までには、操作プログラム
OSを要求する入出力装置やユーザープログラム
等に対して、優先順に必要とするプログラムの入
口が割当られ、OSの入口は05番地が割当られて
いる。また00番地から04番地までにはOSよりも
優先順位の高いもの、例えば緊急プログラム等
が、また20番地にはインターフエイス５に、30番
地にはインターフエイス６に、更に77番地にはユ
ーザープログラムに割当られている。一方、100
番地以降には操作プログラムOS、インターフエ
イス５，６に対するプログラム、あるいはユーザ
ープログラム等が割当られている。
例を示す表であり、アドレスは８進数（OCT）
で示される。アドレス検出手段７で検出される00
（OCT）〜77（OCT）までには、操作プログラム
OSを要求する入出力装置やユーザープログラム
等に対して、優先順に必要とするプログラムの入
口が割当られ、OSの入口は05番地が割当られて
いる。また00番地から04番地までにはOSよりも
優先順位の高いもの、例えば緊急プログラム等
が、また20番地にはインターフエイス５に、30番
地にはインターフエイス６に、更に77番地にはユ
ーザープログラムに割当られている。一方、100
番地以降には操作プログラムOS、インターフエ
イス５，６に対するプログラム、あるいはユーザ
ープログラム等が割当られている。
次に第２図及び第３図を参照して動作を説明す
る。
る。
先ずユーザープログラムに依つて操作プログラ
ムOSを要求する場合、例えばCPU１に所定の処
理をさせ、その結果を入出力装置３に出力し、
CRTデイスプレイで表示させる場合、ユーザー
プログラム中のジヤンプサブルーチン命令
「JSB77（Ｉ）」を実行させる。するとCPU１はプ
ログラムカウンタのカウント内容を保持し、また
ジヤンプサブルーチン命令のインストラクシヨン
コードで指定される「77」を指すデータを、メモ
リアドレスレジスタにセツトし、アドレスバス９
に送出する。主メモリ２の77番地にはサブルーチ
ン「Ｎ」のアドレスが記憶されており、そのアド
レスデータがメモリデータバス１０を介して、
CPU１のメモリアドレスレジスタにセツトされ、
アドレスバス９に送出されるので、主メモリ２の
Ｎ番地がアクセスされる。このＮ番地はブランク
であり、命令コードは何も記憶されておらず、
「JSB77（Ｉ）」の実行に依り、先にプログラムカ
ウンタに保持されたデータ、即ちジヤンプ前のユ
ーザープログラムの番地「１」が加算されたデー
タが、Ｎ番地に記憶される。またＮ＋１番地に
は、プログラムの進行を停止し、動作を保持する
命令が記憶されており、プログラムはＮ＋１番地
で停止している。
ムOSを要求する場合、例えばCPU１に所定の処
理をさせ、その結果を入出力装置３に出力し、
CRTデイスプレイで表示させる場合、ユーザー
プログラム中のジヤンプサブルーチン命令
「JSB77（Ｉ）」を実行させる。するとCPU１はプ
ログラムカウンタのカウント内容を保持し、また
ジヤンプサブルーチン命令のインストラクシヨン
コードで指定される「77」を指すデータを、メモ
リアドレスレジスタにセツトし、アドレスバス９
に送出する。主メモリ２の77番地にはサブルーチ
ン「Ｎ」のアドレスが記憶されており、そのアド
レスデータがメモリデータバス１０を介して、
CPU１のメモリアドレスレジスタにセツトされ、
アドレスバス９に送出されるので、主メモリ２の
Ｎ番地がアクセスされる。このＮ番地はブランク
であり、命令コードは何も記憶されておらず、
「JSB77（Ｉ）」の実行に依り、先にプログラムカ
ウンタに保持されたデータ、即ちジヤンプ前のユ
ーザープログラムの番地「１」が加算されたデー
タが、Ｎ番地に記憶される。またＮ＋１番地に
は、プログラムの進行を停止し、動作を保持する
命令が記憶されており、プログラムはＮ＋１番地
で停止している。
一方「JSB77（Ｉ）」の実行に依り、アドレスバ
ス９に77番地を示すデータが送出されると、アド
レス検出手段７は割込み要求INT０を割込み制
御手段８に出力する。割込み制御手段８はINT
０より優先度の高い割込み要求がない場合には、
CPU１に割込みを要求する。この要求はCPU１
がＮ＋１番地の命令を実行して、プログラムが停
止しているとき受付けられ、割込み処理に入る。
このときCPU１はプログラムカウンタにＮ＋１
番地のデータを保持し、アドレス検出手段７から
出力される主メモリ２の05番地をアクセスするデ
ータをメモリアドレスレジスタを介して、アドレ
スバス９に送出する。主メモリ２の05番地にはジ
ヤンプ命令「JSBK」が記憶されており、
「JSBK」の実行に依り、プログラムは主メモリ
２のＫ番地にジヤンプする。Ｋ番地は前述と同様
ブランクであり、Ｋ番地には「JSBK」の実行に
依り、プログラムカウンタに保持されたアドレス
Ｎ＋１、即ちOS処理後、次に実行するべきアド
レスデータが記憶される。そしてＫ＋１番地以降
には要求される操作プログラムOSが記憶され、
このOSの実行に依り、ユーザープログラムで要
求する動作、例えばインターフエイス５にCPU
１で処理したデータを送出し、入出力装置３の
CRTデイスプレイに表示させる等の動作を行な
うことができる。
ス９に77番地を示すデータが送出されると、アド
レス検出手段７は割込み要求INT０を割込み制
御手段８に出力する。割込み制御手段８はINT
０より優先度の高い割込み要求がない場合には、
CPU１に割込みを要求する。この要求はCPU１
がＮ＋１番地の命令を実行して、プログラムが停
止しているとき受付けられ、割込み処理に入る。
このときCPU１はプログラムカウンタにＮ＋１
番地のデータを保持し、アドレス検出手段７から
出力される主メモリ２の05番地をアクセスするデ
ータをメモリアドレスレジスタを介して、アドレ
スバス９に送出する。主メモリ２の05番地にはジ
ヤンプ命令「JSBK」が記憶されており、
「JSBK」の実行に依り、プログラムは主メモリ
２のＫ番地にジヤンプする。Ｋ番地は前述と同様
ブランクであり、Ｋ番地には「JSBK」の実行に
依り、プログラムカウンタに保持されたアドレス
Ｎ＋１、即ちOS処理後、次に実行するべきアド
レスデータが記憶される。そしてＫ＋１番地以降
には要求される操作プログラムOSが記憶され、
このOSの実行に依り、ユーザープログラムで要
求する動作、例えばインターフエイス５にCPU
１で処理したデータを送出し、入出力装置３の
CRTデイスプレイに表示させる等の動作を行な
うことができる。
OSのプログラムの最後にはリターン命令
「RET」が実行されるが、この命令に依り、Ｎ番
地に記憶された番地、即ちユーザープログラムに
リターンする。
「RET」が実行されるが、この命令に依り、Ｎ番
地に記憶された番地、即ちユーザープログラムに
リターンする。
次にハードウエアからの割込み要求の場合、例
えばインターフエイス５から割込み要求INT１
があつたとき、割込み要求INT１より優先順位
の高い要求がなければ、割込み制御手段８は割込
み要求INT１を受付け、CPU１に割込みを要求
する。CPU１が割込みを受付けると、プログラ
ムの実行が停止され、その時のプログラムのアド
レスがプログラムカウンタに保持されると共に、
データバス１１はメモリアドレスレジスタに接続
される。一方割込み要求INT１が受付けられる
と、インターフエイス５は予め定められたアドレ
スデータ、即ち20番地をアクセスするデータを送
出するので、このアドレスデータはメモリアドレ
スレジスタを介してアドレスバス９に送出され、
主メモリ２の20番地がアクセスされる。20番地に
はジヤンプ命令「JSBL」が記憶されており、
「JSBL」の実行に依り、主メモリ２のＬ番地が
アクセスされると共に、ブランクとなつているＬ
番地にはプログラムカウンタに保持された割込み
前のアドレスデータに１が加算されたものが記憶
される。またＬ＋１番地にはプログラムの進行を
停止する命令が記憶されていて、Ｌ＋１番地の実
行に依りプログラムの進行が停止している。以上
が割込み要求INT１に依る割込み処理である。
えばインターフエイス５から割込み要求INT１
があつたとき、割込み要求INT１より優先順位
の高い要求がなければ、割込み制御手段８は割込
み要求INT１を受付け、CPU１に割込みを要求
する。CPU１が割込みを受付けると、プログラ
ムの実行が停止され、その時のプログラムのアド
レスがプログラムカウンタに保持されると共に、
データバス１１はメモリアドレスレジスタに接続
される。一方割込み要求INT１が受付けられる
と、インターフエイス５は予め定められたアドレ
スデータ、即ち20番地をアクセスするデータを送
出するので、このアドレスデータはメモリアドレ
スレジスタを介してアドレスバス９に送出され、
主メモリ２の20番地がアクセスされる。20番地に
はジヤンプ命令「JSBL」が記憶されており、
「JSBL」の実行に依り、主メモリ２のＬ番地が
アクセスされると共に、ブランクとなつているＬ
番地にはプログラムカウンタに保持された割込み
前のアドレスデータに１が加算されたものが記憶
される。またＬ＋１番地にはプログラムの進行を
停止する命令が記憶されていて、Ｌ＋１番地の実
行に依りプログラムの進行が停止している。以上
が割込み要求INT１に依る割込み処理である。
一方、20番地をアクセスするアドレスデータが
アドレスバス９に送出されたことを、アドレス検
出手段７が検出し、割込み要求INT１より優先
順位の高い割込み要求ITN０を出力する。この
割込み要求ITN０に依り、CPU１には更に割込
みがかかり、CPU１はプログラムカウンタに割
込み処理中のアドレス、即ちＬ＋１番地をアクセ
スするデータを保持し、またアドレス検出手段７
から出力された05番地をアクスするデータをメモ
リアドレスレジスタを介してアドレスバス９に送
出する。05番地のジヤンプ命令「JSBK」の実行
に依り、Ｋ番地にはプログラムカウンタの内容に
「１」を加算したデータ、即ち「Ｌ＋１番地を示
すアドレスデータが記憶され、その後操作プログ
ラムOSが実行される。
アドレスバス９に送出されたことを、アドレス検
出手段７が検出し、割込み要求INT１より優先
順位の高い割込み要求ITN０を出力する。この
割込み要求ITN０に依り、CPU１には更に割込
みがかかり、CPU１はプログラムカウンタに割
込み処理中のアドレス、即ちＬ＋１番地をアクセ
スするデータを保持し、またアドレス検出手段７
から出力された05番地をアクスするデータをメモ
リアドレスレジスタを介してアドレスバス９に送
出する。05番地のジヤンプ命令「JSBK」の実行
に依り、Ｋ番地にはプログラムカウンタの内容に
「１」を加算したデータ、即ち「Ｌ＋１番地を示
すアドレスデータが記憶され、その後操作プログ
ラムOSが実行される。
前述の場合と同様に、OSの最後にリターン命
令「RET」を実行すると、Ｌ番地に記憶された
番地、即ち割込み要求INT１がかかる前のアド
レスの次のアドレスにリターンして、その後のプ
ログラムが実行される。
令「RET」を実行すると、Ｌ番地に記憶された
番地、即ち割込み要求INT１がかかる前のアド
レスの次のアドレスにリターンして、その後のプ
ログラムが実行される。
インターフエイス６からの割込み要求INT２
があつた場合にも、全く同様の動作を行なう。
があつた場合にも、全く同様の動作を行なう。
上述の動作に於いて、アドレス検出手段７は05
番地をアクセスするデータを送出するが、これは
アドレス検出手段７の出力が、ハードウエアの簡
素化のために、６ビツト出力となつているため、
77番地までしかアクセスできないので、05番地が
操作プログラムOSの入口として割当られている。
しかし、アドレス検出手段７の出力ビツトを増す
ことに依り、直接OSのアドレスをアクセスする
こともできる。
番地をアクセスするデータを送出するが、これは
アドレス検出手段７の出力が、ハードウエアの簡
素化のために、６ビツト出力となつているため、
77番地までしかアクセスできないので、05番地が
操作プログラムOSの入口として割当られている。
しかし、アドレス検出手段７の出力ビツトを増す
ことに依り、直接OSのアドレスをアクセスする
こともできる。
上述の如く、00〜77（OCT）番地のいずれかが
アクセスされたことを検出し、優先度の高い割込
みを要求し、該割込み処理に於いて、操作プログ
ラムOSを実行させることに依り、ソフトウエア
からも、ハードウエアからもOSを呼び出すこと
ができ、更にOS実行中は入出力装置等からの割
込みを受付けることがないのである。従つてソフ
トウエアからのOS要求と、ハードウエアからの
OS要求とを一元化して取扱うことが可能となる
ものである。依つて、プログラムからの要求に応
じて実行すべきOS部分と、各入出力装置からの
割込み要求に応じて実行すべき各々のOS部分と
を、各々、別個のプログラムとして構成する必要
がなくなり、複数のOS部分における同一処理ル
ーチンを共通化して、各OS部分をひとまとめと
しても、OSの実行による動作が途中で停止する
ことはなく確実な動作が行え、従つて、OSを小
型化することが可能となる。更に、OS実行中に
入出力装置からの割込みを受け付けることがない
ので、OSを複雑なリエントランス構造にする必
要がなく、OSのプログラム自体が簡素化できる。
特に、CPUが割込み受付時に自動的に割込み禁
止フラグをセツトする機能を有さなかつたり、あ
るいは、CPUもしくは割込み制御手段が割込み
禁止範囲を限定できないシステムにおいても、従
来と同様、確実なOSの実行が可能となる。
アクセスされたことを検出し、優先度の高い割込
みを要求し、該割込み処理に於いて、操作プログ
ラムOSを実行させることに依り、ソフトウエア
からも、ハードウエアからもOSを呼び出すこと
ができ、更にOS実行中は入出力装置等からの割
込みを受付けることがないのである。従つてソフ
トウエアからのOS要求と、ハードウエアからの
OS要求とを一元化して取扱うことが可能となる
ものである。依つて、プログラムからの要求に応
じて実行すべきOS部分と、各入出力装置からの
割込み要求に応じて実行すべき各々のOS部分と
を、各々、別個のプログラムとして構成する必要
がなくなり、複数のOS部分における同一処理ル
ーチンを共通化して、各OS部分をひとまとめと
しても、OSの実行による動作が途中で停止する
ことはなく確実な動作が行え、従つて、OSを小
型化することが可能となる。更に、OS実行中に
入出力装置からの割込みを受け付けることがない
ので、OSを複雑なリエントランス構造にする必
要がなく、OSのプログラム自体が簡素化できる。
特に、CPUが割込み受付時に自動的に割込み禁
止フラグをセツトする機能を有さなかつたり、あ
るいは、CPUもしくは割込み制御手段が割込み
禁止範囲を限定できないシステムにおいても、従
来と同様、確実なOSの実行が可能となる。
第１図は操作プログラムOSを説明するための
システム図、第２図は本発明の実施例を示すプロ
グラム図、第３図は主メモリの割付け表である。 １……中央処理装置、２…主メモリ、３，４…
入出力装置、５，６……インターフエイス、７…
…アドレス検出手段、８……割込み制御手段、９
……アドレスバス、１１……メモリーデータバ
ス、１１……データバス。
システム図、第２図は本発明の実施例を示すプロ
グラム図、第３図は主メモリの割付け表である。 １……中央処理装置、２…主メモリ、３，４…
入出力装置、５，６……インターフエイス、７…
…アドレス検出手段、８……割込み制御手段、９
……アドレスバス、１１……メモリーデータバ
ス、１１……データバス。
Claims (1)
- １ 中央処理装置に接続される複数の入出力装置
を操作するために、主メモリに記憶された操作プ
ログラムを、前記入出力装置あるいはユーザープ
ログラムからの要求に応じて呼出す入出力操作プ
ログラムの呼出し方法に於いて、前記主メモリの
所定アドレス範囲に、前記入出力装置からの割込
み先番地及びユーザープログラムからの飛び先番
地を割り当てると共に、主メモリの前記所定アド
レス範囲内の番地がアクセスされたことを検出
し、入出力装置からの割込み要求より優先度の高
い割込み要求を発生するアドレス検出手段と、該
アドレス検出手段及び入出力装置からの複数の割
込み要求を入力し、優先度に応じて前記中央処理
装置に割込み信号を送出する割り込み制御手段と
を有し、前記入出力装置から呼出しを要求する場
合は、第１の割込み要求を発生して前記中央処理
装置のアクセスを前記割込み先番地に移行し、該
割込み先番地へのアクセスによつて前記アドレス
検出手段から第２の割込み要求を発生させ、又、
前記ユーザープログラムから呼出しを要求する場
合は、前記中央処理装置のアクセスを前記飛び先
番地に移行し、該飛び先番地へのアクセスによつ
て前記アドレス検出手段から割込み要求を発生さ
せるようにし、いずれの場合も前記アドレス検出
手段からの割込み要求に応じて前記操作プログラ
ムを呼出すことを特徴とする入出力操作プログラ
ムの呼出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56203945A JPS58105319A (ja) | 1981-12-16 | 1981-12-16 | 入出力操作プログラムの呼出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56203945A JPS58105319A (ja) | 1981-12-16 | 1981-12-16 | 入出力操作プログラムの呼出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105319A JPS58105319A (ja) | 1983-06-23 |
| JPH0420214B2 true JPH0420214B2 (ja) | 1992-04-02 |
Family
ID=16482274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56203945A Granted JPS58105319A (ja) | 1981-12-16 | 1981-12-16 | 入出力操作プログラムの呼出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105319A (ja) |
-
1981
- 1981-12-16 JP JP56203945A patent/JPS58105319A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58105319A (ja) | 1983-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268904A (en) | Interruption control method for multiprocessor system | |
| US5659756A (en) | Method and system for providing access to logical partition information on a per resource basis | |
| US3573855A (en) | Computer memory protection | |
| US4173783A (en) | Method of accessing paged memory by an input-output unit | |
| CA1179069A (en) | Data transmission apparatus for a multiprocessor system | |
| US5497501A (en) | DMA controller using a predetermined number of transfers per request | |
| US4272819A (en) | Inter-subsystem direct transfer system | |
| EP0644487A2 (en) | Scalable system interrupt structure for a multiprocessing system | |
| US6148321A (en) | Processor event recognition | |
| US5410709A (en) | Mechanism for rerouting and dispatching interrupts in a hybrid system environment | |
| US5228127A (en) | Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors | |
| JPS6223345B2 (ja) | ||
| JPS61265661A (ja) | 多重処理システム | |
| US5487154A (en) | Host selectively determines whether a task should be performed by digital signal processor or DMA controller according to processing time and I/O data period | |
| EP0348053B1 (en) | Controlling the initiation of logical systems in a data processing system with logical processor facility | |
| GB1373828A (en) | Data processing systems | |
| AU614044B2 (en) | Information processing system capable of quickly detecting an extended buffer memory regardless of a state of a main memory device | |
| US5524211A (en) | System for employing select, pause, and identification registers to control communication among plural processors | |
| US5369746A (en) | Interprocessor data transferring system and method | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| JPS6239792B2 (ja) | ||
| US7426582B1 (en) | Method, system, and apparatus for servicing PS/2 devices within an extensible firmware interface environment | |
| JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
| JPS61121153A (ja) | プロセツサ間通信制御方式 | |
| JPS61292752A (ja) | 仮想計算機システム |