JPH0420218B2 - - Google Patents

Info

Publication number
JPH0420218B2
JPH0420218B2 JP58157082A JP15708283A JPH0420218B2 JP H0420218 B2 JPH0420218 B2 JP H0420218B2 JP 58157082 A JP58157082 A JP 58157082A JP 15708283 A JP15708283 A JP 15708283A JP H0420218 B2 JPH0420218 B2 JP H0420218B2
Authority
JP
Japan
Prior art keywords
bus
connection
cpu
command
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58157082A
Other languages
Japanese (ja)
Other versions
JPS6049466A (en
Inventor
Toshiaki Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP58157082A priority Critical patent/JPS6049466A/en
Publication of JPS6049466A publication Critical patent/JPS6049466A/en
Publication of JPH0420218B2 publication Critical patent/JPH0420218B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は、多重系計算機システムにおいて、そ
の各系統に配設された各種機器を接続しているバ
スの接続系統を切替えるバス切替装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Technical field to which the invention pertains) The present invention relates to a bus switching device for switching connection systems of buses connecting various devices arranged in each system in a multi-system computer system.

(従来技術とその問題点) 第1図は多重系計算機システムの一例として、
計算機を2つ具えた二重系計算機システムの一構
成例を示し、ここで、CPU AおよびCPU Bは、
それぞれ、メインバスMB−AおよびMB−Bに
接続された以下の各種機器を制御する計算機とし
ての中央処理装置(CPU)である。メインバス
MB−AおよびMB−Bに対しては分岐バスBB
1〜BB6が設けられ、それら分岐バスBB1〜
BB6は、バス切替器BS内に設けられたバス接続
部1A〜6Aまたは1B〜6Bにより、それぞ
れ、メインバスMB−AまたはMB−Bを介して
CPU AまたはCPU Bに接続される。
(Prior art and its problems) Figure 1 shows an example of a multi-system computer system.
An example of the configuration of a dual computer system equipped with two computers is shown, where CPU A and CPU B are
Each is a central processing unit (CPU) as a computer that controls the following various devices connected to main buses MB-A and MB-B. main bus
Branch bus BB for MB-A and MB-B
1 to BB6 are provided, and these branch buses BB1 to BB6 are provided.
BB6 is connected via the main bus MB-A or MB-B by bus connections 1A to 6A or 1B to 6B provided in the bus switch BS, respectively.
Connected to CPU A or CPU B.

このような二重系計算機システムに配設される
各種機器として、例えば、分岐バスBB1〜BB
6には、それぞれ、メモリM1、メモリM2、入
出力機器I/01、入出力機器I/02、プロセ
ス入出力制御装置PI/01およびプロセス入出
力制御装置PI/02が接続され、さらに、プロ
セス入出力制御装置PI/01およびPI/02に
は、それぞれ、制御対象としてのプロセスが接続
される。
Various devices installed in such a dual system computer system include, for example, branch buses BB1 to BB.
6 are connected to memory M1, memory M2, input/output device I/01, input/output device I/02, process input/output control device PI/01, and process input/output control device PI/02, respectively, and Processes to be controlled are connected to the input/output control devices PI/01 and PI/02, respectively.

なお、第1図において、斜線を施したバス接続
部は、そのバス接続部が、対応するメインバスと
分岐バスとを接続している状態を示す。
In FIG. 1, a diagonally shaded bus connection section indicates that the bus connection section connects the corresponding main bus and branch bus.

かかる二重系計算機システムにおけるバスの切
替処理は、従来、バス切替器BSに対し、次に示
す装置を用いて操作が行われていた。
Conventionally, bus switching processing in such a dual-system computer system has been performed using the following device for the bus switching device BS.

第2図は操作者がバス切替器BSに対して操作
を加える従来の操作パネルCPの構成の一例を示
し、ここで、NP−AおよびNP−Bは、それぞ
れ、CPU AおよびCPU BのCPU名称板、PBL
1A〜PBL6AおよびPBL1B〜PBL6Bは、
それぞれCPU名称板NP−AおよびNP−Bに対
応して配設され、それぞれ上述の各種機器に関連
した押ボタンであり、その押下に応じてバスの接
続を切替えることができる。また、例えば、それ
ぞれの押ボタンはバスの接続状態に応じて点灯す
る表示灯を有する。
FIG. 2 shows an example of the configuration of a conventional operation panel CP through which an operator performs operations on the bus switch BS, where NP-A and NP-B represent the CPUs of CPU A and CPU B, respectively. Name plate, PBL
1A to PBL6A and PBL1B to PBL6B are
These pushbuttons are arranged corresponding to the CPU name plates NP-A and NP-B, respectively, and are associated with the various devices described above, and the bus connection can be switched in response to pressing the pushbuttons. Further, for example, each pushbutton has an indicator light that lights up depending on the connection state of the bus.

第3図は、押ボタンPBL1A〜PBL6Aおよ
びPBL1B〜PBL6Bの押下によつて発生する
切替指令信号、およびバス接続に応じてバス接続
部1A〜6Aおよび1B〜6Bが発生する接続状
態信号の流れを示す。ここで、SW1A〜SW6
AおよびL1A〜L6Aは、それぞれ、押ボタン
PBL1A〜PBL6Aの押下に応じて閉成される
スイツチおよび点灯する表示灯、SW1B〜SW
6BおよびL1B〜L6Bは、それぞれ、押ボタ
ンPBL1B〜PBL6Bの押下に応じて閉成され
るスイツチおよび点灯する表示灯である。すなわ
ち、押ボタンPBL1A〜PBL6AおよびPB1B
〜PBL6Bの押下に応じて、切替指令信号SS1
A〜SS6AおよびSS1B〜SS6Bが、それぞ
れ、バス接続部1A〜6Aおよび1B〜6Bに加
えられ、そのバス接続部に対応したメインバスと
分岐バスとが接続される。バス接続部1A〜6A
および1B〜6Bは、当該指定された接続状態に
応じて、それぞれ、接続状態信号SC1A〜SC6
AおよびSC1B〜SC6Bを表示灯L1A〜L6
AおよびL1B〜L6Bに供給して点灯させる。
Figure 3 shows the flow of switching command signals generated by pressing pushbuttons PBL1A to PBL6A and PBL1B to PBL6B, and connection status signals generated by bus connections 1A to 6A and 1B to 6B in response to bus connections. show. Here, SW1A to SW6
A and L1A to L6A are push buttons, respectively.
Switches that close in response to pressing PBL1A to PBL6A and indicator lights that light up, SW1B to SW
6B and L1B to L6B are switches that are closed and indicator lights that are lit in response to pressing of the push buttons PBL1B to PBL6B, respectively. That is, pushbuttons PBL1A to PBL6A and PB1B
~In response to pressing PBL6B, switching command signal SS1
A to SS6A and SS1B to SS6B are added to the bus connections 1A to 6A and 1B to 6B, respectively, and the main bus and branch bus corresponding to the bus connections are connected. Bus connection part 1A to 6A
and 1B to 6B are connection state signals SC1A to SC6, respectively, depending on the specified connection state.
A and SC1B to SC6B as indicator lights L1A to L6
A and L1B to L6B to light up.

このように、従来装置においては、第1図示の
バス切替器BSに対し、第2図示のようなCPUの
系列毎に配列され、バス接続部1A〜6Aおよび
1B〜6Bとそれぞれ1対1に対応した押ボタン
PBL1A〜PBL6AおよびPBL1B〜PBL6B
により、操作者はバスの切替指令を発生させ、か
つバスの接続状態を監視していた。しかしなが
ら、かかる従来装置においては、あるプロセスに
対し、いずれのCPUが接続されているか、ある
いはいずれのI/0機器や記憶装置が接続されて
いるかを操作者が調査する場合に、まずその調査
に係るプロセス、すなわちそのプロセスのプロセ
ス入出力制御装置がいずれのCPUの系列に属し
ているかを認識し、次いでその系列のCPUの名
称板あるいは点灯しているI/0機器や記憶装置
の押ボタンを調査する必要がある。さらに、従来
装置においては、いずれかのCPUが故障し、そ
のCPUにより制御されていたプロセスを他の
CPUでバツクアツプする場合においても、感覚
上操作者はプロセスに対しCPUを切替える処理
を施すことを所望するにも拘らず、実際の操作で
は、逆に、CPUに対してプロセスを切替えるこ
とになる。
In this way, in the conventional device, the bus switch BS shown in the first figure is arranged for each CPU series as shown in the second figure, and is connected one-to-one with the bus connection parts 1A to 6A and 1B to 6B, respectively. Corresponding pushbutton
PBL1A to PBL6A and PBL1B to PBL6B
Therefore, the operator issues a bus switching command and monitors the bus connection status. However, in such conventional devices, when an operator investigates which CPU is connected to a certain process, or which I/O device or storage device is connected to a certain process, the operator first conducts the investigation. Recognize which CPU series the process, that is, the process input/output control device of that process, belongs to, and then press the name plate of the CPU of that series or the lit pushbutton of the I/O device or storage device. Need to investigate. Furthermore, in conventional equipment, if one of the CPUs fails, the process controlled by that CPU is transferred to another CPU.
Even when backing up with a CPU, although the operator may intuitively desire to switch the process to the CPU, in actual operation, the process is switched to the CPU instead.

すなわち、多重系計算機システムを操作する上
で、一般に、操作者はプロセスを中心にシステム
を認識するにも拘らず、従来のバス切替装置にお
いてはCPUを中心に考えた操作が要求されるの
で、操作者は直感に従つた操作を行うことができ
ず、装置の操作性の向上を図る必要があつた。
In other words, when operating a multi-system computer system, an operator generally recognizes the system mainly in terms of processes, but with conventional bus switching devices, operations are required to be centered on the CPU. The operator was unable to operate the device intuitively, and there was a need to improve the operability of the device.

(発明の目的) 本発明は、かかる従来の問題点に鑑みてなされ
たものであり、プロセスに対するCPU、記憶装
置、およびI/0機器の接続状態を容易に把握で
き、さらにその接続切替操作を、プロセスを中心
として容易に行うことができるようにした多重系
計算機システムのバス切替装置を提供することを
目的とする。
(Objective of the Invention) The present invention has been made in view of the above conventional problems, and it is possible to easily grasp the connection status of a CPU, storage device, and I/O device to a process, and furthermore, it is possible to easily grasp the connection status of a CPU, a storage device, and an I/O device to a process, and furthermore, to It is an object of the present invention to provide a bus switching device for a multi-system computer system that can easily perform processes.

(発明の要点) かかる目的を達成するために、本発明は、複数
の計算機CPUA,CPUB,…と、該複数の計算機
に各別に設けた複数のバスMB−A,MB−B,
…と、複数の制御対象P1,P2,…および計算
機システムを構成する複数の機器M1,M2,
I/01,I/02……をそれぞれ前記複数のバ
スに選択的に接続する複数の接続手段1A〜6
A,1B〜6B,…とを備えた多重系計算機シス
テムにおいて、 前記複数の計算機および複数の機器の各々に対
応して設けられ、前記制御対象との前記複数のバ
スを介する接続を前記複数の接続手段に対して指
令するバス切替指令手段と、当該バス切替指令手
段からの接続指令を受けた接続手段からの表示指
令に基づいて接続結果を表示する表示手段とが前
記複数の制御対象毎にそれぞれ配列された操作パ
ネル、および 前記複数の機器に対応するバス切替指令手段か
ら前記複数の接続手段に送出される指令の送出先
および前記複数の接続手段から前記表示手段に送
られる表示指令の送出先を、前記制御対象と前記
複数の計算機との接続状態に応じて連動させて変
更する変更手段、 を具えたことを特徴とする。
In order to achieve the purpose of the invention, the present invention is multiple calculators CPUA, CPUB, and multiple bus MB -A, MB -B, and MB -B, MB -B,
..., a plurality of controlled objects P1, P2, ... and a plurality of devices M1, M2, which constitute a computer system,
A plurality of connection means 1A to 6 for selectively connecting I/01, I/02... to the plurality of buses, respectively.
A, 1B to 6B, . A bus switching command means for instructing the connection means, and a display means for displaying connection results based on a display command from the connection means that has received the connection command from the bus switching command means, for each of the plurality of control targets. operation panels arranged respectively, and destinations of commands sent from the bus switching command means corresponding to the plurality of devices to the plurality of connection means, and transmission of display commands sent from the plurality of connection means to the display means. The present invention is characterized by comprising: changing means for changing the destination in conjunction with the state of connection between the controlled object and the plurality of computers.

(発明の実施例) 以下、図面を参照して本発明を詳細に説明す
る。
(Embodiments of the Invention) The present invention will be described in detail below with reference to the drawings.

第4図は本発明多重系計算機システムのバス切
替装置の一例として、二重系計算機システムにお
けるバス接続装置に係る操作パネルCP1の一構
成例を示す。ここで、NP1およびNP2は、そ
れぞれ、プロセスP1およびP2のプロセス名称
板であり、本実施例においては、プロセス名称板
NP1およびNP2に対応して、それぞれ表示灯
を有する押ボタンPBL11〜PLB61および
PBL12〜PBL62は第1図示の各部と第4図
示のように対応する。なお、図中斜線を施した押
ボタンは、その機器と対応したプロセスとが接続
状態にあり、その押ボタンが有する表示灯が点灯
していることを示す。すなわち、この場合、各部
が第1図と同一の接続状態にある。
FIG. 4 shows an example of the configuration of an operation panel CP1 related to a bus connection device in a dual computer system, as an example of a bus switching device for a multiple computer system according to the present invention. Here, NP1 and NP2 are the process name plates of processes P1 and P2, respectively, and in this example, the process name plate
Corresponding to NP1 and NP2, pushbuttons PBL11 to PLB61 and PLB61 each have an indicator light.
PBL12 to PBL62 correspond to each part shown in the first diagram as shown in the fourth diagram. Note that a shaded pushbutton in the figure indicates that the device and the corresponding process are in a connected state, and the indicator light of the pushbutton is lit. That is, in this case, each part is in the same connection state as in FIG.

第5図は第1図示のバス切替器と第4図示の操
作パネルとの間に配設した、本発明装置に係るバ
ス切替制御部BCの回路構成の一例を示す。ここ
で、操作パネルCP1の内部において、SW11〜
SW61およびL11〜L61は、それぞれ、プ
ロセスP1に対応し、押ボタンPBL11〜PBL
61の押下に応じて閉成されるスイツチおよび点
灯する表示灯、SW12〜SW62およびL12
〜L62は、それぞれ、プロセスP2に対応し、
押ボタンPBL12〜PBL62の押下に応じて閉
成されるスイツチおよび点灯する表示灯である。
バス切替制御部BCの内部において、Ry5A,
Ry5B,Ry6AおよびRy6Bはリレーであり、
それぞれ接続部5A,5B,6Aおよび6Bの接
続状態に応じて、接点を閉成する。
FIG. 5 shows an example of the circuit configuration of the bus switching control section BC according to the present invention, which is disposed between the bus switching device shown in the first drawing and the operation panel shown in the fourth drawing. Here, inside the operation panel CP1, SW11 to
SW61 and L11 to L61 correspond to the process P1, respectively, and pushbuttons PBL11 to PBL
Switches that close in response to pressing of 61 and indicator lights that light up, SW12 to SW62 and L12
~L62 respectively correspond to process P2,
These are switches that are closed in response to pushbuttons PBL12 to PBL62 being pressed, and indicator lights that are lit.
Inside the bus switching control unit BC, Ry5A,
Ry5B, Ry6A and Ry6B are relays,
The contacts are closed depending on the connection state of the connection parts 5A, 5B, 6A and 6B, respectively.

第4図示の押ボタン群のうちCPU Aおよび
CPU Bに対応した押ボタンPBL11,PBL2
1,PBL12およびPBL22の押下により発生
する切替指令信号SS11,SS21,SS12およ
びSS22を、それぞれ、バス切替器BS内のバス
接続部分5A,5B,6Aおよび6Bに導く。一
方、バス接続部5A,5B,6Aおよび6Bが発
生する接続状態信号SC5A,SC5B,SC6Aお
よびSC6Bを、それぞれ、リレーRy5A,Ry5
B,Ry6AおよびRy6Bを介して表示灯L1
1,L21,L12およびL22に導く。
Of the pushbutton group shown in Figure 4, CPU A and
Pushbuttons PBL11 and PBL2 compatible with CPU B
1. The switching command signals SS11, SS21, SS12 and SS22 generated by pressing PBL12 and PBL22 are guided to the bus connection parts 5A, 5B, 6A and 6B in the bus switch BS, respectively. On the other hand, the connection status signals SC5A, SC5B, SC6A and SC6B generated by the bus connections 5A, 5B, 6A and 6B are transmitted to the relays Ry5A and Ry5, respectively.
B, indicator light L1 via Ry6A and Ry6B
1, L21, L12 and L22.

記憶装置M1およびM2、I/0機器I/01
およびI/02に対応した押ボタン群のうち、プ
ロセスP1に関連した押ボタンPBL31,PBL
41,PBL51,PBL61の押下により発生す
る切替指令信号SS31,SS41,SS51および
SS61を、リレーRy5Aの接点を介して、それ
ぞれ、バス接続部1A,2A,3Aおよび4Aに
導き、また、リレーRy5Bの接点を介して、そ
れぞれ、バス接続部1B,2B,3Bおよび4B
に導く。一方、プロセスP2に関連する押ボタン
PBL32,PBL42,PBL52およびPBL62
の押下により発生する切替指令信号SS32,SS
42,SS52およびSS62をリレーRy6Aの接
点を介して、それぞれ、バス接続部1A,2A,
3Aおよび4Aに導き、また、リレーRy6Bの
接点を介して、それぞれバス接続部1B,2B,
3Bおよび4Bに導く。
Storage devices M1 and M2, I/0 device I/01
And among the pushbutton groups corresponding to I/02, pushbuttons PBL31 and PBL related to process P1
Switching command signals SS31, SS41, SS51 and
SS61 is led to bus connections 1A, 2A, 3A and 4A, respectively, via the contacts of relay Ry5A, and to bus connections 1B, 2B, 3B, and 4B, respectively, via the contacts of relay Ry5B.
lead to. On the other hand, the pushbutton associated with process P2
PBL32, PBL42, PBL52 and PBL62
Switching command signal SS32, SS generated by pressing
42, SS52 and SS62 are connected to bus connections 1A, 2A and 2A, respectively, through the contacts of relay Ry6A.
3A and 4A, and via the contacts of relay Ry6B, bus connections 1B, 2B, and
Leads to 3B and 4B.

また、CPU Aに関連したバス接続部1A,2
A,3Aおよび4Aが発生する接続状態信号SC
1A,SC2A,SC3AおよびSC4Aをリレー
Ry5Aの接点を介して、それぞれ、表示灯L3
1,L41,L51およびL61に導き、また、
リレーRy6Aの接点を介して、それぞれ表示灯
L32,L42,L52およびL62に導く。さ
らにCPU Bに関連したバス接続部1B,2B,
3Bおよび4Bが発生する接続状態信号SC1B,
SC2B,SC3BおよびSC4BをリレーRy5B
の接点を介して、それぞれ表示灯L31,L4
1,L51およびL61に導き、またリレーRy
6Bの接点を介してそれぞれ表示灯L32,L4
2,L52およびL62に導く。
In addition, bus connection parts 1A and 2 related to CPU A
Connection status signal SC generated by A, 3A and 4A
Relay 1A, SC2A, SC3A and SC4A
Via the contacts of Ry5A, the indicator light L3
1, L41, L51 and L61, and
They are led to indicator lights L32, L42, L52 and L62, respectively, through the contacts of relay Ry6A. Furthermore, the bus connection parts 1B, 2B,
Connection status signals SC1B, 3B and 4B are generated;
Relay Ry5B with SC2B, SC3B and SC4B
indicator lights L31 and L4, respectively, through the contacts of
1, lead to L51 and L61, and also relay Ry
Indicator lights L32 and L4 respectively through contacts 6B.
2, leading to L52 and L62.

かかる構成によれば、プロセスP1またはP2
がいずれのメインバスMB−AまたはMB−Bに
接続されていても、切替指令信号および接続状態
信号は正規の送出先に導かれる。例えば、第1図
示のバス接続状態下で接続表示が第4図示のよう
になされている時、I/0機器I/02をプロセ
スP1に使用することを所望して、操作者がプロ
セスP1側に関連した押ボタンPBL61を押し
た場合、その時点でバス接続部5Aが接続されて
おり、リレーRy5Aが動作しているので、接続
切替信号SS61はバス接続部4Aに導かれる。
そして、その接続状態信号SC4Aは、リレーRy
5Aの接点を介して表示灯L61に導かれ、表示
灯L61が点灯することになる。
According to this configuration, the process P1 or P2
Regardless of which main bus MB-A or MB-B is connected to, the switching command signal and connection state signal are guided to the normal destination. For example, when the connection display is as shown in the fourth diagram under the bus connection state shown in the first diagram, the operator wishes to use the I/0 device I/02 for the process P1 and When the pushbutton PBL61 associated with is pressed, the bus connection section 5A is connected at that time and the relay Ry5A is operating, so the connection switching signal SS61 is guided to the bus connection section 4A.
Then, the connection status signal SC4A is relay Ry
It is led to the indicator light L61 through the 5A contact, and the indicator light L61 lights up.

(発明の効果) 以上説明してきたように、本発明によれば、多
重系計算機システムのプロセスとCPUとの接続
状態信号に応じて切替指令信号の送出先および接
続状態の送出先を変更するバス切替制御部を設
け、操作部を各プロセスに対応して操作者が直観
的かつ正確にバス切替操作を行うことができるよ
うに構成したので、従来装置に比して操作性が格
段に向上した多重系計算機システムのバス切替装
置を実現できる。
(Effects of the Invention) As described above, according to the present invention, a bus that changes the destination of the switching command signal and the destination of the connection state according to the connection state signal between the process and the CPU of the multi-system computer system. A switching control unit is provided, and the operation unit is configured to allow the operator to intuitively and accurately perform bus switching operations in accordance with each process, resulting in significantly improved operability compared to conventional equipment. A bus switching device for a multi-system computer system can be realized.

なお、上述の実施例においては、バス切替制御
部をリレー回路を用いて構成したが、例えば半導
体回路で置き換えたり、あるいはマイクロプロセ
ツサを所定のプログラムに従つて制御することに
よつても構成できること勿論である。
In the above embodiment, the bus switching control section is configured using a relay circuit, but it can also be configured by replacing it with a semiconductor circuit, for example, or by controlling a microprocessor according to a predetermined program. Of course.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は多重系計算機システムの一例としての
二重系計算機システムの構成を示すブロツク図、
第2図は第1図示の二重系計算機システムに対
し、バス切替操作を行う従来の操作パネル上の配
置の一例を示す線図、第3図は第1図示の二重系
計算機システムと第2図示の操作パネルとの間の
信号の流れを説明する線図、第4図は本発明多重
系計算機システムのバス切替装置の一例として、
第1図示の二重系計算機システムに対し、バス切
替操作を行う操作パネルの配置の一例を示す線
図、第5図は本発明によつて、第1図示の二重系
計算機システムと第4図示の操作部との間の信号
の流れを制御するバス切替制御部の構成例を示す
回路図である。 A,B……CPU、M1,M2……記憶装置、
I/01,I/02……I/0機器、P1,P2
……プロセス、PI/01,PI/02……プロセ
ス入出力制御装置、MB−A,MB−B……メイ
ンバス、BB1〜BB6……分岐バス、1A〜6
A,1B〜6B……バス接続部、BS……バス切
替器、NP−A,NP−B……CPU名称板、PBL
1A,PBL6A,PBL1B〜PBL6B……押ボ
タン、SW1A〜SW6A,SW1B〜SW6B…
…スイツチ、L1A〜L6A,L1B〜L6B…
…表示灯、NP1,NP2……プロセス名称板、
PBL11〜PBL61,PBL12〜PBL62……
押ボタン、CP1……操作部、BC……バス切替制
御部、SW11〜SW61,SW12〜SW62…
…スイツチ、L11〜L61,L12,L62…
…表示灯、Ry5A,Ry5B,Ry6A,Ry6B
……リレー。
FIG. 1 is a block diagram showing the configuration of a dual-system computer system as an example of a multiple-system computer system.
Fig. 2 is a diagram showing an example of the arrangement on a conventional operation panel for bus switching operations for the dual system computer system shown in Fig. 2 is a diagram illustrating the flow of signals between the operation panel shown in FIG. 4, and FIG.
FIG. 5 is a diagram showing an example of the arrangement of operation panels for bus switching operations for the dual system computer system shown in FIG. 1, and FIG. FIG. 3 is a circuit diagram illustrating a configuration example of a bus switching control section that controls the flow of signals to and from the illustrated operating section. A, B...CPU, M1, M2...Storage device,
I/01, I/02...I/0 equipment, P1, P2
...Process, PI/01, PI/02...Process input/output control device, MB-A, MB-B...Main bus, BB1 to BB6...Branch bus, 1A to 6
A, 1B to 6B...Bus connection section, BS...Bus switch, NP-A, NP-B...CPU name plate, PBL
1A, PBL6A, PBL1B~PBL6B...Push button, SW1A~SW6A, SW1B~SW6B...
...Switch, L1A~L6A, L1B~L6B...
...Indicator light, NP1, NP2...Process name plate,
PBL11~PBL61, PBL12~PBL62...
Push button, CP1...operation unit, BC...bus switching control unit, SW11 to SW61, SW12 to SW62...
...Switch, L11-L61, L12, L62...
...Indicator light, Ry5A, Ry5B, Ry6A, Ry6B
……relay.

Claims (1)

【特許請求の範囲】 1 複数の計算機CPUA,CPUB,…と、該複数
の計算機に各別に設けた複数のバスMB−A,
MB−B,…と、複数の制御対象P1,P2,…
および計算機システムを構成する複数の機器M
1,M2,I/01,I/02…をそれぞれ前記
複数のバスに選択的に接続する複数の接続手段1
A〜6A,1B〜6B,…とを備えた多重系計算
機システムにおいて、 前記複数の計算機および複数の機器の各々に対
応して設けられ、前記制御対象との前記複数のバ
スを介する接続を前記複数の接続手段に対して指
令するバス切替指令手段と、当該バス切替指令手
段からの接続指令を受けた接続手段からの表示指
令に基づいて接続結果を表示する表示手段とが前
記複数の制御対象毎にそれぞれ配列された操作パ
ネル、および 前記複数の機器に対応するバス切替指令手段か
ら前記複数の接続手段に送出される指令の送出先
および前記複数の接続手段から前記表示手段に送
される表示指令の送出先を、前記制御対象と前記
複数の計算機との接続状態に応じて連動させて変
更する変更手段、 を具えたことを特徴とする多重系計算機システム
のバス切替装置。
[Claims] 1. A plurality of computers CPUA, CPUB, ... and a plurality of buses MB-A, which are provided separately for the plurality of computers.
MB-B,... and multiple control objects P1, P2,...
and multiple devices M that make up the computer system.
1, M2, I/01, I/02... to the plurality of buses selectively.
A to 6A, 1B to 6B, . A bus switching command means for instructing a plurality of connection means, and a display means for displaying a connection result based on a display command from the connection means that has received a connection command from the bus switching command means, are connected to the plurality of control targets. operation panels arranged respectively for each of the plurality of devices, a destination of a command sent from the bus switching command means corresponding to the plurality of devices to the plurality of connection means, and a display sent from the plurality of connection means to the display means; A bus switching device for a multi-system computer system, comprising: changing means for changing a destination of a command in conjunction with a connection state between the controlled object and the plurality of computers.
JP58157082A 1983-08-30 1983-08-30 Bus switching device of multiple computer system Granted JPS6049466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58157082A JPS6049466A (en) 1983-08-30 1983-08-30 Bus switching device of multiple computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58157082A JPS6049466A (en) 1983-08-30 1983-08-30 Bus switching device of multiple computer system

Publications (2)

Publication Number Publication Date
JPS6049466A JPS6049466A (en) 1985-03-18
JPH0420218B2 true JPH0420218B2 (en) 1992-04-02

Family

ID=15641852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58157082A Granted JPS6049466A (en) 1983-08-30 1983-08-30 Bus switching device of multiple computer system

Country Status (1)

Country Link
JP (1) JPS6049466A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204567A (en) * 1992-07-27 1993-08-13 Canon Inc Function switching device and method

Also Published As

Publication number Publication date
JPS6049466A (en) 1985-03-18

Similar Documents

Publication Publication Date Title
JPH0449181A (en) Group management control device of elevator
JPH0420218B2 (en)
JPH0612483B2 (en) Process control system
JPS62121600A (en) Centralized control device for multiple wireless communication devices and radio navigation devices installed on an aircraft
JPS62105594A (en) Multiple equipment group control system
JPH10326112A (en) Plant operation controller
JP2798993B2 (en) Air conditioner
JPH0222711A (en) Nc machine tool
JPS61271785A (en) Lighting controller
JP2558841B2 (en) Elevator control equipment
JPS58103059A (en) Computer system
JPH06178369A (en) Supervisory control device
JPS61139850A (en) Redundancy system of data processor
JPS5952335A (en) Controller of auxiliary storage device
JPH03268106A (en) Control system
JPH064122A (en) Numerical control system
JPS592944B2 (en) Dual system automatic switching method of hirer-ki duplex system
JPH02135559A (en) Input/output device switching control system
JPS61114340A (en) Back-up system of operator's console
JPS61151764A (en) I/O device control device
JPH03131902A (en) industrial control equipment
JPH01251123A (en) Keyboard display device
JPS61156449A (en) Connecting system change-over system of terminal control device
JPS59105108A (en) Console for supervising plant
JPS59109913A (en) Controller with screen display