JPH04205503A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、たとえば主制御回路および従制御回路とい
うように、制御装置が複数の制御回路を含んでおり、互
いの制御回路が一定の関連下において制御動作を行うよ
うな制御装置に関するものである。

より具体的には、たとえば複写機の制御装置のように、
本体を制御するための主制御回路と、光学系を制御する
ための光学系制御回路とを有するような制御装置に関す
るものである。

〈従来の技術〉 この発明の従来技術として、複写機の制御装置を例にと
って説明をする。

近年の複写機には、制御装置としてマイクロコンピュー
タ（ＣＰＵおよびその周辺機器）が備えられ、複写機本
体の制御や光学系の制御を司どりている。複写機に備え
られているマイクロコンピュータは、通常、１つたけて
はなく、本体制御用のマイクロコンピュータ、光学系制
御用のマイクロコンピュータというように、それぞれ、
別個に設けられていた。この理由は、１つのマイクロコ
ンピュータによって全制御を行うようにすると、処理効
率の低下を招くからである。

ところで、光学系の速度制御を、第５図（第５図におい
て、横軸は時間、縦軸は速度が表わされている。）に示
すように行う場合には、スキャン速度を一定速度Ｖｓに
制御するために必要な定数、リターン時の制御速度ＶＲ
１、ＶＲ２およびブレーキングを開始する位置データｕ
ｂ（またはブレーキングを開始する時間データｔｂ）等
の特性データを制御プログラムに予め書込んでおかなけ
ればならなかった。

また、本体制御を行うマイクロコンピュータのプログラ
ムにも、本体制御を行うために必要な特性データを予め
書込んでおく必要があった。

そのため、従来は、特性の異なる機種間においては、た
とえば光学系制御用のプログラムを共用できなかった。

つまり、成る機種用の光学系制御用プログラムは他の機
種にそのまま適用することができず、特性の異なる機種
ごとに、それぞれ、光学系制御用プログラムを開発しな
ければならなかった。

より具体的に説明すれば、成る複写機の光学系駆動用の
光学モータがＭｌて、そのモータＭ１にかかる負荷量が
Ｌｌである場合に、その光学系制御用のプログラムが開
発されたとする。この場合に、そのプログラムを光学モ
ータがＭ２てそのモータＭ２にかかる負荷量がＬ２の光
学系制御用マイクロコンピュータにそのまま適用しよう
としても、それはできず、プログラム全体を変更しなけ
ればならなかった。

この発明は、このような背景のもとになされたもので、
第１制御回路および第２制御回路を含む制御装置におい
て、第１制御回路のために開発された制御プログラムが
、特性の異なる他の第１制御回路のためのプログラムと
してもそのまま適用することができるようなプログラム
を有する制御装置を提供することを目的としている。

つまりこの発明は、要約すれば、２つの制御回路を含む
制御装置において、一方の制御回路のプログラム中に含
まれている装置特性に影響される汎用的でない特性デー
タを、他方の制御回路のプログラム中に移すことによっ
て、一方の制御回路のプログラムを汎用的なプログラム
にした制御装置である。

く課題を解決するための手段〉 すなわち、この発明は、具体的には、第１制御回路およ
び第２制御回路を含み、第１制御回路には、制御処理の
ためのプログラムが記憶されたプログラム記憶手段およ
びプログラムを実行する上で必要な特性データをストア
することのできるエリアを有するデータ記憶手段が備え
られており、第２制御回路には、第１制御回路がプログ
ラムを実行する上で必要な特性データが予め記憶された
データ記憶手段が備えられており、さらに、処理開始時
までに、第２制御回路のデータ記憶手段に記憶されてい
る特性データを第１制御回路のデータ記憶手段のストア
エリアへ転送させる転送指令手段、を含むことを特徴と
するものである。

またこの発明は、前記制御装置において、第１制御回路
は、複写機の特定の装置を制御するための制御回路であ
り、第２制御回路は、複写機全体を制御する主制御回路
であることを特徴とするものである。

く作用〉 処理開始時までに、第２制御回路のデータ記憶手段に記
憶されている特性データは、第１制御回路のデータ記憶
手段のストアエリアに転送される。

特性データがストアエリアへ転送された後は、第１制御
回路はプログラム記憶手段に記憶されたプログラムおよ
びストアエリアにストアされた特性データに基づいて、
装置の特性に応じた制御を実行できる。

第１制御回路の制御対象が、特性の異なる同一機種に変
わった場合には、第２制御回路のデータ記憶手段に記憶
されている特性データを、変更後の制御対象の特性デー
タに書込えればよく、第１制御回路のプログラム記憶手
段に記憶されたプログラムはそのまま使用できる。

〈実施例〉 以下には、図面を参照して、この発明の一実施例として
、複写機の制御装置を例にとって説明する。しかしなが
ら、この発明は、実施例で説明する複写機の制御装置に
限らず、第１制御回路および第２制御回路という少なく
とも２つの制御回路を有する制御装置に広く適用するこ
とができる。

たとえば、複数のファクシミリ装置が接続されたファク
シミリシステム、複数のプリンタを制御するためのプリ
ンタ制御システム等にも適用できることを予め申し述べ
ておく。

第１図は、この発明の一実施例にかかる複写機の光学系
制御回路および主制御回路を表わすブロック図である。

光学系制御回路１には、ＣＰＵ２と、ＣＰＵ２に接続さ
れたメモリ３と、ＣＰＵ２によって制御されるモータ駆
動部４と、エンコーダ信号処理部５とが備えられている
。モータ駆動部４から出力される駆動信号により光学系
駆動用の光学モータ６が駆動される。光学モータ６の回
転軸にはエンコーダ７（または周波数ジェネレータでも
よい）か連結されており、エンコーダ７の出力パルスは
エンコーダ信号処理部５へ与えられて処理され、ＣＰＵ
２に速度検出信号としてフィードバックされる。

さらに、光学系制御回路１には、インタフェース部８が
備えられていて、このインタフェース部８を介してＣＰ
Ｕ２は主制御回路９との間でデータの伝送または通信が
できる。

主制御回路９にもデータの伝送や通信に必要なインタフ
ェース部１０が備えられ、さらに、ＣＰＵ１ｌおよびこ
のＣＰＵＩＩに接続されたメモリ１２が備えられている
。

第２図（Ａ）は、第１図に示す光学系制御回路１におけ
るメモリ３のメモリマツプで、第２図（Ｂ）は参照のた
めに示した従来のメモリ３のメモリマツプである。

メモリ３にはデータの書換が可能なＲＡＭ領域とデータ
の書換かできない、予めプログラムが記憶されたＲＯＭ
領域とが含まれている。第２図の（Ａ）と（Ｂ）との比
較から明らかなとおり、この実施例においては、データ
の書換が可能なＲＡＭ領域に特性データＡ、　　Ｂ、　
　Ｃ，ＶＲＩ、　ＶＨ２゜ＱＢおよび設定速度データＶ
ｓが記憶されている。

これに対し、従来のメモリ３ては、設定速度データＶＳ
を除く特性データＡ、Ｂ、Ｃ，ＶＲＩ、ＶＲ２，ｕＢは
、プログラムの内容の一部として、ＲＯＭ領域に予め記
憶されていた。

ここで、上述の特性データＡ、Ｂ、Ｃ，ＶＲＩ。

ＶＨ２，ＱＢについて説明をしておく。

光学系における光学モータ６のへ印加する制御電圧Ｖは
、一般に、 ■−Δ十旦＋Ｃ−・・（１） ｎ　Ｓ　　　ｎ Ａ−Ｒａ−ＧＤ２　・６０・ｆ ３７５・ＫＴ・Δｔ−Ｃ Ｂ−６０・ｆ−ＫＥ−Ｒａ−ＧＤ２　・６ｏ−ｆｃ　　
　　３７５・ＫＴ・Δｔ−ｃ Ｃ−Ｒａ　（１，）　＋””　’　） ＫＴ ここで Ｒａ　：モータの電機子抵抗 ＧＤ２　　：はずみ車率（ＧＤ２−４ｇＪ。

ｇ：重力加速度。

Ｊ：慣性モーメント） ＫＴ　：モータのトルク定数 ｆ　　：エンコーダパルスのパルス幅測定の基準クロッ
ク周波数 Ｃ：エンコーダの分解能 ＫＥ　：モータの誘起電圧定数 Δｔ　：制御ループ時間 ｎｓ　　　：目標速度のパルス幅のカウント数ｎ　　：
測定したパルスのパルス幅の カウント数 で表わすことができる。

あるいは、光学モータ６の制御式は、上述の表現形式に
代えて、下記の表現形式で表わすこともできる。

Ｍ−Ｋｐ　（ｅ　＋　−／　ｅｄｔ＋Ｔｄ旦）　−・−
（２）Ｔｉ　　　　　　　　　　ｄｔ −３−Ｑ ここで、 Ｍ　：操作量 ＫＰ：比例ゲイン ｅ　：偏差 Ｓ　：目標値 Ｑ　：測定値 Ｔｉ：積分時間 Ｔｄ：微分時間 さらに、上記の式（２）をディジタル形式で表現すれば
、 ここで、 τ：サンプリング時間 となる。

上式（１）〜（３）のいずれにおいても、モータの定速
制御に必要な定数か含まれているが、ここでは、最初に
述べた式（１）に基づいて説明する。

式（１）におけるＡ、ＢおよびＣは光学モータ６を定速
制御する際に必要な定数であり、光学モータ６の特性に
よって定まる値である。また、この光学モータ６によっ
て第５図に示すような速度制御を行うには、前述したよ
うに、リターン時の制御速度ＶＲＩ、ＶＨ２およびブレ
ーキングを開始する位置データＱＢが特性データとして
必要である。また、Ｖｓは設定速度データである。

この実施例では、次に述べるように、これら特性データ
Ａ、Ｂ、Ｃ，ＶＲＩ、ＶＲ２およびＱＢが、最初からメ
モリ３に記憶されているのではなく、処理開始時までに
、主制御回路側９から伝送されてきてメモリ３に書込ま
れるようにされている。

ｍ３図（Ａ）は、この発明の一実施例にががる主制御回
路９におけるメモリ１２のメモリマツプで、（Ｂ）に参
照のために従来のメモリ１２のメモリマツプが示されて
いる。

メモリ１２には、データの書換が可能なＲＡＭ領域およ
びデータの書換ができないＲＯＭ領域が備えられている
。この実施例においては、メモリ１２のＲＯＭ領域に、
予め、光学系制御回路１に必要な特性データＡ、　Ｂ、
　Ｃ，ＶＲＩ、　ＶＨ２゜１１Ｂおよび速度指令データ
Ｖｓｏが設定されている。

なお、速度指令データＶＳＯは、複写倍率が１００％の
ときのモータ指令速度であり、設定速度データＶｓとの
間には、 Ｖｓｗ−（Ｖｓｏ／倍率（％））ＸＩＯＣＩの関係があ
る。主制御回路９のｃＰＵｌｌは、複写倍率に応じて速
度指令データＶｓｏがら設定速度データＶｓを算出し、
それを光学系制御回路１へ与える。

第４図は、第１図の光学系制御回路１の動作を説明する
ためのフローチャートである。次ニ、第４図の流れに沿
って、第１図の回路１の動作について説明をする。

たとえば電源が投入されると、光学系制御回路１の初期
設定処理がされ、ＣＰＵ２の動作が可能化される（ステ
ップＳｌ）。

次いで、ＣＰＵ２は、制御に使用する特性データＡ、Ｂ
、Ｃ，ＶＲＩ、ＶＲ２，ＱＢが主制御回路９から伝送さ
れ、それを受取ったか否かの判別をする（ステップＳ２
）。制御に使用する特性デー９Ａ、Ｂ、Ｃ，ＶＲＩ、Ｖ
Ｈ２，ｉＢを受取った場合には、ＣＰＵ２は送られてき
た特性データ処理しやすい形にし、その特性データＡ、
Ｂ、Ｃ。

ＶＲＩ、ＶＨ２，ｆｉＢを第２図（Ａ）＋：示スヨうに
、メモリ３のＲＡＭ領域に記憶する（ステップＳ３）。

このステップＳ３までの処理は、制御処理の開始時でに
行われる。

そして、ＣＰＵ２は、設定速度データＶｓを受取ったか
否かの判別をしくステップＳ４）、設定速度データＶｓ
を受取った場合には、速度データＶｓを使いやすい形に
する（ステップＳ５）。さらに、主制御回路９からのス
タート指令を受取ったか否かの判別をしくステップＳ６
）、スタート指令を受取った場合には、速度制御を行う
（ステップＳ７）。たとえば第５図に示すように光学モ
ータ６の回転数を制御する。そして、ストップ指令を受
取ると（ステップＳ８）、停止制御を行う（ステップＳ
９）。

以上の実施例は、複写機における光学系制御回路１と主
制御回路９との関係を取上げて説明した。

しかし、複写機においては、光学系制御回路１の他にも
表面電位制御回路、露光ランプ制御回路、ヒータ制御回
路、自動原稿送り装置の制御回路、ソータの制御回路等
があり、これら各制御回路も、上記光学系制御回路１と
同様の構成とすることができる。すなわち、各制御回路
において必要な特性データを、各制御回路のプログラム
内に書込むのではなく、主制御回路９のプログラム内に
書込んでおき、制御処理開始時までに、主制御回路９か
ら伝送されるようにすることができる。

そしてそれにより、各制御回路のプログラムを汎用的な
ものとすることかでき、装置特性が変わっても、新たに
プログラムを開発したりプログラム変更したりしなくて
すむ。

〈発明の効果〉 この発明は、以上のように構成されているので、制御装
置が２つ以上の制御回路を含む場合に、１の制御回路を
除いてプログラムを汎用的なプログラムとすることがで
き、装置の特性が変わるごとにすべての制御プログラム
を新たに開発する必要のない制御装置とすることができ
る。

【図面の簡単な説明】

第１図は、この発明の一実施例にかかる制御回路の構成
ブロック図である。 第２図は、光学系制御回路におけるメモリのメモリマツ
プであり、従来例と比較して示された図である。 第３図は、主制御回路におけるメモリのメモリマツプで
あり、従来例と比較して示された図である。 第４図は、光学系制御回路の制御動作を表わすフローチ
ャートである。 第５図は、複写機の光学系の速度制御の一例を表わす図
である。 図において、１・・・光学系制御回路、２・・・ＣＰＵ
、３−・・メモリ、９・・・主制御回路、１１・・・Ｃ
ＰＵ、１２・・・メモリ、を示す。

Claims (1)

1. 【特許請求の範囲】 １、第１制御回路および第２制御回路を含み、第１制御
   回路には、制御処理のためのプロ グラムが記憶されたプログラム記憶手段およびプログラ
   ムを実行する上で必要な特性データをストアすることの
   できるエリアを有するデータ記憶手段が備えられており
   、 第２制御回路には、第１制御回路がプログ ラムを実行する上で必要な特性データが予め記憶された
   データ記憶手段が備えられており、さらに、処理開始時
   までに、第２制御回路 のデータ記憶手段に記憶されている特性データを第１制
   御回路のデータ記憶手段のストアエリアへ転送させる転
   送指令手段、 を含むことを特徴とする制御装置。 ２、請求項１記載の制御装置において、 第１制御回路は、複写機の特定の装置を制 御するための制御回路であり、 第２制御回路は、複写機全体を制御する主 制御回路であることを特徴とするものである。