JPH04206785A - 超電導三端子素子及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は高速、低消費電力でスイッチング動作を行う超
電導スイッチング素子等、超電導エレクトロニクス分野
の超電導三端子素子及びその製造方法に係り、特にディ
ジタル回路、アナログ回路等に使用する超電導スイッチ
ング素子として好適な電界効果型の超電導三端子素子及
びその製造方法に関する。

【従来の技術】

電界効果型の超電導三端子素子はジョセフソン接合と比
較して、三端子であり、入出力分離が＋　　−分であり
、ゲート電極へ印加する電圧信号でスイッチング動作を
行え、かつ直流電源によって駆動できるという利点を有
している。 電界効果型の超電導三端子素子として最も一般的な素子
構造は、第２図の要部断面略図に示されるごとく、半導
体素子における電界効果トランジスタと同様の構造であ
る。すなわち、平面状の半導体基板１上にソース電極２
およびドレイン電極３と、前記両電極間にゲート絶縁膜
４を介してゲート絶縁膜の上にゲート電極膜５とが積層
される。 このような電界効果を用いた超電導三端子素子の構成例
としては、ＳｉあるいはＩ　ｎＡｓ等の半導体基板１面
上にＮｂあるいはＰｂ合金等の超電導薄膜を形成し、か
つこれら超電導薄膜を０．　１μｍ程度の非常に短いギ
ャップによって２個の領域に分かたれた構造の素子が作
製されている。この分れた領域がソース電極２およびド
レイン電極３となる。この素子においては、例えば（ｎ
Ａ　ｓの半導体基板１上にソース２とドレイン３となる
べき２枚の超電導Ｎｂ膜を近接して配し、このギャップ
間に絶縁膜４を介してゲート電極膜５を挿入した構造と
なっている。すなわち、Ｉ　ｎ　Ａ　ｓ半導体基板１の
同一面上にソース２とトレイン３電極が並んで配された
構造となっている。 なお、このような超電導三端子素子に関連するものとし
ては、例ばフィジカルレヒューレターズ５４巻２４４９
頁、１９８５年（ＰｈｙｓｉｃａｌＲｅｖｉｅｗ　Ｌｅ
ｌｌｅｒｓ、　Ｖｏｌ、５４．　ｐ、２４４９．１９８
５）が挙げられる。

【発明が解決しようとする課題】

前記従来の電界効果型超電導三端子素子を作製しようと
する場合、素子作製技術上非常に高度なパターン形成技
術を必要とする。 半導体基板１上にソース２とドレイン３となるべき超電
導薄膜を近接して配する場合、ソース２とトレイン３電
極間に超電導電流が流れるようにするためには、素子寸
法に関して以下の条件が必要である。すなわち、超電導
電流が流れるべき半導体部の長さ、つまりソース２、ド
レイン３間の距離に相当するチャネル長は、超電導コヒ
ーレンス長（超電導電極２．３から半導体４に滲みだし
て形成される超電導電子の深さ）の程度にする必要があ
る。チャネル長がコヒーレンス長より十分に長い場合に
は、ゲート電極５へ印加される電圧信号によってソース
２とトレイン３電極間の抵抗値は変化するが、ゲート電
圧信号がオンの状態においても、超電導電流が流れない
。電界効果型の超電導三端子素子の望ましいスイッチン
グ動作形態は電圧零の超電導状態と、有限電圧状態間の
スイッチングである。 超電導コヒーレンス長は、半導体部のキャリア濃度や移
動度あるいは平均自由行程にも依存するが、Ｇ　ａ　Ａ
　ｓやＩ　ｎ　Ａ　ｓ等の高移動度半導体では０１〜０
．５μｍ程度であり、Ｓｉ半導体の場合には０．０１〜
０．０５μｍである。このようなコヒーレンス長に対応
して、チャネル層の寸法は０．１μｍ前後の寸法にする
必要がある。このような微小な寸法形状を得るためには
電子ビーム露光法等の高度な微細パターン形成技術が必
要とされる。 電界効果型の超電導三端子素子を液体窒素温度程度の高
温で動作させようとする場合、電極２．３を構成する超
電導材料としては、酸化物系のものを用いる必要がある
。しかしながら、酸化物系の超電導材料を用いた超電導
三端子素子の作製工程においては、以下に述べるような
問題点が新たに発生してきた。 すなわち、高臨界温度の酸化物超電導体を用いた超電導
三端子素子を作製する場合、界面におけるカップリング
効率を高めるために、チャネル層にも酸化物系の半導体
を用いることが望まれる。 酸化物系の半導体の場合、−船釣に移動度か低く、０．
０１ｍ２／Ｖｓ程度であるため、超電導コヒーレンス長
さはさらに短くなり、０１〜ｌｎｍとなる。したがって
、酸化物系の半導体によってチャネル層を形成する場合
、上記コヒーレンス長さの値に対応して、チャネル層の
長さを考慮して数ｎｍから数十ｎｍの範囲の極めて短い
値にする必要がある。高精細パターンを形成する電子ビ
ーム露光法等の技術をもってしても、超電導薄膜のバタ
ン形成によって、このような短いチャネル層を得ること
は極めて困難である。 したがって、本発明の目的はかかる従来の問題点を解消
することにあり、その第１の目的は、チャネル層を構成
する半導体として金属系および酸化物系を問わず、かか
る短いチャネル層を要する電界効果型の超電導三端子素
子を容易に得ることのできる改良された素子構造を、そ
して第２の目的はその製造方法を、それぞれ提供するこ
とにある。さらに詳しくは、ソース、ドレインを構成す
る超電導電極膜に対して、０．１μｍ以下の微細なパタ
ーン形成及び加工技術を必要とせずに、実質的に微小な
チャネル長を実現し、かつゲートの電圧信号によってス
イッチング動作を行わせることのできる電界効果型の超
電導三端子素子構造及び製造方法を提供することにある
。特に超電導コヒーレンス長さが短く、作製が極めて困
難であるとみられる高臨界温度の酸化物系超電導材料を
用いた超電導三端子素子を得るための、素子構造および
製造方法をも同時に提供するものである。

【課題を解決するための手段】

上記目的を達成するために、本発明者等は穫々実験検討
の結果、ゲート電極に印加する電圧信号によってスイッ
チング動作を行わせしめる電界効果型の超電導三端子素
子に関して、その素子構造及び製造方法につき以下のご
とき知見を得た。 すなわち、電界効果型の超電導三端子素子を超電導膜か
らなるソース及びドレイン電極と、半導体チャネル層と
、ゲート絶縁体薄膜を介して配設された超電導薄膜もし
くは常電導薄膜からなるゲート電極とによって構成する
が、この超電導三端子素子を積載する基板材に対して段
差を設けておき、この基板段差部を除く上段、下段領域
にそれぞれソース及びドレイン電極が配された構造とす
る。半導体チャネル層は基板のこの段差部に形成する。 ゲート絶縁膜及びゲート電極膜は段差部に設けられた半
導体チャネル層の上部、あるいは半導体チャネル層と基
板材との間に配される。 ソース及びドレイン電極膜には、例えばＮｂ、Ｎ　ｂ　
Ｎ、　Ｎ　ｂ３ｓ　ｎ等の金属系超電導材料、もしくは
Ｙ−Ｂａ−Ｃｕ酸化物、Ｂｉ−３ｒ−Ｃａ−Ｃｕ酸化物
等のＣｕを含む酸化物系超電導材料を用いる。半導体チ
ャネル層には、例えばＳｌ、ＧａＡｓ、ＩｎＡｓ等の半
導体材料、Ｌａ−Ｂａ−Ｃｕ酸化物、Ｐｒ−Ｂａ−Ｃｕ
酸化物、Ｂ１−３ｒ−Ｃｕ酸化物等のＣｕを含む酸化物
系半導体材料とする。ゲート電極膜にはＡ１．Ａｕ等の
常電導金属材料、多結晶Ｓｉ等の半導体材料、あるいは
上記金属系あるいは酸化物系超電導材料とする。ゲート
絶縁膜には、ＡＩ酸化物、Ｍｇ酸化物等典型的な酸化物
材料が望ましいが、窒化物系の絶縁膜でもよい。 半導体チャネル層の長さは、基板段差の高さあるいは段
差部の傾斜、ソース及びドレイン電極の膜厚、及びこれ
ら相互関係によって決める。 上述の如き電界効果型の超電導三端子素子の製造方法を
以下に述べる。ここでは酸化物系の超電導材料を例にと
って述べる。面方位が（１１０）であるＳ　ｒ　Ｔ　ｉ
　０３の単結晶を基板材として用いた。５ｒＴｉＯ＋単
結晶基板の表面層における、半分の領域をイオンビーム
スパッタのごとき物理的エツチング方法によって除去し
た。これにより、５ｒＴｉ０３単結晶基板に段差を形成
した。段差ノ高すはコヒーレンス長を考慮してチャネル
長として必要な長さに対応した寸法とした。具体的には
数ｎｍから１μｍの間であった。 段差を形成した５ｒＴｉ０３単結晶基板に対して、段差
を見込む方向及び位置に蒸発源あるいはスパッタリング
ターゲット等を配し、Ｃｕ酸化物等の酸化物半導体薄膜
を形成した。これにより半導体薄膜が基板段差部に堆積
されるようにする。 つぎに、５ｒＴｉ０３単結晶基板の段差を見込まない方
向に蒸発源あるいはスパッタリングターゲット等の成膜
源を配し、酸化物超電導薄膜を形成した。雰囲気圧力等
の成膜条件は段差部に膜成分が付着しないことであり、
このような条件を満足する成膜方法であれば、蒸着法、
スパッタリング法等何れの方法を用いても問題はない。 この場合は、段差部分が成膜源に対向せず背面に位置し
ているため、段差部に膜成分が付着せず、上、下段の平
坦部にのみ選択的に付着した。 さらにゲート絶縁膜としてＭｇＯあるいは５ｒＴｊ０３
薄膜、ＬａＧａＯ３，ＬａＧａＯ３等の絶縁膜を基板段
差部の半導体薄膜上に形成した。 なお、ゲート絶縁膜は酸化物に限らず窒化物でもよいが
、下地の半導体層及びソース、ドレイン電極を構成する
超電導体が金属酸化物の場合には、信頼性の上から酸化
物系の絶縁膜が好ましい。 ついでこの絶縁膜上にＡｕ等の金属薄膜をゲート電極膜
として形成することにより、電界効果型の超電導三端子
素子としての作製工程を完了した。 金属系の超電導材料を用いた超電導三端子素子も同様の
方法により作製することができた。本発明は、かかる知
見に基づいてなされたもので、以下に本発明の具体的な
目的達成手段について詳述する。 上記本発明の第１の目的は、 （１）、チャネル部を形成する半導体層に隣接して所定
間隔を置いて互いに離間して設けられた超電導薄膜から
なるソース及びドレイン電極と、少なくとも前記ソース
及びドレイン間に配設されたゲート絶縁膜と、前記ゲー
ト絶縁膜を介し前記半導体層上部もしくは下部に配設さ
れたゲート電極とから構成される電界効果型の超電導三
端子素子において、前記素子を積載する基板に前記超電
導薄膜の厚さよりも高い段差部が設けられ、前記ソース
及びドレイン電極が前記基板の段差によって同一平面か
らずれた位置に配設されると共に、前記チャネル部が基
板段差部に配設されてチャネル長が前記段差部の段差に
より規制されて成る超電導三端子素子により、達成され
る。より好ましくは、（２）、上記超電導薄膜からなる
ソース−ドレイン電極及び半導体層を、Ｃｕを含む金属
酸化物層で構成して成る上記（１）記載の超電導三端子
素子により、また、 （３）、上記基板を、金属酸化物からなる絶縁性単結晶
基板で構成して成る上記（１）もしくは（２）記載の超
電導三端子素子により、さらにまた、（４）、上記ゲー
ト絶縁膜を金属酸化物膜で構成して成る上記（１）乃至
（３）何れか記載の超電導三端子素子により、達成され
る。 また、上記本発明の第２の目的は、 （５）　基板に上下の段差部を形成する工程と、前記段
差部を含み基板上に前記段差の高さよりも低い厚みの半
導体層を形成する工程と、前記段差部を除く基板上に超
電導薄膜を成膜し、ソース及びドレイン電極を形成する
工程と、少なくとも前記段差部上にゲート絶縁膜を形成
する工程と、前記ゲート絶縁膜上にゲート電極を形成す
る工程とを有して成る超電導三端子素子の製造方法によ
り、達成される。より好ましくは、 （６）、上記超電導薄膜及び半導体層を形成する工程に
おける前記膜及び層のそれぞれの材質をＣｕを含む金属
酸化物層として成る上記（５）記載の超電導三端子素子
の製造方法により、また、（７）、上記基板を金属酸化
物からなる絶縁性単結晶基板で構成し、基板に上下の段
差部を形成する工程として、上段となる所定領域にレジ
ストパターンマスクを形成し、下段となる露出部を所定
の深さとなるまで選択エツチングする工程と成した上記
（５）記載の超電導三端子素子の製造方法により、また
、 （８）、上記ゲート絶縁膜を形成する工程における膜の
材質を金属酸化物膜とし成る上記（５）記載の超電導三
端子素子の製造方法により、更にまた、（９）、上記段
差部の形成された基板上に半導体層を形成する工程と、
少なくとも前記半導体層の形成された段差部上にゲート
絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート
電極を形成する工程との成膜工程においては、何れも前
記段差部上に成膜されるように段差部を見込む方向に成
膜源を配置し、上記段差部を除く基板上に超電導薄膜を
成膜し、ソース及びドレイン電極を形成する工程におい
ては前記段差部を見込まない方向に成膜源を配置して、
それぞれ蒸着もしくはスパッタリングにより成膜する工
程として成る上記（５）乃至（８）何れか記載の超電導
三端子素子の製造方法により、達成される。なお、上記
段差部の形成された基板は、５ｒＴｉ０３単結晶のみな
らず、−その他の絶縁性の酸化物単結晶でもよく、セラ
ミッククス等の多結晶、場合によっては非晶質でもよい
。また、シリコンウェハで構成し、この段差部を含むシ
リコンウェハ上に、例えばＭｇＯもしくは５ｒＴｉ○３
膜の如き酸化膜を形成した基板であってもよい。

【作用】

以上の超電導三端子素子の構造および製造方法は以下の
理由により、電界効果による超電導−常電導間のスイッ
チングを可能にすると共に、製造容易な素子構造を与え
るものである。 電界効果型の超電導三端子素子に対して要求される特性
は、ゲート電圧を印加したときにソースとドレイン間が
超電導状態になって零電圧電流が流れ、ゲート電圧を印
加しない場合は常電導状態になって、電圧が発生するこ
とである。ソースとドレイン間が超電導状態になるため
には、ゲート電圧を印加した場合の半導体層における超
電導コヒーレンス長がチャネル長にほぼ等しいか、ある
いは数分の工程度の大きさであることが必要とされる。 これによりソースとドレイン間が超電導状態で繋がり、
超電導電流が流れる。 半導体層におけるコヒーレンス長さは、半導体層のキャ
リア濃度、移動度および動作温度に依存する。キャリア
濃度および移動度が高くなるに従って、コヒーレンス長
が長くなる。逆に動作温度を高くするに従って、コヒー
レンス長が短くなる。 従って移動度が低い酸化物半導体をチャネルに用いて、
液体窒素温度等の高温で動作させるためには、チャネル
長を０．１μｍ以下にする必要がある。 一方、本発明における超電導三端子素子の構造はチャネ
ル部に基板材の段差を利用していて、チャネル長はほぼ
段差の高さに等しいことから、段差の高さでチャネル長
を容易に規制することができる。段差によってソースと
ドレイン電極間を分離するためには、成膜方法や成膜条
件にも依存するが、主として段差の高さと電極膜厚との
相対比が確保されている必要がある。すなわち段差の高
さが少なくとも電極膜厚より大きいことが必要である。 従って電極膜厚を薄く成膜できれば、これに応じてチャ
ネル長を短くすることができる。 酸化物超電導薄膜におし１て（ま膜厚１０ｎｍｌＪ、下
でも固有の超電導臨界温度を発揮させること力；できる
。したがって本構造によってソースとドレイン電極間の
距離を１０ｎｍ、あるし１１まこれ以下：こすることが
原理的に可能である。このような短ｕ”寸法を従来のパ
ターン形成および薄膜カロエ技術（こよって実現するこ
とは極めて困難である。以上の理由により、本発明にな
る素子構造および製造方法を用いることにより、金属系
の超電導材料のみならず、高臨界温度の酸化物系超電導
材料を用１．）だ電界効果型の超電導三端子素子を容易
（こ１尋ることができる。

【実施例］ 以下、第１図を用いて本発明の一実施ｆｌ］を具体的に
説明する。 第１図は、素子の要部断面を示したもので、基板６とし
ては５ｒＴｉ０３の（１１０）置方イ立単結晶を用いた
。５ｒＴｉ０３基板表面の半分をレジスト材で覆い、Ｓ
Ｆａを用いた反応性イオンビームエツチング法によって
露出した５ｒＴｉ０３基板表面部分のエンチングを行っ
た。ＳＦ６のイオンビームはマイクロ波による励起法に
よって中性粒子をイオン化し、ＳＦ６イオンを磁場によ
り収束し、かつ電界により加速することによって得た。 なお、エソチング工程におけるＳ　ｒ　Ｔ　ｉ　０３基
板の還元を防止するために、ＳＦ６に５０％の酸素ガス
を混合した。レジスト材を除去することにより５ｒＴｉ
０３基板６の段差形成工程を完了する。段差の高さは１
１００ｎとした。 ５ｒＴｉ０３基板６の段差部を中心として、素子のチャ
ネル層１として用いるＬａ−Ｂａ−Ｃｕ酸化物薄膜の形
成を行った。Ｌａ−Ｂａ−Ｃｕ酸化物薄膜は高周波マグ
ネトロンスノくツタリング法によって成膜し、段差部に
対して十分に堆積されるように基板とターゲツト材の配
置を行った。すなわち、ターゲツト材の全面から基板段
差部を見込める位置に５ｒＴｉ０３基板を配置した。こ
のために５ｒＴｉ０３基板をターゲットの中心上の位置
に置き、かつ段差部の面がターゲツト面に対向するよう
に水平面から傾けた角度に配置した。 膜形成時の雰囲気ガスはＡｒと酸素の５０％ずつの混合
ガスとし、全圧力は０．４Ｐａとした。 ターゲツト材はＬａ−Ｂａ−Ｃｕ酸化物の円板状焼結体
とした。電源として周波数１３．５６ＭＨｚの高周波を
用い、投入電力は１００Ｗとした。膜形成時の基板温度
は５５０℃〜７００℃の範囲とした。このような条件に
よって段差部での膜厚５０ｎｍの半導体層としてＬａ−
Ｂａ−Ｃｕ酸化物薄膜を得た。Ｌａ−Ｂａ−Ｃｕ酸化物
薄膜は抵抗の温度係数が負の半導体的な特性を示す。 さらにソース２およびドレイン３電極として用いるＹＢ
ａ−Ｃｕ酸化物超電導薄膜の形成を行った。Ｙ−Ｂａ−
Ｃｕ酸化物薄膜はＬａ−Ｂａ−Ｃｕ酸化物薄膜と同じく
高周波マグネトロンスパッタリング法によって形成した
。成膜条件もＬａ−Ｂａ−Ｃｕ酸化物薄膜の場合とほぼ
同様である。 ただし、ＳｒＴｉＯ３基板の段差部にＹ−Ｂａ−Ｃｕ酸
化物薄膜が付着するのを防止するために、Ｌａ−Ｂａ−
Ｃｕ酸化物薄膜の成膜時とは基板の配置を変え、ターゲ
ツト材の全面からは基板段差部を見込めない位置に５ｒ
Ｔｉ０３基板を配置した。このために基板をターゲット
の中心力）らずらせた位置に配し、５ｒＴｉ０３基板の
上段に位置する高い方の面がターゲットの中心に近し１
側になるようにした。以上の条件によって膜厚５０ｎｍ
のＹ　−Ｂ　ａ　−Ｃｕ酸化物薄膜を形成した。Ｙ−Ｂ
ａ　−Ｃｕ酸化物薄膜は８０にの超電導臨界温度を有す
る。 このＬａ−Ｂａ−Ｃｕ酸化物およびＹ−Ｂａ−Ｃｕ酸化
物薄膜のソース２およびドレイン３電極膜に相当するパ
タンをレジスト膜パタンの形成、さらにはＳＦ６および
酸素の混合ガスを用いた反応性イオンビームエツチング
法によって得た。Ｙ−Ｂａ−Ｃｕ酸化物薄膜のソース２
およびドレイン３電極膜間の間隔は約５０ｎｍである。 つぎにＳ　ｒ　Ｔ　ｉ　０３薄膜をＬａ−Ｂａ−Ｃｕ酸
化物薄膜１上に形成して、ゲート絶縁膜４として供した
。Ｓ　ｒ　Ｔ　ｉ　０３薄膜４は高周波マグネトロンス
パッタリング法によって形成した。成膜条件は先に述べ
たＬａ−Ｂａ−Ｃｕ酸化物薄膜の場合と同様である。こ
れにより段差部における膜厚が２００ｎｍの５ｒＴｉ０
３薄膜４を得た。 さらにゲート電極膜５として、５ｒＴｉ０３薄膜４上に
Ａｕ薄膜を形成した。Ａｕ薄膜のゲート電極膜５として
のパターンはＬａ　　Ｂａ　　Ｃｕ酸化物薄膜等の場合
と同じく、ＳＦ、および酸素の混合ガスを用いた反応性
イオンビームエツチング法によって形成した。以上の工
程により電界効果による超電導三端子素子の工程を終了
した。 以上の方法により作製した超電導三端子素子のソースと
ドレイン間の電圧−電流特性はゲート電圧を印加しない
場合、超電導電流が流れず、かつ高抵抗状態となった。 これに対して負のゲート電圧を印加した場合、数十μＡ
以上の超電導電流が流れ、電圧状態における抵抗も小さ
くなった。このような素子特性は液体窒素温度近傍まで
観測された。すなわちゲート電圧によってソース２とド
レイン３間の超電導−常電導スイッチングを行わせるこ
とができた。 このような素子特性は論理回路および記憶回路等のディ
ジタル回路や、Ａ−Ｄ変換器等のアナログ回路のスイッ
チング素子としての特性を有していて、本超電導三端子
素子を組み合わせる二と：こよりこれら回路が構成され
る。 本発明に力でかる超電導三端子素子は以上述べた素子構
造のみならず、半導体チャネル層、ゲート絶縁膜及びゲ
ート電極の上下関係を逆転した素子構造に対しても有効
であり、同様の方法により作製できる。 さらに超電導薄膜としてＹ　−Ｂ　ａ　−Ｃｕ酸化物ノ
ミならず、その他Ｂ１−３ｒ−Ｃａ−Ｃｕ酸化物、Ｔｌ
−Ｂａ−Ｃａ−Ｃｕ酸化物等等地Ｃｕを含む酸化物超電
導材料、さらにはＮｂ、ＮｂＮ等の金属系超電導材料を
用いることによっても素子を構成できることは言うまで
もない。さらに半導体層としてＬ　ａ　−Ｂ　ａ　−Ｃ
ｕ酸化物以外にＰｒ−Ｂａ−Ｃｕ酸化物等の酸化物半導
体、あるいはＳｉ、ＧａＡｓ等の典型的な半導体材料を
用いることによっても素子を構成でき、同様の素子特性
および素子機能を有する。 また、基板６としてシリコンウェハを用い、これを選択
的にエツチングして所定の段差を設け、段差部を含む基
板上に絶縁膜としてＭｇＯもしくはＳ　ｒ　Ｔ　ｉ　０
３薄膜、ＬａＧａＯ３，ＬａＧａＯ３等を形成したもの
を用いて上記実施例と同様のプロセスで素子を形成した
ところ、スイッチング素子として上記実施例と同様の特
性が得られた。 【発明の効果】 上述の如く、本発明にかかる超電導三端子素子及びその
製造方法の効果を総括すると以下の通りである。 （１）、チャネルとして移動度の小さい酸化物半導体を
用いた場合に必要とされる０、１μｍ以下のチャネル長
を、高度な微細パターンニングあるいは加工技術を要す
ることなく、平易なプロセスで容易に製造可能な素子構
造である。 （２）、チャネル長の寸法は、素子設計上の必要性に応
じて基板に設ける段差の高さと、ソース、ドレイン電極
を構成する超電導層の膜厚とを所定値に設定することに
より規制することが可能であり、１０ｎｍのレヘルまで
設定可能である。 （３）、これにより、液体ヘリウム温度だけでなく、数
十にの高温度においても超電導状態と電圧状態間のスイ
ッチングが可能となる。 （４）６以上の素子構造及び特性はディジタル回路やア
ナログ回路のスイッチング素子としての特性を有してい
る。したがって、論理回路、記憶回路、ディジタル・ア
ナログ変換回路等の能動素子として用いれば、素子の機
能を十分に発揮し優れた回路素子を実現することができ
る。

【図面の簡単な説明】

第１図は本発明にかかる超電導三端子素子の断面図、第
２図は従来構造の超電導三端子素子の断面構造図である
。 〈符号の説明〉 １・・半導体層、 ２・・・ソース電極、 ３・・ドレイン電極、 ４・・ゲート絶縁膜、 ５・ゲート電極膜、 ６　基板。 と−Ｆ′し４ン釘セ

Claims (1)

1. 【特許請求の範囲】 １、チャネル部を形成する半導体層に隣接して所定間隔
   を置いて互いに離間して設けられた超電導薄膜からなる
   ソース及びドレイン電極と、少なくとも前記ソース及び
   ドレイン間に配設されたゲート絶縁膜と、前記ゲート絶
   縁膜を介し前記半導体層上部もしくは下部に配設された
   ゲート電極とから構成される電界効果型の超電導三端子
   素子において、前記素子を積載する基板に前記超電導薄
   膜の厚さよりも高い段差部が設けられ、前記ソース及び
   ドレイン電極が前記基板の段差によって同一平面からず
   れた位置に配設されると共に、前記チャネル部が基板段
   差部に配設されてチャネル長が前記段差部の段差により
   規制されて成る超電導三端子素子。 ２、上記超電導薄膜からなるソース−ドレイン電極及び
   半導体層をＣｕを含む金属酸化物層で構成して成る請求
   項１記載の超電導三端子素子。 ３、上記基板を金属酸化物からなる絶縁性単結晶基板で
   構成して成る請求項１もしくは２記載の超電導三端子素
   子。 ４、上記ゲート絶縁膜を金属酸化物膜で構成して成る請
   求項１乃至３何れか記載の超電導三端子素子。 ５、基板に上下の段差部を形成する工程と、前記段差部
   を含み基板上に前記段差の高さよりも低い厚みの半導体
   層を形成する工程と、前記段差部を除く基板上に超電導
   薄膜を成膜し、ソース及びドレイン電極を形成する工程
   と、少なくとも前記段差部上にゲート絶縁膜を形成する
   工程と、前記ゲート絶縁膜上にゲート電極を形成する工
   程とを有して成る超電導三端子素子の製造方法。 ６、上記超電導薄膜及び半導体層を形成する工程におけ
   る前記膜及び層のそれぞれの材質をＣｕを含む金属酸化
   物層として成る請求項５記載の超電導三端子素子の製造
   方法。 ７、上記基板を金属酸化物からなる絶縁性単結晶基板で
   構成し、基板に上下の段差部を形成する工程として、上
   段となる所定領域にレジストパターンマスクを形成し、
   下段となる露出部を所定の深さとなるまで選択エッチン
   グする工程と成した請求項５記載の超電導三端子素子の
   製造方法。 ８、上記ゲート絶縁膜を形成する工程における膜の材質
   を金属酸化物膜とし成る請求項５記載の超電導三端子素
   子の製造方法。 ９、上記段差部の形成された基板上に半導体層を形成す
   る工程と、少なくとも前記半導体層の形成された段差部
   上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜
   上にゲート電極を形成する工程との成膜工程においては
   、何れも前記段差部上に成膜されるように段差部を見込
   む方向に成膜源を配置し、上記段差部を除く基板上に超
   電導薄膜を成膜し、ソース及びドレイン電極を形成する
   工程においては前記段差部を見込まない方向に成膜源を
   配置して、それぞれ蒸着もしくはスパッタリングにより
   成膜する工程として成る請求項５乃至８何れか記載の超
   電導三端子素子の製造方法。 １０、上記段差部に形成された基板が、シリコンと酸化
   物薄膜の積層膜を形成して成る請求項５乃至８何れか記
   載の超電導三端子素子の製造方法。