JPH04207831A - チャンネル間位相同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 複数チャンネルの信号データを入力して、チャンネル間
の位相同期を行って出力する信号処理回路のチャンネル
間位相同期方式に関し、簡単な回路構成でチャンネル間
の位相同期を行なえるチャンネル間位相同期方式を提供
することを目的とし、 書込制御信号に基づいて書込アドレスカウント部が記憶
部に入力データを書き込み、読出制御信号に基づいて読
出アドレスカウント部が記憶部からデータを読み出す時
、書込アドレスと読出アドレスとを位相差比較部で比較
してスタッフ要求を発生して該読出制御信号を制御し、
連続スタッフ禁止制御部により連続スタッフの発生を禁
止する複数個の信号処理回路において、位相差比較部が
、読出側のフレーム周期に同期したスタッフ判定タイミ
ングパルスを受けた時のみ両カウント部の出力カウント
アドレスを比較し、不一致の時にスタッフ検出してその
大小関係に応じたスタッフ要求を発生し、連続スタッフ
禁止制御部を連動させることにより、複数個の信号処理
回路の出力データの同期制御を不要とするように構成す
る。

〔産業上の利用分野〕

本発明は、複数チャンネルの信号データを入力して、チ
ャンネル間の位相同期を行って出力する信号処理回路の
チャンネル間位相同期方式の改良に関するものである。

同期多重伝送方式などにおいて、受信フレームから送信
フレームへデータを乗せ替える時に、複数チャンネル（
ＣＨ）の信号の時間系列を補償しないといけない場合に
適用される。例えば、第４図に示すように通常３チャン
ネル分のデータ（ＣＨ■〜ＣＨ■）が入る領域に第５図
に示すような１チヤンネルの大容量のデータを入れよう
とした場合に、信号処理回路１〜３が同期して動作して
いないと、第６図に示すようなデータのくずれが生じる
。

このデータのくずれを防止するために従来の技術を用い
ると、制郭線の数が多くなり回路構成が複雑になる。こ
のため、簡単な回路構成でチャンネル間の位相同期を行
なえるチャンネル間位相同期方式か要望されている。

〔従来の技術〕

第７図は一例のフレーム・フォーマットを示す図である
。

第８図は一例の信号処理回路の構成を示すブロック図で
ある。

第９図は従来例の多チヤンネル同期動作を行う回路の構
成を示すブロック図である。

第７図に示すような信号処理回路を３チャンネル分用い
て、３チヤンネルのデータを連動させる場合について説
明する。

まず、第８図に示す信号処理回路の動作について説明す
る。同図に示す書込アドレスカウンタ６に書込制御信号
を入力することにより、書込アドレスカウンタ６からは
、入力データをメモリ５に書き込むためのアドレスをメ
モリ５及び位相差比較器８に出力する。そして、メモリ
５の上記アドレスに入力データを書き込んで一時記憶す
る。

一方、読出制御回路１０の出力の読出制御信号を読出ア
ドレスカウンタ７に加えることにより、読出アドレスカ
ウンタ７からは、出力データをメモリ５から読み出すた
めのアドレスをメモリ５及び位相差比較器８に出力する
。そして、メモリ５の上記アドレスに一時記憶したデー
タを読み出す。

又、位相差比較器８において、上記書込／読出アドレス
カウンタ６．７のアドレスカウント値を入力して、両者
の差（位相差）を検出する。そしてメモリ５への入力デ
ータにスタッフが発生した場合に、位相差比較器８にお
いてそのスタッフを検出して必要に応じてスタッフ要求
信号を発生する。このスタッフ要求信号により読出制御
回路ｌＯの出力の読出制御信号を制御して、メモリ５か
らデータを読み出す場合にも書込側に対応したスタッフ
を発生させる。

尚、上述のような信号処理回路では、第７図に示すよう
に、通常の受信フレームフォーマット（同図（ａ））に
対して前段階においてネガティブ・スタッフ状態（同図
（ｂ））やポジティブ・スタッフ状態（同図（Ｃ））が
発生していることがある。したがって、データの同期転
送は、かかるスタッフ状態に対応して行う必要がある。

又、上述したような読出側にスタッフを発生させる場合
、連続してスタッフを発生させるとジッターが生じるこ
とがある。そこでこれを防止するために第８図に示すポ
インタ処理回路９からデータの先頭位置を示す信号を読
出制御回路１０に出力して、連続スタッフの生じるのを
禁止するようにしている。

上述したような信号処理回路を第９図に示すように３台
（信号処理回路ｌ、２．３）連動させる場合について、
以下に説明する。

第９図において、伝送速度が例えば５０Ｍｂ／ｓのチャ
ンネルｌ、２及び３のデータをそれぞれ信号処理回路１
．２及び３に入力する。この場合、３台の信号処理回路
１〜３が同期して動作していないと、前述した第６図に
示したように多重化部４からの出力データに（ずれが生
じる。これを防止するために、第９図に示すように信号
処理回路１内の書込アドレスカウンタ６−１及び読出ア
ドレスカウンタ７−１の出力の各アドレス値をメモリ５
−１及び位相差比較器８−１に加えるとともに、信号処
理回路２及び３内のメモリ５−２及び５−３にも加える
。

そして、メモリ５−１．５−２及び５−３では上記アド
レスにそれぞれチャンネル１．２及び３のデータを書き
込んで一時記憶する。メモリ５−１．５−２及び５−３
からデータを読み出す場合も同様に、読出アドレスカウ
ンタ７−１〜の出力のアドレス値をメモリ５−１．５−
２及び５−３に入力して、このアドレスに一時記憶した
データをそれぞれ読み出す。

又、位相差比較器８−１、ポインタ９−１、読出制御回
路１０−１については、前述した第８図に示す信号処理
回路で説明したと同様の動作を行う。この場合、信号処
理回路２．３については、書込／読出アドレスカウンタ
６−２．６−３及び７−２．７−３、スタッフ要求、連
続スタッフ禁止等の動作は行わない。

上記信号処理回路１．２及び３の出力データを第６図に
示す多重化部４に加えて、チャンネル１．２及び３のデ
ータについて例えば時分割多重化を行って、伝送速度が
例えば１５０　Ｍｂ／ｓのデータとして出力する。

〔発明が解決しようとする課題〕

しかしながら上述のように複数チャンネルの制御回路を
連動させるように構成した場合には、制御線の数が多（
、特に信号処理回路の容量が大きくなった場合にはそれ
だけ制御線も多く必要になり、回路構成が複雑になると
いう問題点があった。

したがって本発明の目的は、簡単な回路構成でチャンネ
ル間の位相同期を行なえるチャンネル間位相同期方式を
提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路の構成によって解決され
る。

即ち、第１図において、書込制御信号に基づいて書込ア
ドレスカウント部６００−１〜６００−ｎが記憶部５０
０−１〜５００−ｎに入力データを書き込み、読出制御
信号に基づいて読出アドレスカウント部７００−１〜７
００−ｎが記憶部５００−１〜５００−ｎからデータを
読み出す時、書込アドレスと読出アドレスとを位相差比
較部８００−１〜８００−ｎで比較してスタッフ要求を
発生して読出制御信号を制御し、連続スタッフ禁止制御
部９００−１〜９００−ｎにより連続スタッフの発生を
禁止する複数個の信号処理回路１００−ト１００−ｎに
おいて、 位相差比較部８００−１〜８００−ｎが、読出側のフレ
ーム周期に同期したスタッフ判定タイミングパルスを受
けた時のみ両カウント部の出力カウントアドレスを比較
し、不一致の時にスタッフ検出してその大小関係に応じ
たスタッフ要求を発生し、連続スタッフ禁止制御部９０
０−１〜９００−ｎを連動させることにより、複数個の
信号処理回路１ｏｏ−ト１００−ｎの出力データの同期
制御を不要とするように構成する。

〔作　用〕

第１図において、位相差比較部８００−１〜８００−ｎ
が、読出側のフレーム周期に同期したスタッフ判定タイ
ミングパルスを受けた時のみ両カウント部の出力カウン
トアドレスを比較し、不一致の時にスタッフ検出してそ
の大小関係に応じたスタッフ要求を発生する。この結果
、それぞれの信号処理回路１００−１〜１００−ｎでは
チャンネルによらず常に一定の遅延時間を持つように制
御されるため、複数個の信号処理回路１００−１〜１０
０−ｎの出力データの同期制御を不要とすることができ
る。

更に、連続スタッフ禁止制御部９００−１〜９００−ｎ
の動作を１本の連続スタッフ禁止線で同期できるため、
回路構成が簡単になる。

〔実施例〕

第２図は本発明の実施例のチャンネル間位相同期方式を
用いた回路の構成を示すブロック図である。

第３図は実施例で使用される位相差比較器の構成を示す
ブロック図である。

企図を通じて同一符号は同一対象物を示す。

第２図に示すように、信号処理回路１〜３の入力部にそ
れぞれ、クロック同期化部１１〜１〜１１〜３を設ける
。クロック同期化部１１〜１〜ｌｌ−３については、本
願発明の発明者により平成元年９月１３日に出願された
発明「データ転送回路Ｊの明細書において記述されてい
るように、その機能は、入力データがクロック同期化部
１１〜１〜１１〜３に入力される時には外部クロックに
従って行われるが、クロック同期化部１１〜１〜１１〜
３から入力データを出力する時にはメモリ５−１〜５−
３、書込アドレスカウンタ６−１〜６−３及び読出アド
レスカウンタ７−１〜７−３に共通なシステムクロック
に従って行われるので、メモリ５−１〜５−３への書き
込みと読み出しはシステムクロックにより行われること
となり、時間軸上でのアナログ的な非同期の入出力でな
くディジタル的に同期した入出力がメモリ５−１〜５−
３に対して実現されることになる。

上記クロック同期化部１１〜】〜１１〜３の出力のデー
タをそれぞれ信号処理回路１〜３内のメモリ５−１〜５
−３に入力し、書込アドレスカウンタ６−１〜６−３の
出力で示されるアドレスに書き込んで記憶する。そして
上記データを、読出アドレスカウンタ７−１〜７−３の
出力で示されるアドレスにしたがって読み出す。

この場合、本願発明の発明者により平成元年９月１１日
に出願された発明「データ転送回路」の明細書において
記述されているように、各信号処理回路１〜３内の位相
差比較器８−１〜８−３にスタッフ判定タイミングパル
スを加えることにより、位相差比較器８−１〜８−３に
おいて、読出側のフレーム周期に同期したスタッフ判定
タイミングパルスを受信した時だけ、書込アドレスカウ
ンタ６−１〜６−３のカウント値と読出アドレスカウン
タのカウント値との差（位相差）を検出する。このよう
に位相差が生じた時にスタッフ検出が行われると、その
大小関係に応じたスタッフ要求信号を位相差比較器８−
１〜８−３が発生して、読出制御回路１０−１〜１０−
３を介して読出アドレスカウンタ７−１〜７−３を制御
し、読出側でのスタッフを行う。

上述した位相差比較器８−１〜８−３の構成を第３図に
示す。同図において、書込アドレスカウンタ６−１〜６
−３のカウント出力をａ、読出アドレスカウンタ？−１
〜７−３のカウント出力をｂとし、これら２つのラント
出力ａ、ｂを位相差比較器８−１〜８−３内の比較器８
０に加える。そして、カウント出力ａ、ｂを比較して、
例えばａ＞ｂの時フリップフロップ（以下ＦＦと称する
）８１のＤ端子に“１”を、又ＦＦ８２のＤ端子に“θ
″を加える。又、ａくｂの時にはＦＦ８１のＤ端子に“
０”を、又ＦＦ８２のＤ端子に“ｌ”を加える。又、ａ
＝ｂの時には、ＦＦ８１．８２のＤ端子にはともに“０
”を加える。一方、ＦＦ８１．８２のＣ端子にはスタッ
フ判定タイミングパルスを加える。

例えばカウント出力ａ＝ｂの時には位相差は０であり、
この出力をＦＦ８１．８２のＤ端子に加えてもＦＦ８１
．８２のＱ端子出力はともに“０”でありスタッフは行
わない。これは第７図（ａ）の場合である。

又、書込アドレスａ　（１０）＞読出アドレスｂ（９）
の時にはＦＦ８１．８２のＱ端子出力は「“１”、′０
”」となり、読出アドレスカウンタ７−１〜７−３をポ
ジティブ・スタッフ（第７図（ｃ）参照）とするための
スタッフ要求が出力される。又、上述の場合と逆に書込
アドレスａ〈読出アドレスｂの時には、第７図（ｂ）に
示すように読出アドレスカウンタ？−１〜７−３をネガ
ティブ・スタッフとするためのスタッフ要求が出力され
ることとなる。

尚、読出アドレスが書込アドレスを追い越すことはない
ので、実際には、書込アドレスの方に、安定状態での最
大位相差＋スタッフ等に対する余裕のゲタを履かせて、
上記の比較を行う必要がある。

尚、上記の説明では書込クロックと読出クロックが同期
している場合、あるいは非同期の場合のいずれの場合に
も適用できる。

又、信号中にスタッフが含まれている場合以外に、伝送
路変動による信号位相の変動に対しても同様に扱うこと
ができるので、信号中に含まれるスタッフと伝送路変動
によるスタッフが逆相であれば、特に意識せずにそれら
の打ち消し合いにより無駄なスタッフを消滅させること
ができる。

尚、信号処理回路１〜３で発生する連続スタッフを禁止
するために設けたポインタ処理回路９−１〜９−３を互
いに接続して連動動作させることにより、信号処理回路
１〜３で連続スタッフが発生するのを禁止し、更に信号
処理回路１〜３内のメモリ５−１〜５−３の出力データ
の同期をとることも可能となる。

このメモリ５−１〜５−３の出力データを多重化部（図
示しない）に加え多重化部で多重化を行った後、伝送路
に送出する。

〔発明の効果〕

以上説明したように本発明によれば、多数本必要であっ
た複数チャンネル同期制御線力用本の連続スタッフ禁止
線で同期できるため、回路構成が簡単になる。

更に、他チャンネルからの制御線と自チャンネルの制御
線の切替え処理が不要になる。

又、外乱等によってチャンネル間の同期が外れても、各
チャンネル毎の独立動作により自動的に復旧する効果を
もあわせもつ。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例のチャンネル間位相同期方式を
用いた回路の構成を示すブロ ック図、 第３図は実施例で使用される位相差比較器の構成を示す
ブロック図、 第４図は一例の３チャンネル独立動作の場合のデータを
示す図、 第５図は一例の３チャンネル位相同期が必要な場合のデ
ータを示す図、 第６図は一例の信号処理回路２が信号処理回路１．３に
対し、１ビツトの遅延を持つ ていた場合の出力信号を示す図、 第７図は一例のフレーム・フォーマットを示す図、 第８図は一例の信号処理回路の構成を示すプロッタ図、 第９図は従来例の多チヤンネル同期動作を行う回路の構
成を示すブロック図である。 図において １００−１〜１００−ｎは信号処理回路、５００−１〜
５００−ｎは記憶部、 ６００−１〜６００−ｎは書込アドレスカウント部、７
００−１〜７００−ｎは読出アドレスカウント部、８０
０−１〜８００−ｎは位相差比較部、９００−１〜９０
０−ｎは連続スタッフ禁止制御部一ン 判定１＼°ルス 寅折’ｆ７＋１７便用プ倶ろｌ１ｖｓ；ｌｒ誹り器Ｑ重
りべ乞許・４１０ツ７霞 冨　３　層 ￥ｈ示４０ 第　５　ロ １フレーム （し２ネガ゛号イフズタ・、）ＡＧＦＡ　　　［ｉゴ四
■四■〉司（ＣＥごシｒイ７ズ’７　・ｔｎ（ｐ　　　
ｎ口語　７　ロ ーイチ１１／）イ六号タ４理ａｙ名〆）１７／ｌ＃′入
す脣ｔ゛すフｔコ・７７［ヨ１３　口

Claims (1)

【特許請求の範囲】
1. 書込制御信号に基づいて書込アドレスカウント部（６０
   ０−１〜６００−ｎ）が記憶部（５００−１〜５００−
   ｎ）に入力データを書き込み、読出制御信号に基づいて
   読出アドレスカウント部（７００−１〜７００−ｎ）が
   該記憶部（５００−１〜５００−ｎ）からデータを読み
   出す時、該書込アドレスと読出アドレスとを位相差比較
   部（８００−１〜８００−ｎ）で比較してスタッフ要求
   を発生して該読出制御信号を制御し、連続スタッフ禁止
   制御部（９００−１〜９００−ｎ）により連続スタッフ
   の発生を禁止する複数個の信号処理回路（１００−１〜
   １００−ｎ）において、該位相差比較部（８００−１〜
   ８００−ｎ）が、読出側のフレーム周期に同期したスタ
   ッフ判定タイミングパルスを受けた時のみ両カウント部
   の出力カウントアドレスを比較し、不一致の時にスタッ
   フ検出してその大小関係に応じたスタッフ要求を発生し
   、該連続スタッフ禁止制御部（９００−１〜９００−ｎ
   ）を連動させることにより、該複数個の信号処理回路（
   １００−１〜１００−ｎ）の出力データの同期制御を不
   要とするようにしたことを特徴とするチャンネル間位相
   同期方式。