JPH04208597A - 多層プリント配線板および多層プリント配線板の製造方法 - Google Patents

多層プリント配線板および多層プリント配線板の製造方法

Info

Publication number
JPH04208597A
JPH04208597A JP40003390A JP40003390A JPH04208597A JP H04208597 A JPH04208597 A JP H04208597A JP 40003390 A JP40003390 A JP 40003390A JP 40003390 A JP40003390 A JP 40003390A JP H04208597 A JPH04208597 A JP H04208597A
Authority
JP
Japan
Prior art keywords
glass cloth
multilayer printed
prepreg
inner layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40003390A
Other languages
English (en)
Inventor
Akira Nakamura
彰 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP40003390A priority Critical patent/JPH04208597A/ja
Publication of JPH04208597A publication Critical patent/JPH04208597A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[00011
【産業上の利用分野]本発明は、多層プリント配線板に
関するものである。 [0002] 【従来の技術】多層プリント配線板は、内層導体が形成
された複数の内層基板とプリプレグが外層銅箔とともに
、真空の高温・高圧下で積層されて形成される。上記積
層が完了すると、図6に示すように、多層プリント配線
板10の所定の位置にスルーホール60が明けられ(図
6(a))、その後、パネルメッキ層61の形成(図6
(b))、所定パターンのメツキレジスト62の形成及
びスルーホールメツキ層63、ランド64の形成(図6
(c) ) 、メツキレジスト62の剥離(図6 (d
) ) 、不要な部分のパネルメッキ層61のエツチン
グ(図6(e))が順次行われる。 (0003]上記各内層基板の材質としては、例えばガ
ラス繊維を布状に編んだガラス布にエポキシ樹脂を含浸
させて硬化させたガラス布エポキシ樹脂基材や、あるい
は上記エポキシ樹脂に代えてポリイミド樹脂を採用した
ガラス布ポリイミド樹脂基材(PI基板)が多用されて
いる。また、上記プリプレグとしては上記ガラス布にエ
ポキシ樹脂あるいはポリイミド樹脂を含浸させて半硬化
状態(B状態)にしたものが使用される。 [0004]ところで、近年コンピュータ等の電子機器
の処理速度の高速化が求められる状況にあって該電子機
器に搭載される多層プリント配線板は伝達遅延時間を極
力短縮して、上記要請に応える必要がある。このような
状況に対応するためには多層プリント配線板の実効誘電
率を低くすることが有効であり、そのために内層基板や
プリプレグの材料に誘電率の低い弗素樹脂、例えばテフ
ロンを採用することが考えられる。すなわち、基板とし
てはガラス布を基材とし、弗素樹脂を結合剤に使用する
とともに、プリプレグとして弗素樹脂フィルムの表裏両
面に接着剤としてのポリイミド樹脂あるいはエポキシ樹
脂をコーティングしたものを使用することが試みられて
いる。 [0005]
【発明が解決しようとする課題】しかしながら、上記弗
素樹脂は熱膨張率が大きいため(−該弗素樹脂を基板材
料として使用した場合、多層プリント配線板が例えば部
品実装の際の熱の影響で厚さ方向の膨張量が大きくなる
。特に層数を10層程度以上の多層プリント配線板にお
いて、この傾向は一層顕著となり、上記多層プリント配
線板の膨張による基板の厚さ方向の引張力によってスル
ーホールメツキ層にひび割れ(バレルクラック)が発生
し、多層プリン+−C線板の信頼性が失われる恐れがあ
る。 [00061本発明は上記の事情に鑑みてなされたもの
であって、スルーホールメツキ層のバレルクラックの発
生を抑制しくすなわち低膨張率の)、かつ伝達遅延時間
の短い多層プリント配線板を提供することを目的とする
。 [0007]
【課題を解決するための手段】上記の目的を達成するた
めに本発明は内層導体が形成された複数の内層基板とプ
リプレグとを交互に積層してなる多層プリント配線板を
前提技術として、以下の手段を採用する。すなわち、図
1乃至図3に示すように、内層基板1の材質に例えばガ
ラス布基材エポキシ樹脂、またはガラス布基材ポリイミ
ド樹脂等の低膨張率材料を使用し、プリプレグ2に発泡
弗素樹脂を使用するとともに、スルーホールメツキ層1
3の膜厚を45μm以上とした構成とした。 [0008]
【作 用】上記構成において、基板材料として低膨張率
のガラス布基材エポキシ樹脂、またはガラス布基材ポリ
イミド樹脂を採用することにより熱による膨張量を抑制
することができ、従って、スルーホールメツキ層13に
かかる多層プリント配線板の厚さ方向に生じる引張力を
低減する。 [0009]また、スルーホールメツキ層13の膜厚を
45μm以上として該スルーホールメツキ層13の強度
を向上させる。 [00101
【実施例]以下本発明に関し、実施例をもとに詳細に説
明する。図1に示すように、本発明が適用される多層プ
Jント配線板の層構造は従来と同様、内層基板1とプリ
プレグ2とを交互に積層し、更に最上層の内層基板1a
の上面及び最下層の内層基板1bの下面にプリプレグ2
を介して銅箔3を積層した後、例えば真空中で所定の温
度および圧力を加えられることにより、各内層基板1、
プリプレグ2、銅箔3が接着される。 [00111本実施例において使用される低誘電率のプ
リプレグ2は、図2に示すように、弗素樹脂、例えば発
泡テフロンフィルム2aに熱硬化性樹脂2bを含浸させ
た後硬化状態とし、さらに該発泡テフロンフィルム2a
の表裏両面に熱硬化性のエポキシ樹脂2cを積層した構
成とする。また、上記低膨張率の内層基板1は、ガラス
繊維を布状に編んだガラス布の表面にポリイミド樹脂を
含浸させ硬化させたガラス布ポリイミド樹脂基材を使用
し、上記ガラス繊維の材料を誘電率ε=7程度のE−ガ
ラスや更に誘電率ε=5程度のD−ガラスを使用した。 内層基板1の材料として上記弗素樹脂を用いると誘電率
を下げることはできるが、膨張率が大きくなって好まし
くない。 [0012]尚、本発明では、上記ポリイミド樹脂に代
えてエポキシ樹脂を採用することもできる。上記積層工
程が完了した多層プリント配線板10は、図3に示すよ
うに、所定の位置にスルーホール11が明けられ(図3
(a) ) 、その後パネルメツキ層12の形成(図3
(b))、メツキレシス1〜14の形成および第1のス
ルーホールメツキ層13aおよびランド15aの形成(
図3(C) ) 、を順次行う。更に一旦、上記メツキ
レジスト14を剥離して(図3(d))、再度のメツキ
レジスト16の形成(図3(e))、第2のスルーホー
ルメツキ層13b及びランド15bの形成(図3(f)
)、メツキレジスト16の剥離(図3 (g) ) 、
パネルメッキ層61のエツチング(図3(h))、を順
次行うことによって、スルーホールメツキ層13の膜厚
を例えば45μm以上に確保するようにしている。 [00131本発明においてはスルーホールメツキ層1
3の形成方法は特に限定しないが、1回のメツキ工程で
45μm以上のメツキ層の膜厚を得ようとするよりも上
記のように2回に分けて行う方が短時間でメツキ形成工
程を完了することができる。ところで、多層プリント配
線板におけるバレルクラック発生頻度の目安を測定する
ために熱衝撃試験を行う。該熱衝撃試験の要領は図5に
示すように、常温から260±5℃のグリセリン中に多
層プリント配線板を5秒間浸漬した後、5分間だけ常温
にさらす温度変化を1サイクルとして計4サイクル繰り
返す前処理を行う。更にその後常温から冷却して一65
℃で15分間保持した後、昇温しで常温で5分間保持く
じ、さらに昇温しで125℃で15分間保持し、再び常
温で5分間保持する温度変化を1サイクルとした熱スト
レスを所定回数加えるようにした。 [00141図4は多層プリント配線板に形成したスル
ーホールメツキ層の膜厚と、バレルクラックが発生する
までの上記熱衝撃試験のサイクル数との関係を示したグ
ラフである。図4において、曲線C1は上記実施例にお
いて得られた多層プリント配線板10 (以下基板Aと
する)の特性曲線であり、比較例として示す曲線O2は
内層基板としてガラス布基材エポキシ樹脂基材を、プリ
プレグとしてガラス布基材エポキシ樹脂を採用した多層
プラント配線板(以下基板Bとする)、同じく比較例と
して示す曲線C3は内層基板としてガラス布基材ポリイ
ミド樹脂基材をプリプレグとしてガラス布基材ポリイミ
ド樹脂を採用した多層プリント配線板(以下基板Cとす
る)の特性曲線である。 [0015]図4において、上記熱衝撃試験の前処理以
降、例えば100サイクルの熱ストレスに耐える品質の
基板を得るためのスルーホールメツキ層の膜厚は基板B
では14μm、基板Cでは8μm程度であるが、発泡弗
素樹脂をプリプレグに採用した基板Aでは45μm以上
の膜厚を必要とすることがわかる。その一方で後掲する
表1に示すように、本発明による2つの実施例の伝達遅
延時間Tpdは比較例として示すポリイミド樹脂を結合
剤として使用した基材および、ポリイミド樹脂を接着剤
として使用したプリプレグに比べて小さくすることがで
きるので、特に高速処理の求められる電子機器に搭載す
る多層プリント配線板に本発明を適用することにより、
バレルクラックの発生を抑制して、接続信頼性を高める
ことができる。 [0016] 【表1】 [0017]

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】内層導体が形成された複数の内層基板(1
    )とプリプレグ(2)とを交互に積層してなる多層プリ
    ント配線板において、上記内層基板(1)の材質に低膨
    張率材料を使用し、上記プリプレグ(2)に発泡弗素樹
    脂を使用するとともに、スルーホールメッキ層(13)
    の膜厚を45μm以上としたことを特徴とする多層プリ
    ント配線板。
  2. 【請求項2】上記内層基板(1)の材質としてガラス布
    基材エポキシ樹脂、またはガラス布基材ポリイミド樹脂
    を採用したことを特徴とする請求項1に記載の多層プリ
    ント配線板。
JP40003390A 1990-12-01 1990-12-01 多層プリント配線板および多層プリント配線板の製造方法 Pending JPH04208597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40003390A JPH04208597A (ja) 1990-12-01 1990-12-01 多層プリント配線板および多層プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40003390A JPH04208597A (ja) 1990-12-01 1990-12-01 多層プリント配線板および多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH04208597A true JPH04208597A (ja) 1992-07-30

Family

ID=18509951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40003390A Pending JPH04208597A (ja) 1990-12-01 1990-12-01 多層プリント配線板および多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH04208597A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280736A (ja) * 2001-03-21 2002-09-27 Nec Corp 多層プリント配線板およびその製造方法
US8492898B2 (en) 2007-02-19 2013-07-23 Semblant Global Limited Printed circuit boards
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
US9709619B2 (en) 2012-09-19 2017-07-18 Fujitsu Limited Printed wiring board, crack prediction device, and crack prediction method
US11786930B2 (en) 2016-12-13 2023-10-17 Hzo, Inc. Protective coating

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280736A (ja) * 2001-03-21 2002-09-27 Nec Corp 多層プリント配線板およびその製造方法
US8492898B2 (en) 2007-02-19 2013-07-23 Semblant Global Limited Printed circuit boards
US9648720B2 (en) 2007-02-19 2017-05-09 Semblant Global Limited Method for manufacturing printed circuit boards
US8995146B2 (en) 2010-02-23 2015-03-31 Semblant Limited Electrical assembly and method
US9709619B2 (en) 2012-09-19 2017-07-18 Fujitsu Limited Printed wiring board, crack prediction device, and crack prediction method
US10605851B2 (en) 2012-09-19 2020-03-31 Fujitsu Limited Printed wiring board, crack prediction device, and crack prediction method
US11786930B2 (en) 2016-12-13 2023-10-17 Hzo, Inc. Protective coating

Similar Documents

Publication Publication Date Title
US3700538A (en) Polyimide resin-fiberglass cloth laminates for printed circuit boards
US8198551B2 (en) Power core for use in circuitized substrate and method of making same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
KR20140028973A (ko) 프리프레그, 동박적층판, 및 인쇄회로기판
Muthulakshmi et al. Application of non-woven aramid-polyimide composite materials for high reliability printed circuit boards for use in spacecraft electronics
EP1353541B1 (en) Circuit board and production method therefor
KR20160138753A (ko) 인쇄회로기판 및 그 제조방법
JP4924871B2 (ja) 複合基板および配線板
JPH11317578A (ja) 配線基板の製造方法
JP2000071387A (ja) 金属箔付きフィルム及びそれを用いた配線基板の製造方法
JPS5910770Y2 (ja) プリント配線板
JPS62277794A (ja) 内層回路板の製造方法
JP2857261B2 (ja) 多層プリント基板
JPS63224934A (ja) 積層板
JP3227874B2 (ja) 積層板の製造方法
JPH0263821A (ja) 積層板
JP2003086941A (ja) プリント配線板
KR100222753B1 (ko) 절연신뢰성이 향상된 다층 인쇄회로기판의 제조방법
JPH0834348B2 (ja) 多層印刷配線板の製造法
JPH0474491A (ja) 多層プリント配線板
JPS63224936A (ja) 積層板
JP2917579B2 (ja) 多層プリント配線板
JP2000286560A (ja) 多層ふっ素樹脂基板及びその作製方法
JPS63226996A (ja) 多層配線基板の製造方法
JPH06278222A (ja) 銅張積層板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990112