JPH04208788A

JPH04208788A - ロジカル・コム・フィルタ

Info

Publication number: JPH04208788A
Application number: JP2340907A
Authority: JP
Inventors: Akira Sawada; 明澤田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-11-30
Filing date: 1990-11-30
Publication date: 1992-07-30
Anticipated expiration: 2012-06-04
Also published as: JP2616235B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＶＴＲ，ＴＶなとの映像機器の中で、主とし
てＹ／Ｃ分離に用いられるロジカル・コム・フィルタに
関し、特に信号をテジタルで処理する場合に経済的に構
成できるロジカル・コム・フィルタに関する。

〔従来の技術〕

従来、この種のフィルタは、最大値回路および最小値回
路を用いて構成されてし・た。第４図はそのブロック構
成例である。以下、この図面を参照して説明する。入力
信号ａは遅延回路１１を通過した後さらに遅延回路１２
を通過する。入力信号と遅延回路１１の出力は、最大値
回路２１および最小値回路３１にも接続される。また、
遅延回路１．１．１２の出力は、最大値回路２２および
最小値回路３２にも接続される。最大値回路２１゜２２
の出力は最小値回路３３に入力され、最小値回路３１．
３２の出力は最大値回路２３に入力される。最大値回路
２３および最小値回路３３の出力は加算回路４１に入力
され、加算結果は出力信号すとなる。ここで、最大値回
路とは、２つの入力のうちレベルの大きい方を出力する
もので、最小値回路は２つのうち小さい方を出力するも
のである。

以上の構成で遅延回路１１．１２の遅延時間を映像信号
の１走査線期間とすることによりコム・フィルタが実現
できる。第４図の構成では、入力信号としてコンポジッ
ト映像信号を入れることにより、出力として輝度信号が
得られる。また、遅延回路１１の出力を最大値回路ある
いは最小値回路に入力する際に信号の極性を反転させれ
ば、出力としてクロマ信号が得られる。

第４図をアナログ回路で構成する場合、最大値回路、最
小値回路ともトラノン１５２石程度の簡単な回路で構成
できる。しかし、テシタルで構成する場合、最大値回路
、最小値回路と言うものが一般的にはないので、ＮＡＮ
Ｄ回路やＮＯＲ回路を組み合せるか、あるいは比較回路
とセレクタを用いて構成される。通常は、比較回路とセ
レクタが用いられる。この場合の構成例を第５図に示す
。

第５図はコンポジット映像信号からクロマ信号ヲ分離ス
るためのロジカル・コム・フィルタノフロック図例であ
る。入力信号ａ、出力信号すとも２進数のデジタル符号
である。まず、入力信号ａはバンドパスフィルタ８１を
通過し、その後１ライン遅延回路１１．１２を順次通過
する。バンドパスフィルタ８１の出力（以下入力信号Ｃ
と呼ぶ）は、比較回路５１の＋側とセレクタ６１のＬ側
およびセレクタ６２のＨ側にも接続される。１ライン遅
延回路１１の出力は、反転アンプ７１に接続される。反
転アンプ７１の出力（以下主信号ｄと呼ぶ）は、比較回
路５１の一側、比較回路５２の＋側、セレクタ６１．６
４のＨ側、セレクタ６２．６３のＬ側に接続される。１
ライン遅延回路１２の出力（以下前信号ｅと呼ぶ）は、
比較回路５２の一側、セレクタ６３のＨ側、セレクタ６
４のＬ側に接続される。比較回路５１の出力はセレクタ
６１．６２のセレクト制御に接続され、比較回路５２の
出力はセレクタ６３．６４のセレクト制御に接続される
。セレクタ６１の出力は比較回路５４の＋側、セレクタ
６６のＨ側に接続され、セレクタ６３の出力は比較回路
５４の一側、セレクタ６６のＬ側に接続される。セレク
タ６２の出力は比較回路５３の＋側、セレクタ６５のＬ
側に接続され、セレクタ６４の出力は比較回路５３の一
側、セレクタ６５のＨ側に接続される。セレクタ６５．
６６の出力は加算回路４１に接続され、加算結果は反転
アンプ７２を一通過した後出力信号すとなる。

次に第５図の動作について説明する。まず、入力信号ａ
はバンドパスフィルタ８１で輝度信号の高域成分とクロ
マ信号が抜き出される。このフィルタ処理はロジカル・
コムのの動作を安定させるための予備処理である。予備
処理後の入力信号Ｃと主信号ｄは比較回路５１で大小比
較される。入力信号Ｃの方が大きけれは比較回路５１の
出力はＨとなり、小さければＬとなる。比較回路５１の
出力で、セレクタ６１．６２を制御するが、セレクタ６
１は小さい方の信号を選び、セレクタ６２は大きい方の
信号を選ぶように接続されている。

すなわち、第４図における最小値回路３１と最大値回路
２１に相当する。同様に、比較回路５２とセレクタ６３
が最小値回路３２に相当し、比較回路５２とセレクタ６
４が最大値回路２２に相当する。次に、セレクタ６１．
６３の出力は比較回路５４とセレクタ６６で構成される
最大値回路に入力され、セレクタ６２．６４の出力は比
較回路５３とセレクタ６５で構成される最小値回路に入
力される。それぞれの結果は加算回路４１で加算される
。第４図と異なり、加算の後に反転アンプ７２が入って
いるのは、位相と利得の補正のためである。また、１ラ
イン遅延回路１１の出力側に入っている反転アンプも位
相合わせのためである。

〔発明が解決しようとする課題〕

上述した構成のうち、アナロタで構成する場合はトラン
ジスタ数が少なくて済むが、デジタルで構成する場合は
かなり多くなる。例えば、信号の符号ビット長を一般的
である８ヒツトとした場合、比較回路６０ケート、セレ
クタ２２ゲートとなり、加算回路も含め全体で４３２ケ
ートが必要になる（ＣＭＯＳゲートの場合１ゲート４ト
ランジスタ）。

近年、民生用ＶＴＲにロジカル・コム・フィルタが採用
されるようになったが、量産性（無調整化）や経年変化
に対する安定性からデジタルで構成することが多くなっ
た。しかし、デジタルて構成すると前述のように回路規
模が大きくなり価格が高くなると言う欠点があった。

〔発明の従来技術に対する相違点〕

上述した従来のロジカル・コム・フィルタに対し、本発
明は加算回路の一方の入力を主信号に固定し、もう一方
の入力を入力信号Ｃ１主信号ｄ、前信号ｅの３つの信号
の大小関係により決めるという相違点を有する。

〔課題を解決するための手段〕

本発明のロジカル・コム・フィルタは、入力信号を１走
査線期間遅延する回路１と、該回路１の出力信号（以下
主信号と呼ぶ）を１走査線期間遅延する回路２と、加算
回路とを有し、該加算回路の一方の入力に主信号を加え
、かつ、該加算回路の他方の入力に下記の条件で選択し
た信号を加えることを特徴とする。

条件：主信号〉入力信号〉該第２回路　の出力信号（以
下前信号と呼ぶ）の大小関係または前信号〉入力信号〉
主信号　の大小関係がなりたつ場合は、入力信号選び、主信号〉前信号〉入力信号　の大小関係または入力信号〉前信号〉主信号　の大小関係がなりたつ場合
は、前信号を選び、前信号〉主信号〉入力信号　の大小関係または入力信号〉主信号〉前信号　の大小関係がなりたつ場合
は、主信号を選ぶ。

また、もう一つの手段は、入力信号と前信号の平均値をとる回路を有し、前信号〉
主信号〉入力信号　の大小関係または入力信号〉主信号〉前信号　の大小関係かなりたつ場合
に該平均値回路の出力を選ぶことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実旅例のブロック図である。

第５図と同様、クロマ信号を分離するための構成である
。入力信号ａはバンドパスフィルタ８１、ｌライン遅延
回路１１に接続される。バンドパスフィルタ８１の出力
（以下入力信号Ｃと呼ぶ）は、比較回路５１．５５の＋
側およびセレクタ６７のＨ側に接続される。１ライン遅
延回路１１の出力は、バンドパスフィルタ８２を通過し
て反転アンプ７１および１ライン遅延回路１２に接続さ
れる。

反転アンプ７１の出力（以下主信号ｄと呼ぶ）は、比較
回路５１の一側、比較回路５２の＋側、セレクタ６８の
Ｌ側及び加算回路４１の一方の入力に接続される。ｌラ
イン遅延回路１２の出力（以下前信号ｅと呼ぶ）は、比
較回路５２．５５の一側およびセレクタ６７のＬ側に接
続される。セレクタ６７の出力はセレクタ６８のＨ側に
接続サレ、セレクタ６８の出力は加算回路４１の他方の
入力に接続される。加算回路４１の出力は、反転アンプ
７２を通って出力信号すとなる。また、比較回路５１．
５５の出力は排他論理和９１に接続され、排他論理和９
１の出力はセレクタ６７のセレクト制御に接続される。

同様に、比較回路５１．５２の出力は排他論理和９２に
接続され、排他論理和９２の出力はセレクタ６８のセレ
クト制御に接続される。

以上の構成で、バンドパスフィルタ８１．８２が１ライ
ン遅延回路１１の前後に入っているのは、１ライン遅延
回路１１の出力を図示していない輝度処理で使うためで
ある。クロマ信号の分離のためだけであれば、第５図の
ように一つのバンドパスフィルタですむ。

次に、第１図の回路の動作を入力信号Ｃ２主信号ｄ、前
信号ｅの大小関係別に説明する。

■主信号ｄ〉入力信号Ｃ〉前信号ｅまたは、前信号ｅ〉
入力信号Ｃ〉主信号ｄの場合この場合、比較回路５１の出力がＬで比較回路５５の出
力がＨとなるか、または、比較回路５１の出力がＨで比
較回路５５の出力がＬとなる。どちらの場合も排他論理
和９１の出力はＨとなりセレクタ６７の出力にはＨ側す
なわち入力信号Ｃが比る。また、比較回路５１．５２の
出力も、Ｌ、ＨまたはＨ，Ｌとなり、排他論理和９２の
出力はＨとなる。これによりセレクタ６８の出力は、セ
レクタ６７の出力すなわち入力信号Ｃとなる。結局、加
算回路４１では、入力信号Ｃと主信号ｄが加算される。

■主信号ｄ〉前信号ｅ〉入力信号Ｃまたは、入力信号Ｃ
〉前信号ｅ〉主信号ｄの場合この場合、比較回路５１．５５の出力はどちらもＬか、
またはどちらもＨとなり、排他論理和９１の出力はＬと
なる。排他論理和９２の出力は、上述の■の場合と同じ
でＨとなる。従って、セレクタ６８の出力は、セレクタ
６７のＬ側すなわち前信号ｅとなる。結局、加算回路４
１ては、主信号ｄと前信号ｅが加算される。

■入力信号Ｃ〉主信号ｄ〉前信号ｅまたは、前信号ｅ〉
主信号ｄ〉入力信号Ｃの場合この場合、比較回路５１．５２の出力はどちらもＨか、
またはどちらもＬとなる。これにより、排他論理和９２
の出力がＬとなり、セレクタ６８の出力はＬ側すなわち
主信号ｄとなる。結局、加算回路４１の両方の入力とも
主信号ｄとなる。

明する。第１表は、比較回路５１，５２．５５の出力と
、信号ｃ、ｄ、ｅの大小パターンおよび従来のロジカル
・コム・フィルタの加算回路の入力を示している。加算
回路の入力のうち、ＭＩＮ−ＭＡＸの欄には第４図の最
小値回路３３の出力信号を示している。ＭＡＸ−ＭＩＮ
の欄には第４図の最大値回路２３の圧力信号を示してい
る。これら加算回路の入力を見ると、とのパターンの場
合でもどちらか一方の入力が主信号ｄとなっている。

従って、本発明のごとく加算回路の一方の入力を主信号
ｄに固定することができる。また、加算回路の他方の入
力は入力信号Ｃ１主信号ｄ２前信号ｅのうちから信号の
大小パターンにより選べば良いことになる。

〔実施例２〕第２図は本発明の実施例２のフロック図である。

以下、第１図と構成の異なる部分について説明する。ま
ず、バンドパスフィルタ８１２反転アンプ７１．１ライ
ン遅延回路１２の各出力に遅延回路１３．１４．１５が
挿入される。また、遅延回路１４の圧力に遅延回路１６
が接続される。遅延回路１６の出力と反転アンプ７１の
出力は加算回路４２で加算され、反転アンプ７３を通っ
てセレクタ６８のＬ側に接続される。遅延回路１３，１
４゜１５．１６はいずれもクロマ信号の位相を１８０度
遅らせるもので、ＮＴＳＣ映像信号の場合１４０ナノ秒
の遅延時間となる。

次に、これの動作について第１図と異なる点を説明する
。動作か異なるのは、セレクタ６８の出力かＬ側になる
場合である。この場合、第１図の回路では主信号ｄを選
んでいたが、実施例２では主信号ｄの位相を１８０度進
めた信号と１８０度遅れた信号の平均値を選んで（・る
。この平均値と主信号ｄを加算回路４１て加算すること
は、バントパスフィルタ処理をするのと等価な動作とな
る。

トコロチ、バンドパスフィルタ８２は入力信号ａがら輝
度の低域成分を除去するのが目的であり、主信号ｄには
輝度の高域成分が含まれている。セレクタ６８がＬ側の
場合、第１図の回路では主信号ｄが出力信号ｄとなるた
め、出力に輝度成分が含まれてしまう。実施例２の場合
は、セレクタ６８がＬ側の場合にバントパスフィルタが
追加される構成となるため、圧力にもれる輝度成分を低
減できる。

〔実施例３〕第３図は本発明の実施例３のブロック図である。

第１図と構成の異なる部分は、セレクタ６８のＬ個入力
が、平均値回路４３の出力に接続されている点である。

平均値回路４３には、信号ｃ、ｅが入力される。セレク
タ６８の出力がＬ側になった場合の特性は、以下の式で
示されるクシ形フィルタの特性となる。

ケイ７＝　Ｉ　ＣＯ３（２Ｋ　ｆ／　ｆＨ）　　　１　
ｌｆＨ：水平走査周波数入力信号がｆＨの整数倍であればゲインはゼロとなる。

映像信号の輝度成分のスペクトラムはｆ８の整数倍のと
ころにあるので、このフィルタは輝度成分の低減に役立
つ。すなわち第１図の構成に比べ、出力にもれる輝度成
分を低減できる。

〔発明の効果〕

以上説明したように本発明は、従来と同等の特性の回路
を構成するのに比較回路１個、セレクタ４個を削減でき
る。回路の増加は排他論理和２個だけであり、差引１４
２ゲートの削減となる。すなわち、従来より安価にロジ
カル・コム・フィルタを構成できる効果がある。また、
特性改善のためにバントパスフィルタあるいはクシ形フ
ィルタを追加する場合において、従来はバンドパスフィ
ルタあるいはクシ形フィルタを別につける必要があった
が、本発明では加算回路を１つ共用できる。

すなわち、加算回路１個分（６０ゲート）安価に構成で
きる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例１のブロック図、第２図は本発
明の実施例２のブロック図、第３図は本発明の実施例３
のブロック図、第４図は従来の実施例のブロック図、第
５図は従来のデジタル構成１５．１６・・・・・１８０
度遅延回路、２１，２２゜２３・・・・・・最大値回路
、３１，３２．３３・・・・・・最小値回路、４１．４
２・・・・・・加算回路、４３・・・・・・平均値回路
、５１，５２，５３，５４．５５・・・・・比較回路、
６１，６２，６３，６５，６５，６６．６７゜６８・・
・・・・セレクタ、７１，７２．７３・・・　反転アン
７’、８１．８２・・・・バントパスフィルタ、９１゜
９２　・・・排他論理和回路、ａ、ｃ・・・・・入力信
号、ｂ・・・・・出力信号、ｄ・・・・・・主信号、ｅ
・・・・・前信号。代理人　弁理士　　内　原　　　晋婚　　　　　か

Claims

【特許請求の範囲】

（１）入力信号を１走査線期間遅延する第１の回路と、
該第１の回路の出力信号（以下主信号と呼ぶ）を１走査
線期間遅延する第２の回路と、加算回路とを有し、該加
算回路の一方の入力に主信号を加え、かつ、該加算回路
の他方の入力に主信号＞入力信号＞該第２回路の出力信
号（以下前信号と呼ぶ）の大小関係または前信号＞入力
信号＞主信号の大小関係がなりたつ場合は、入力信号選
び、主信号＞前信号＞入力信号の大小関係または入力信
号＞前信号＞主信号の大小関係がなりたつ場合は、前信
号を選び、前信号＞主信号＞入力信号の大小関係または
入力信号＞主信号＞前信号の大小関係がなりたつ場合は
、主信号を選んで加えることを特徴とするロジカル・コ
ム・フィルタ。
（２）入力信号と前信号の平均値をとる回路を有し、前
信号＞主信号＞入力信号の大小関係または入力信号＞主
信号＞前信号の大小関係がなりたつ場合に該平均値回路の出力を選ぶことを特徴とし
た特許請求の範囲第（１）項のロジカル・コム・フィル
タ。