JPH0420879A - Boundary scanning circuit - Google Patents
Boundary scanning circuitInfo
- Publication number
- JPH0420879A JPH0420879A JP2127268A JP12726890A JPH0420879A JP H0420879 A JPH0420879 A JP H0420879A JP 2127268 A JP2127268 A JP 2127268A JP 12726890 A JP12726890 A JP 12726890A JP H0420879 A JPH0420879 A JP H0420879A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- signals
- boundary scan
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、衛星通信や、移動通信機器等の情報通信機器
や、テレビやVTR等の家庭電器製品に利用される集積
回路(以下ICと言う)に利用される、ICの実装状態
を確認するために使用されるバウンダリイスキャン回路
に関するものである。[Detailed Description of the Invention] Industrial Application Field The present invention is an integrated circuit (hereinafter referred to as IC) used in information communication equipment such as satellite communication and mobile communication equipment, and home appliances such as televisions and VTRs. The present invention relates to a boundary scan circuit used for confirming the mounting state of an IC.
従来の技術
バウンダリイスキャン回路は、従来より衛星通信や移動
通信をはじめとして精密機器や高信頼性が要求される電
子機器等に配線の実装状態の診断などに利用が考えられ
てきたが、その多くはフリンブフロンプ回路を用いた構
成が考えられてきた。最近は集積回路技術が進歩し、よ
り多くの回路が集積できるようになったことと、機器の
信転性を向上させる事が必要となってきているため、自
己診断回路として広範囲な利用が考えられている。とこ
ろがそれらを実行するにあたり、双方向の信号方向に対
してはスキャン回路が複雑になるとともに制御回路も複
雑になり、実用化を難しくしていた。以下、図面を参照
しながら従来のバウンダリイスキャン回路の構成につい
て説明する。Conventional technology Boundary scan circuits have been considered for use in diagnosing the state of wiring in precision equipment and electronic equipment that requires high reliability, including satellite communications and mobile communications. In many cases, a configuration using a frimbfromp circuit has been considered. Recently, integrated circuit technology has progressed and more circuits can be integrated, and it has become necessary to improve the reliability of equipment, so it is considered that it can be widely used as a self-diagnosis circuit. It is being However, in implementing these methods, the scanning circuit and control circuit for bidirectional signal directions become complicated, making it difficult to put them into practical use. The configuration of a conventional boundary scan circuit will be described below with reference to the drawings.
第2図はバウンダリイスキャン回路の概念図である。同
図21.22はそれぞれ第1.第2のIC1同図21a
−d、 22a−dはバウンダリイスキャン回路の各要
素(以下、単にバウンダリイスキャン回路という)、同
図23a−dはIC間の実装線路、24の点線はバウン
ダリイスキャンテスト中のデ−タビットの移動方向を表
している。実際にはこの方向に線路が結ばれており、ス
キャンハスと呼ばれている。通常の回路動作ではIC間
の各信号は同図23の各線路により行われているが、バ
ウンダリイスキャンテスト時には同図24の点線矢印方
向に制御回路からのデータビットが送出される。ここで
バウンダリイスキャン方式の説明をすると以下のように
なる。まずクロック信号で矢印方向にバウンダリイスキ
ャンのデータビットを送り、先頭のデータピントが最終
のバウンダリイスキャン回路に達したとき、スキャン方
向を通常の方向に切す替え(データバスとスキャンハス
の切り替え)、それぞれのデータビットを1回だけそれ
らのデータ方向に転送する。そして再びスキャン方向を
切り替え、最終のスキャンデータビットが同図22dか
ら出力されるまでスキャンする。この入力データビット
はあらかじめ決められた情報であり、最終的に全てのバ
ウンダリイスキャン回路を通過した情報は既知であるた
め、各実装配線路が正しく結線されているか診断が可能
となる。第3図は第2図のバウンダリイスキャン回路の
具体的な回路図である。同図で31.37は通常動作時
のICの信号の入力と出力であり同図37は素子37a
を介して他のICとの接続線(第2図の23の接続線に
相当)になっている。同図32.33は通常動作とバウ
ンダリイスキャン時とを切り替える一対の制御信号で、
同図33は32の反転信号となっている。同図34.3
6はバウンダリイスキャン時のデータビットの入力、出
力信号端子、同図38は信号を蓄積することを利用して
バウンダリイスキャン時にスキャンデータを1個ずつず
らしていくためのフリ、プフロ、プ、同図35はフリッ
プフロップ回路38を動作させ、信号を通過させるため
に必要なりロンク信号39は論理回路の入力端子である
。通常動作の場合、同図32.33の制御信号はそれぞ
れ「1」 「0」となり、IC内の信号は同図31から
フリップフロップ38を通過して同図37へ出力される
。バウンダリイスキャンの場合は前記制御信号がそれぞ
れrQ、rl、となり、他のスキャン回路からのデータ
ピントが同図34から入力され、前記信号と同様にフリ
ップフロップ3Bを通過して同図36より出力される。FIG. 2 is a conceptual diagram of a boundary scan circuit. 21 and 22 of the same figure are respectively No. 1. 2nd IC1 same figure 21a
-d, 22a-d are each element of a boundary scan circuit (hereinafter simply referred to as a boundary scan circuit), 23a-d are mounting lines between ICs, and dotted lines 24 are data bits during a boundary scan test. represents the direction of movement. In reality, there is a line connected in this direction, and it is called Scanhas. In normal circuit operation, signals between the ICs are transmitted through the lines shown in FIG. 23, but during a boundary scan test, data bits are sent from the control circuit in the direction of the dotted arrow in FIG. 24. Here, the boundary scan method will be explained as follows. First, the boundary scan data bits are sent in the direction of the arrow using a clock signal, and when the first data focus reaches the final boundary scan circuit, the scan direction is switched to the normal direction (switching between data bus and scan bus). ), each data bit is transferred only once in their data direction. Then, the scanning direction is switched again and scanning is continued until the final scan data bit is output from 22d in FIG. This input data bit is predetermined information, and since the information that has finally passed through all the boundary scan circuits is known, it is possible to diagnose whether each mounted wiring path is correctly connected. FIG. 3 is a specific circuit diagram of the boundary scan circuit of FIG. 2. In the same figure, 31 and 37 are the input and output of IC signals during normal operation, and 37 in the same figure is the element 37a.
It becomes a connection line (corresponding to the connection line 23 in FIG. 2) with other ICs through the . 32 and 33 in the same figure are a pair of control signals that switch between normal operation and boundary scan.
33 in the figure is an inverted signal of 32. Figure 34.3
Reference numeral 6 indicates input and output signal terminals for data bits during boundary scanning, and 38 in the same figure indicates terminals for shifting scan data one by one during boundary scanning by utilizing signal accumulation. 35 is necessary for operating the flip-flop circuit 38 and passing the signal, and the long signal 39 is an input terminal of the logic circuit. In the case of normal operation, the control signals shown at 32 and 33 in FIG. 3 become "1" and "0", respectively, and the signals in the IC are outputted from FIG. 31 through the flip-flop 38 to 37 in FIG. In the case of boundary scan, the control signals are rQ and rl, respectively, and data pins from other scan circuits are input from 34 in the same figure, pass through the flip-flop 3B like the above signal, and are output from 36 in the same figure. be done.
このように制御信号により、各入出力端子を切り替える
ことができ、フリップフロップ回路を通過させることに
よりデータの蓄積ができるため、前記第2図で説明した
ような動作をさせることが可能となる。この回路は単方
向の信号に用いられる回路の一例である。第4図は双方
向の信号ように用いられるバウンダリイスキャン回路の
例である。同図は前記第3図の回路を2個用いて構成さ
れている。同図41r、Iは双方向の信号端子、同図4
2.43は通常動作とバウンダリイスキャン動作を切り
替える制御信号、同図44r、441はバウンダリイス
キャン動作時のデータ信号の入出力端子、同図45はフ
リップフロップ用りロンク信号の入力端子、同図46は
スキャンデータの出力端子、同図47は信号の方向切り
替え用制御信号の入力端子、同図48はフリップフロッ
プである。これらの信号によって、通常動作時は制御信
号47の入力によりr(」の時は信号は右(41r )
から左(411)の方向へ、rQ、の時は左から右の方
向へ送出されることになる。一方バウンダリイスキャン
の場合、制御信号42.43はそれぞれ「OJ ’i
となり、回路内部のスイッチ49をOFFにする。そし
て方向切り替え制御信号47によりバウンダリイスキャ
ンの方向を切り替え、入力44r、Iを選択し、スキャ
ンデータ出力端子46に出力する。同図の場合は方向の
制御信号47が「IJの時441の信号が出力46に、
「OJの時44rの信号が出力される。同区も双方向バ
ウンダリイスキャン回路の一例であり、その制御方法に
より、スキ十ノ出力が方向ごとに一つずつある回路もあ
る。なお、50a〜50dは各信号の論理回路、50e
、50fは35tate素子、48bはフリップフロッ
プである。In this way, each input/output terminal can be switched by a control signal, and data can be accumulated by passing it through a flip-flop circuit, so that the operation described in FIG. 2 can be performed. This circuit is an example of a circuit used for unidirectional signals. FIG. 4 is an example of a boundary scan circuit used for bidirectional signals. This diagram is constructed using two of the circuits shown in FIG. 3 above. Figure 41r and I are bidirectional signal terminals, Figure 4
2.43 is a control signal for switching between normal operation and boundary scan operation; 44r and 441 in the same figure are input/output terminals for data signals during boundary scan operation; 45 in the same figure is an input terminal for a long signal for flip-flop; 46 is an output terminal for scan data, 47 in the same figure is an input terminal for a control signal for switching the direction of the signal, and 48 in the same figure is a flip-flop. By these signals, during normal operation, the input of the control signal 47 causes the signal to shift to the right (41r) when r('').
When the signal is rQ, the signal is sent from the left (411) to the left (411), and from the left to the right when the signal is rQ. On the other hand, in the case of boundary scan, the control signals 42 and 43 are "OJ 'i
Then, the switch 49 inside the circuit is turned off. Then, the direction of the boundary scan is switched by the direction switching control signal 47, the inputs 44r and I are selected, and the inputs 44r and I are output to the scan data output terminal 46. In the case of the same figure, when the direction control signal 47 is "IJ", the signal 441 is sent to the output 46,
"44r signal is output during OJ. This section is also an example of a bidirectional boundary scan circuit, and depending on its control method, there is also a circuit that has one skid output for each direction. In addition, 50a ~50d is a logic circuit for each signal, 50e
, 50f is a 35tate element, and 48b is a flip-flop.
発明が解決しようとする課題
しかし、以上のような双方向バウンダリイスキャン回路
の構成では、信号やスキャンデータの方向により通過す
るフリップフロップが異なるため、どちらかのフリップ
フロップが故障したとき、どちらのフリップフロップが
故障したのが見分けにくくなるし、制御方法や回路が複
雑になるなど、この回路を追加したことで信転性に問題
点がでてくるという課題を有していた。Problems to be Solved by the Invention However, in the configuration of the bidirectional boundary scan circuit as described above, the flip-flops that the signal or scan data passes through differ depending on the direction, so when one of the flip-flops fails, which one The addition of this circuit has the problem of reliability problems, such as making it difficult to tell when a flip-flop has failed and complicating the control method and circuitry.
本発明は上記課題を解決するもので、第1の目的は双方
向信号やスキャンデータが通過するクリップフロップを
1個とし、回路を構成する部品をも減少させ、信顧性を
向上させるものである。第2の目的は制御方法や回路を
簡略化するものである。第3の目的は故障が発生したと
きその故障箇所を発見しやすくするものである。The present invention is intended to solve the above problems, and the first purpose is to reduce the number of components that make up the circuit by reducing the number of components that make up the circuit by reducing the number of clip-flops through which bidirectional signals and scan data pass, thereby improving reliability. be. The second purpose is to simplify the control method and circuit. The third purpose is to make it easier to find the location of a failure when it occurs.
課題を解決するための手段
上記目的を達成するため、本発明の技術的解決手段は、
第1に信号やスキャンデータの通過するクリップフロッ
プを1個の、同一のクリップフロップとし、周辺の制御
回路を簡略化するものである。また第2にバウンダリイ
スキャン時のスキャン方向を単一方向で動作できるよう
にするものである。Means for Solving the Problems In order to achieve the above object, the technical solution of the present invention is as follows:
First, the clip-flops through which signals and scan data pass are made into one and the same clip-flop, thereby simplifying the peripheral control circuits. Secondly, the scanning direction during boundary scanning can be operated in a single direction.
作用
本発明は上記構成により、第1に信号、スキャンデータ
ともに同一のフリップフロップを通過し、信号は双方向
動作が可能とさせ、また第2にはバウンダリイスキャン
時にはスキャンデータがそのフリップフロップを1回だ
け通過するようにし、単一方向化させるようにしたもの
である。Effects of the present invention With the above configuration, firstly, both the signal and the scan data pass through the same flip-flop, so that the signal can operate in both directions, and secondly, during boundary scan, the scan data passes through the same flip-flop. It is designed so that it passes only once and is unidirectional.
実施例
以下、第1図を参照しながら本発明の実施例について説
明する。第1図は、本発明におけるバウンダリイスキャ
ン回路の回路図である。第1図で、11r、111は信
号の入出力端子、同図12.13は通常動作バウンダリ
イスキャン時との切り替え制御信号端子、同図14.1
6はそれぞれスキャンデータの入力、出力信号端子、同
図15はクロツク信号の入力端子、同図17は信号の方
向切り替えの制御信号の入力端子、同図18はクリップ
フロップである。19a〜19gは各信号の論理回路、
20a20bは35tate素子である。Embodiments Hereinafter, embodiments of the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram of a boundary scan circuit according to the present invention. In Figure 1, 11r and 111 are signal input/output terminals, 12.13 in the same figure is a control signal terminal for switching between normal operation and boundary scan, and 14.1 in the same figure.
Reference numerals 6 designate scan data input and output signal terminals, 15 in the same figure a clock signal input terminal, 17 in the same figure a control signal input terminal for switching the signal direction, and 18 in the same figure a clip-flop. 19a to 19g are logic circuits for each signal,
20a20b is a 35tate element.
以上のような構成において、以下その動作を説明する。The operation of the above configuration will be explained below.
まず、通常動作時では制御信号端子12゜13に対する
信号はそれぞれrl、r□、であり、信号方向切り替え
制御信号端子17に対する信号により信号の向きが決定
される。同図では「1」で信号は右(11r )から左
(111)へ、「0」でその逆になり、どちらの場合も
同じクリップフロップ18を通過する。次にバウンダリ
イスキャン動作時には制御信号端子12.13に対する
信号はrO。First, during normal operation, the signals to the control signal terminals 12 and 13 are rl and r□, respectively, and the direction of the signal is determined by the signal to the signal direction switching control signal terminal 17. In the figure, when the signal is "1", the signal goes from the right (11r) to the left (111), and when it is "0", the signal goes from the right (11r) to the left (111), and vice versa, and in both cases, the signal passes through the same clip-flop 18. Next, during the boundary scan operation, the signal to the control signal terminals 12 and 13 is rO.
「1」となり、方向切り替えの制御信号端子17に対す
る信号は無関係となる。言いかえると無視されることに
なる。このときスキャンデータは端子14から入力され
、前記フリップフロップ18を通過し、同図16の端子
に出力される。なお、スキャンバスと信号線路の切り替
え時には制御信号の入力端子17に対する信号を「1」
か「0」のどちらかに設定しておけばスキャンデータの
方向は定まり、接続線路のチェックができることになる
。It becomes "1", and the signal to the direction switching control signal terminal 17 becomes irrelevant. In other words, it will be ignored. At this time, scan data is input from the terminal 14, passes through the flip-flop 18, and is output to the terminal 16 in FIG. Note that when switching between the scan canvas and the signal line, the signal to the control signal input terminal 17 is set to "1".
If it is set to either "0" or "0", the direction of the scan data is determined and the connection line can be checked.
以上の説明から明らかなように本実施例によれば、フリ
ップフロップを1個用いた簡単な回路構成で、双方向の
信号と単一方向のスキャン回路を構成することができ、
信顛性を向上させるとともに制御の簡略化も実現するこ
とができる。As is clear from the above description, according to this embodiment, a bidirectional signal and unidirectional scan circuit can be configured with a simple circuit configuration using one flip-flop.
It is possible to improve reliability and simplify control.
なお、以上の説明ではクリップフロップとしてD型とし
た場合について説明したが、他の信号を蓄積できる回路
素子を用いてもよい。In the above description, a D-type clip-flop was used, but a circuit element capable of accumulating other signals may be used.
発明の効果
以上のように本発明は、双方向の信号も、スキャン信号
も同一のクリップフロップを通過させることにより、回
路を簡略化し、信顧性を向上させることができる。また
、バウンダリイスキャン時のデータビットの方向を規定
することができ、これらによるICの設計、使用する場
合の制御方法の簡略化など、効果は大きい。Effects of the Invention As described above, the present invention allows both bidirectional signals and scan signals to pass through the same clip-flop, thereby simplifying the circuit and improving reliability. Furthermore, the direction of data bits during boundary scanning can be defined, which has great effects, such as simplifying IC design and control methods when used.
第1図は本発明の一実施例におけるバウンダリイスキャ
ン回路の回路図、第2図は従来からのバウンダリイスキ
ャン方式の動作概念図、第3図は従来の片方向バウンダ
リイスキャン回路の回路図、第4図は従来の双方向信号
線路に接続されているバウンダリイスキャン回路の回路
図である。
11・・・・・・入出力端子、12.13・・・・・・
切り替え制御信号、14.16・・・・・・スキャン信
号端子、15・・・・・・クロッり信号端子、17・・
・・・・切り替え制御信号入力端子、18・・・・・・
フリップフロップ。
代理人の氏名 弁理士 粟野重孝 はか1名第
図
第
図Fig. 1 is a circuit diagram of a boundary scan circuit according to an embodiment of the present invention, Fig. 2 is a conceptual diagram of the operation of a conventional boundary scan method, and Fig. 3 is a circuit diagram of a conventional unidirectional boundary scan circuit. , FIG. 4 is a circuit diagram of a conventional boundary scan circuit connected to a bidirectional signal line. 11... Input/output terminal, 12.13...
Switching control signal, 14.16...Scan signal terminal, 15...Clock signal terminal, 17...
...Switching control signal input terminal, 18...
flip flop. Name of agent: Patent attorney Shigetaka Awano
Claims (2)
プ回路を通過させる制御回路を有するバウンダリィスキ
ャン回路。(1) A boundary scan circuit that is an integrated circuit or the like and has a control circuit that passes through the same flip-flop circuit in both directions.
に代え、チェック時とノーマル時とを切替、双方向も片
方向でチェックする制御回路を有するバウンダリィスキ
ャン回路。(2) A boundary scan circuit having, in place of the bidirectional boundary scan circuit according to claim 1, a control circuit that switches between a check state and a normal state, and checks both directions in one direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127268A JPH0420879A (en) | 1990-05-16 | 1990-05-16 | Boundary scanning circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127268A JPH0420879A (en) | 1990-05-16 | 1990-05-16 | Boundary scanning circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0420879A true JPH0420879A (en) | 1992-01-24 |
Family
ID=14955806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127268A Pending JPH0420879A (en) | 1990-05-16 | 1990-05-16 | Boundary scanning circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0420879A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6321355B1 (en) | 1997-12-05 | 2001-11-20 | Hitachi, Ltd. | Semiconductor integrated circuit and method of testing the same |
| US7767057B2 (en) | 2003-11-12 | 2010-08-03 | Kemira Chemicals, Inc. | Deinking blends for use in reduced alkali systems |
-
1990
- 1990-05-16 JP JP2127268A patent/JPH0420879A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6321355B1 (en) | 1997-12-05 | 2001-11-20 | Hitachi, Ltd. | Semiconductor integrated circuit and method of testing the same |
| US7767057B2 (en) | 2003-11-12 | 2010-08-03 | Kemira Chemicals, Inc. | Deinking blends for use in reduced alkali systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1987000292A1 (en) | On chip test system for configurable gate arrays | |
| JP3057814B2 (en) | Semiconductor integrated circuit | |
| JP2946658B2 (en) | Flip-flop circuit | |
| JPS63263480A (en) | Semiconductor integrated logic circuit | |
| US6052808A (en) | Maintenance registers with Boundary Scan interface | |
| EP0151694A2 (en) | Logic circuit with built-in self-test function | |
| KR920008417B1 (en) | Semiconductor integrated devices | |
| JP2004533070A (en) | Apparatus and method for converting a diagnostic interface to a standard SPI | |
| JP3199805B2 (en) | Key input device | |
| JP2521991B2 (en) | Scan register latch | |
| JP2927095B2 (en) | Test circuit for semiconductor integrated circuits | |
| JP2505032B2 (en) | Semiconductor integrated circuit | |
| US5877648A (en) | Integrated circuit having a control circuit for controlling connection of monitor points to electrode pads | |
| KR890002664B1 (en) | Parity detection circuit | |
| JPH05160759A (en) | Switching control method | |
| RU2020739C1 (en) | N-dimensional commutation element | |
| JP2665083B2 (en) | Test circuit for semiconductor integrated circuit | |
| JPH10313091A (en) | Semiconductor device | |
| JPH03164852A (en) | Integrated circuit | |
| JP2001296340A (en) | Semiconductor integrated circuit | |
| JPH02195719A (en) | Integrated circuit | |
| JPH01101478A (en) | Integrated circuit | |
| JPH07146338A (en) | Input / output terminal cell of semiconductor integrated circuit and semiconductor integrated circuit device | |
| JPS62266645A (en) | Serial interface circuit | |
| JPS6095370A (en) | Integrated circuit device |