JPH0420879A - バウンダリィスキャン回路 - Google Patents

バウンダリィスキャン回路

Info

Publication number
JPH0420879A
JPH0420879A JP2127268A JP12726890A JPH0420879A JP H0420879 A JPH0420879 A JP H0420879A JP 2127268 A JP2127268 A JP 2127268A JP 12726890 A JP12726890 A JP 12726890A JP H0420879 A JPH0420879 A JP H0420879A
Authority
JP
Japan
Prior art keywords
signal
circuit
signals
boundary scan
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2127268A
Other languages
English (en)
Inventor
Kenichi Takahashi
憲一 高橋
Hiromichi Yamamoto
裕理 山本
Hiroshi Onishi
博 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2127268A priority Critical patent/JPH0420879A/ja
Publication of JPH0420879A publication Critical patent/JPH0420879A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、衛星通信や、移動通信機器等の情報通信機器
や、テレビやVTR等の家庭電器製品に利用される集積
回路(以下ICと言う)に利用される、ICの実装状態
を確認するために使用されるバウンダリイスキャン回路
に関するものである。
従来の技術 バウンダリイスキャン回路は、従来より衛星通信や移動
通信をはじめとして精密機器や高信頼性が要求される電
子機器等に配線の実装状態の診断などに利用が考えられ
てきたが、その多くはフリンブフロンプ回路を用いた構
成が考えられてきた。最近は集積回路技術が進歩し、よ
り多くの回路が集積できるようになったことと、機器の
信転性を向上させる事が必要となってきているため、自
己診断回路として広範囲な利用が考えられている。とこ
ろがそれらを実行するにあたり、双方向の信号方向に対
してはスキャン回路が複雑になるとともに制御回路も複
雑になり、実用化を難しくしていた。以下、図面を参照
しながら従来のバウンダリイスキャン回路の構成につい
て説明する。
第2図はバウンダリイスキャン回路の概念図である。同
図21.22はそれぞれ第1.第2のIC1同図21a
−d、 22a−dはバウンダリイスキャン回路の各要
素(以下、単にバウンダリイスキャン回路という)、同
図23a−dはIC間の実装線路、24の点線はバウン
ダリイスキャンテスト中のデ−タビットの移動方向を表
している。実際にはこの方向に線路が結ばれており、ス
キャンハスと呼ばれている。通常の回路動作ではIC間
の各信号は同図23の各線路により行われているが、バ
ウンダリイスキャンテスト時には同図24の点線矢印方
向に制御回路からのデータビットが送出される。ここで
バウンダリイスキャン方式の説明をすると以下のように
なる。まずクロック信号で矢印方向にバウンダリイスキ
ャンのデータビットを送り、先頭のデータピントが最終
のバウンダリイスキャン回路に達したとき、スキャン方
向を通常の方向に切す替え(データバスとスキャンハス
の切り替え)、それぞれのデータビットを1回だけそれ
らのデータ方向に転送する。そして再びスキャン方向を
切り替え、最終のスキャンデータビットが同図22dか
ら出力されるまでスキャンする。この入力データビット
はあらかじめ決められた情報であり、最終的に全てのバ
ウンダリイスキャン回路を通過した情報は既知であるた
め、各実装配線路が正しく結線されているか診断が可能
となる。第3図は第2図のバウンダリイスキャン回路の
具体的な回路図である。同図で31.37は通常動作時
のICの信号の入力と出力であり同図37は素子37a
を介して他のICとの接続線(第2図の23の接続線に
相当)になっている。同図32.33は通常動作とバウ
ンダリイスキャン時とを切り替える一対の制御信号で、
同図33は32の反転信号となっている。同図34.3
6はバウンダリイスキャン時のデータビットの入力、出
力信号端子、同図38は信号を蓄積することを利用して
バウンダリイスキャン時にスキャンデータを1個ずつず
らしていくためのフリ、プフロ、プ、同図35はフリッ
プフロップ回路38を動作させ、信号を通過させるため
に必要なりロンク信号39は論理回路の入力端子である
。通常動作の場合、同図32.33の制御信号はそれぞ
れ「1」 「0」となり、IC内の信号は同図31から
フリップフロップ38を通過して同図37へ出力される
。バウンダリイスキャンの場合は前記制御信号がそれぞ
れrQ、rl、となり、他のスキャン回路からのデータ
ピントが同図34から入力され、前記信号と同様にフリ
ップフロップ3Bを通過して同図36より出力される。
このように制御信号により、各入出力端子を切り替える
ことができ、フリップフロップ回路を通過させることに
よりデータの蓄積ができるため、前記第2図で説明した
ような動作をさせることが可能となる。この回路は単方
向の信号に用いられる回路の一例である。第4図は双方
向の信号ように用いられるバウンダリイスキャン回路の
例である。同図は前記第3図の回路を2個用いて構成さ
れている。同図41r、Iは双方向の信号端子、同図4
2.43は通常動作とバウンダリイスキャン動作を切り
替える制御信号、同図44r、441はバウンダリイス
キャン動作時のデータ信号の入出力端子、同図45はフ
リップフロップ用りロンク信号の入力端子、同図46は
スキャンデータの出力端子、同図47は信号の方向切り
替え用制御信号の入力端子、同図48はフリップフロッ
プである。これらの信号によって、通常動作時は制御信
号47の入力によりr(」の時は信号は右(41r )
から左(411)の方向へ、rQ、の時は左から右の方
向へ送出されることになる。一方バウンダリイスキャン
の場合、制御信号42.43はそれぞれ「OJ  ’i
となり、回路内部のスイッチ49をOFFにする。そし
て方向切り替え制御信号47によりバウンダリイスキャ
ンの方向を切り替え、入力44r、Iを選択し、スキャ
ンデータ出力端子46に出力する。同図の場合は方向の
制御信号47が「IJの時441の信号が出力46に、
「OJの時44rの信号が出力される。同区も双方向バ
ウンダリイスキャン回路の一例であり、その制御方法に
より、スキ十ノ出力が方向ごとに一つずつある回路もあ
る。なお、50a〜50dは各信号の論理回路、50e
、50fは35tate素子、48bはフリップフロッ
プである。
発明が解決しようとする課題 しかし、以上のような双方向バウンダリイスキャン回路
の構成では、信号やスキャンデータの方向により通過す
るフリップフロップが異なるため、どちらかのフリップ
フロップが故障したとき、どちらのフリップフロップが
故障したのが見分けにくくなるし、制御方法や回路が複
雑になるなど、この回路を追加したことで信転性に問題
点がでてくるという課題を有していた。
本発明は上記課題を解決するもので、第1の目的は双方
向信号やスキャンデータが通過するクリップフロップを
1個とし、回路を構成する部品をも減少させ、信顧性を
向上させるものである。第2の目的は制御方法や回路を
簡略化するものである。第3の目的は故障が発生したと
きその故障箇所を発見しやすくするものである。
課題を解決するための手段 上記目的を達成するため、本発明の技術的解決手段は、
第1に信号やスキャンデータの通過するクリップフロッ
プを1個の、同一のクリップフロップとし、周辺の制御
回路を簡略化するものである。また第2にバウンダリイ
スキャン時のスキャン方向を単一方向で動作できるよう
にするものである。
作用 本発明は上記構成により、第1に信号、スキャンデータ
ともに同一のフリップフロップを通過し、信号は双方向
動作が可能とさせ、また第2にはバウンダリイスキャン
時にはスキャンデータがそのフリップフロップを1回だ
け通過するようにし、単一方向化させるようにしたもの
である。
実施例 以下、第1図を参照しながら本発明の実施例について説
明する。第1図は、本発明におけるバウンダリイスキャ
ン回路の回路図である。第1図で、11r、111は信
号の入出力端子、同図12.13は通常動作バウンダリ
イスキャン時との切り替え制御信号端子、同図14.1
6はそれぞれスキャンデータの入力、出力信号端子、同
図15はクロツク信号の入力端子、同図17は信号の方
向切り替えの制御信号の入力端子、同図18はクリップ
フロップである。19a〜19gは各信号の論理回路、
20a20bは35tate素子である。
以上のような構成において、以下その動作を説明する。
まず、通常動作時では制御信号端子12゜13に対する
信号はそれぞれrl、r□、であり、信号方向切り替え
制御信号端子17に対する信号により信号の向きが決定
される。同図では「1」で信号は右(11r )から左
(111)へ、「0」でその逆になり、どちらの場合も
同じクリップフロップ18を通過する。次にバウンダリ
イスキャン動作時には制御信号端子12.13に対する
信号はrO。
「1」となり、方向切り替えの制御信号端子17に対す
る信号は無関係となる。言いかえると無視されることに
なる。このときスキャンデータは端子14から入力され
、前記フリップフロップ18を通過し、同図16の端子
に出力される。なお、スキャンバスと信号線路の切り替
え時には制御信号の入力端子17に対する信号を「1」
か「0」のどちらかに設定しておけばスキャンデータの
方向は定まり、接続線路のチェックができることになる
以上の説明から明らかなように本実施例によれば、フリ
ップフロップを1個用いた簡単な回路構成で、双方向の
信号と単一方向のスキャン回路を構成することができ、
信顛性を向上させるとともに制御の簡略化も実現するこ
とができる。
なお、以上の説明ではクリップフロップとしてD型とし
た場合について説明したが、他の信号を蓄積できる回路
素子を用いてもよい。
発明の効果 以上のように本発明は、双方向の信号も、スキャン信号
も同一のクリップフロップを通過させることにより、回
路を簡略化し、信顧性を向上させることができる。また
、バウンダリイスキャン時のデータビットの方向を規定
することができ、これらによるICの設計、使用する場
合の制御方法の簡略化など、効果は大きい。
【図面の簡単な説明】
第1図は本発明の一実施例におけるバウンダリイスキャ
ン回路の回路図、第2図は従来からのバウンダリイスキ
ャン方式の動作概念図、第3図は従来の片方向バウンダ
リイスキャン回路の回路図、第4図は従来の双方向信号
線路に接続されているバウンダリイスキャン回路の回路
図である。 11・・・・・・入出力端子、12.13・・・・・・
切り替え制御信号、14.16・・・・・・スキャン信
号端子、15・・・・・・クロッり信号端子、17・・
・・・・切り替え制御信号入力端子、18・・・・・・
フリップフロップ。 代理人の氏名 弁理士 粟野重孝 はか1名第 図 第 図

Claims (2)

    【特許請求の範囲】
  1. (1)集積回路等で、両方向とも同一のフリップフロッ
    プ回路を通過させる制御回路を有するバウンダリィスキ
    ャン回路。
  2. (2)請求項1記載の双方向バウンダリィスキャン回路
    に代え、チェック時とノーマル時とを切替、双方向も片
    方向でチェックする制御回路を有するバウンダリィスキ
    ャン回路。
JP2127268A 1990-05-16 1990-05-16 バウンダリィスキャン回路 Pending JPH0420879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2127268A JPH0420879A (ja) 1990-05-16 1990-05-16 バウンダリィスキャン回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2127268A JPH0420879A (ja) 1990-05-16 1990-05-16 バウンダリィスキャン回路

Publications (1)

Publication Number Publication Date
JPH0420879A true JPH0420879A (ja) 1992-01-24

Family

ID=14955806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2127268A Pending JPH0420879A (ja) 1990-05-16 1990-05-16 バウンダリィスキャン回路

Country Status (1)

Country Link
JP (1) JPH0420879A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321355B1 (en) 1997-12-05 2001-11-20 Hitachi, Ltd. Semiconductor integrated circuit and method of testing the same
US7767057B2 (en) 2003-11-12 2010-08-03 Kemira Chemicals, Inc. Deinking blends for use in reduced alkali systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321355B1 (en) 1997-12-05 2001-11-20 Hitachi, Ltd. Semiconductor integrated circuit and method of testing the same
US7767057B2 (en) 2003-11-12 2010-08-03 Kemira Chemicals, Inc. Deinking blends for use in reduced alkali systems

Similar Documents

Publication Publication Date Title
WO1987000292A1 (en) On chip test system for configurable gate arrays
JP3057814B2 (ja) 半導体集積回路
JP2946658B2 (ja) フリップフロップ回路
JPS63263480A (ja) 半導体集積論理回路
US6052808A (en) Maintenance registers with Boundary Scan interface
JPH0420879A (ja) バウンダリィスキャン回路
EP0151694A2 (en) Logic circuit with built-in self-test function
JPH04286239A (ja) 通信装置
KR920008417B1 (ko) 반도체 집적 장치
JP2004533070A (ja) 診断インターフェイスを標準spiに変換する装置及び方法
JP3199805B2 (ja) キー入力装置
JP2521991B2 (ja) スキャンレジスタラッチ
JP2927095B2 (ja) 半導体集積回路の試験回路
JP2505032B2 (ja) 半導体集積回路
US5877648A (en) Integrated circuit having a control circuit for controlling connection of monitor points to electrode pads
KR890002664B1 (ko) 패리티 검출회로
JPH05160759A (ja) 切替制御方式
RU2020739C1 (ru) N-мерный коммутационный элемент с.а.березовского
JP2665083B2 (ja) 半導体集積回路のテスト回路
JPH10313091A (ja) 半導体装置
JPH03164852A (ja) 集積回路
JP2001296340A (ja) 半導体集積回路
JPH02195719A (ja) 集積回路
JPH01101478A (ja) 集積回路
JPS62266645A (ja) シリアルインタ−フエ−ス回路