JPH0420992A - 液晶表示駆動方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多階調液晶デイスプレィにおける画像表示を
、Ｓ準精細度表示と、縦横２倍の倍精細度表示とに自由
に変更可能とすることを図った液晶表示駆動方式に関す
る。

〔従来の技術〕

従来、多階調液晶デイスプレィにおいて、ディスプレイ
パネル内の２次元マトリクス状に配置された列線（ソー
ス線、データ線とも呼称する）と行線（ゲート線とも呼
称する）に対して、各々の線を駆動するための駆動回路
が設けられている。

列線を駆動するソース駆動回路には階調画像データに対
応した電気信号を設定し、一方９行線を選択するゲート
駆動回路によって行線を選択駆動しながら、ソース駆動
回路から前記電気信号を列線を通して１つの行線に接続
される全画素（画素とはディスプレイパネル内の表示最
小単位である）へ階調データを送出し書込みを行ってい
る。この動作は各行線を逐次選択する毎に繰り返される
。

一般にアナログ画像データを多階調液晶デイスプレィの
ソース駆動回路へ転送するとき、電圧レベル変換や画素
の並び換え等を行いからソース駆動回路内のメモリに格
納し、１つの行線に接続される全画素データが設定され
た後にソース駆動回路から該行線の全画素データを列線
に通して出力し、これに同期させてゲート駆動回路によ
って当該行線を選択駆動し、その間に１次の行線の全画
素データをソース駆動回路内の別のメモリに外部から転
送して設定し、前記列線への出力完了および当該行線の
選択駆動完了とともに９次の行線を選択して、メモリ内
の対応する全画素データを前記列線を通して出力する。

ディスプレイパネル内の２次元マトリクスの最下行から
最下行までこれらの動作を繰り返し２画面表示を行って
いる。

他の方法として９例えばコンピュータ等からのアナログ
画像データ等に対しては、−旦ディジタル画像データに
変換し２種々の画像処理を施し。

その後、ディジタル・アナログ（以下、Ａ／Ｄと記す）
変換を行って２階調のアナログ画像データを逐次ソース
駆動回路内メモリに送り、その後。

前述と同様にソース駆動回路とゲート駆動回路の動作に
よってアナログの画像データとして１本の行線の全画素
に送られ、これらの動作の繰り返しによって画面表示が
行われる。

多階調液晶デイスプレィのディスプレイパネル内の２次
元マトリクスをみた場合、第２図（１）。

（２）、（３）に示すように、（１）モノクロの場合、
１行線に画素を接続するが、（２）カラー表示の場合で
カラー画素のＲＧＢｔｌｉ素が例えばデルタ画素配列の
とき、ＲＧＢ画素を２本のゲート線に分配して接続し、
（３）カラー表示の場合でストライプ画素配列のときは
１本のゲート線にＲＧＢ画素を接続する等２種々のデイ
スプレィ内画素配列があり、それぞれ、ソース駆動回路
へのデータの格納の仕方２列線への出力に対応してゲー
ト駆動回路による駆動方法が異なっている。そこで２倍
精細度表示の場合と標準精細度表示の場合では、別々の
列線数と行線数を有するディスプレイパネルとそれを動
かすソース駆動回路やゲート駆動回路が必要であった。

なお、この種の技術が記載されている文献として、″液
晶デバイスハンドブック”２日刊工業新聞社、１９８９
年があり、その第６章（３８７〜４６６頁）に液晶デイ
スプレィの駆動書き込み方式が、第７章（４６７〜５２
３頁）に液晶デイスプレィのカラー表示方式が記載され
ている。

〔発明が解決しようとする課題〕

従来の倍精細度液晶ディスプレイパネルと標準精細度液
晶ディスプレイパネルでは、各々専用のディスプレイパ
ネルが必要であった。さらに、取り扱う入力の画像信号
の速度が異なるために、パネルを駆動するソース駆動回
路、ゲート駆動回路の動作速度が異なり、構成を変えた
り、異なる駆動回路を用いたりして対処していた。これ
らの各種駆動回路はパネル内の多くの列線９行線を駆動
するため、駆動端子数の多い専用の多出力ＩＣが開発さ
れ、さらに、ソース駆動回路には２表示がモノクロか、
マルチカラーか、フルカラーかによってディジタル画像
信号を処理したり、アナログ画像信号を処理する様々な
ＩＣが開発され、利用されてきた。しかし、これらは、
液晶ディスプレイパネルの精細度９色表示に対応して、
一義的に用いられ２例えば倍精細度表示と標準精細度表
示の何れにも同一のディスプレイパネルや同一の回路構
成で対処することは行わずに、多品種を用意して、その
中から用途別に選択しなければならなかった。

この発明の目的は倍精細度ディスプレイパネルを用いて
倍精細度表示と標準精細度表示を同一のパネルや同一の
駆動回路等によって実現しようとするものである。

〔課題を解決するための手段〕

上記目的を達成するために１本発明では１倍精細度ディ
スプレイパネルを用いて、ソース駆動系の回路では、１
つの画像データ当たり２つのＡ／Ｄ変換回路を用い外部
から入力するアナログ画像信号が倍精細用画像信号か標
準精細用画像信号かによって２つのＡ／Ｄ変換回路に印
加するサンプリングクロックの位相を変更することによ
ってソース駆動系のデータ処理を行い、これにより、ソ
ース駆動回路を同一の回路構成にし、ゲート駆動回路に
よる行線駆動では２倍精細度表示の場合は上記ソース駆
動回路からの出力動作に同期させて１本の行線を選択し
、標準精細度表示の場合は隣接する２本の行線を同時に
選択するか１本間をおいて隣接する２本の行線（ゲート
線）を同時に選択することによって液晶表示駆動を行う
方式とする。

〔作用〕

上述したような液晶表示駆動方式を適用して液晶の表示
を行うことにより、入力する画像信号に対応して、同一
の液晶ディスプレイパネルと同一の回路構成を用いて９
倍精細度表示と標準精細度表示の切り換えが容易に実現
できる。

〔実施例〕

第１の実施例 本発明の液晶表示駆動方式を適用した回路構成の実施例
を第１図に示す０本実施例では外部入力のアナログ階調
データ１が１つの場合を示しである。

液晶階調ディスプレイパネル２は第２図（１）の場合の
２ｍ　（ｍは整数）本の列線と２ｎ（ｎは整数）本の行
線から構成される場合を示している。

かかる実施例では、１つのアナログ階調データ１を分岐
して、２つのＡ／Ｄ変換回路（Ａ　／　Ｄｘ　−Ａ／Ｄ
、）３．４に入力し、２相のサンプリングクロック（Ｓ
ＣＫＩ、５ＣＫ２）５．６を上記Ａ／Ｄ変換回路に入力
して、一方のＡ／Ｄ変換回路からは倍精細度表示の場合
は遅延回路（Ｄ）７を通し、標準精細度表示の場合は遅
延回路（Ｄ）７を通さずに９選択回路（Ｓ）８によって
選択し。

Ａ／Ｄ変換した２つの隣接した画素データに対応する２
つのディジタル階調データ９，１０をメモリ１１１〜１
１．へ格納する。この場合、液晶デイスプレィの１本の
行線に接続される画素のデータとなる。かかるディジタ
ル階調データを、上記８個のメモリの第１のメモリ１１
１から第Ｓのメモリ１１．へ各々ｍ　／　８回格納し、
これを順々に繰り返し格納する。その後、上記８個のメ
モリ１１１〜１１．から並列読み出しをｍ　／　Ｓ回繰
り返し、各々読出した２８個のディジタル階調データを
処理部１２でデータの画素位置配列等の処理を行った後
にアナログ階調データに変換して、メモリグループの数
に対応してＳ分割したソース駆動回路１３□〜１３．内
の各メモリ１４□〜１４．にＳ並列して隣接した２つの
画素データ９，１０の階調データを次々に格納し、１本
の行線に接続される２ｍ個の全画素データをかかる各ソ
ース駆動回路１３１〜１３．内のメモリ１４１〜１４．
に設定する。その後、ソース駆動回路１３１〜１３．か
ら２ｍ本の列線の画素データとしてアナログ階調データ
を出力するとともに、ゲート駆動回路１５により２倍精
細度表示か標準精細度表示のモード指定を行う制御信号
１６により各々１本の行線を選択駆動するか隣接する２
本の行線を同時に選択駆動し、上記一連の動作を逐次各
々２ｎ回かｎ回繰り返しながら液晶デイスプレィを表示
する。ただし。

倍精細度表示の場合でインタレース駆動を行う場合は上
記行線を１本おきに選択駆動し、上記一連の動作を１行
から２ｎ−１行まで逐次ｎ回繰り返し、続いて、２行か
ら２ｎ行まで逐次ｎ＠繰り返し９合わせて２行回の繰り
返しによって液晶デイスプレィを表示する。

本構成においては、外部入力アナログ階調データが倍精
細度データの場合は、第３図（１）に示すように倍精細
度アナログ階調データを２相のサンプリングクロック５
ＣＫＩ、５ＣＫ２の早い方のクロック５ＣＫＩでサンプ
リングしたＡ／Ｄ変換回路の出力を上記２相りロック間
の位相差（ＴＪ＋ｘ−ＴＪ）だけ遅延させて、遅い方の
クロック５ＣＫ２でサンプリングしたＡ／Ｄ変換回路の
出力と同位相にして、ディジタル階調データ９゜１０を
次段のメモリ１１１〜１１．のいずれかに書き込む、一
方、標準精細度データの場合は、第３図（２）に示すよ
うに同相のサンプリングクロック５ＣＫＩ、５ＣＫ２を
用いて、２つの同一のディジタル階調データ９，１０に
変換し２次段のメモリ１１１〜１１．のいずれかに書き
込むか、いずれか一方のサンプリングクロックとＡ／Ｄ
変換回路を用いて、この変換回路の出力を前述のディジ
タル階調データ９．１０として次段のメモリ１１□〜１
１．に書き込む。

これら倍精細度と標準精細度のパネル上の画素表示の一
部を各々第４図（１）（ａ）、（ｂ）に示す、Ｓ準精細
度の場合は倍精細度の場合に比べ。

行９列ともに２倍の大きさになって表示される。

ここで、第４図Ａの添字（１，２，３，・・・）は第３
図内の時刻Ｔの添字（１，２，３，・・・）に対応して
いる。

第２の実施例 液晶階調ディスプレイパネル２が第２図（２）に示した
カラー表示・デルタ画素配列の場合はパネルは３ｍ（ｍ
は整数）本の列線と４ｎ（ｎは整数）本の行線から構成
され、第１図に示した実施例を以下のように考えればよ
い。

第１（！Ｉの実施例で外部入力アナログ階調データ１か
らメモリ１１□〜１１．までの構成をＲ，Ｇ。

Ｂ外部入力アナログ階調データに対してそれぞれ同一の
構成にし９合わせて３つの構成にする６したがって、第
１図ではソース駆動回路１３□〜１３、の各々の回路の
入力数は２つであるが、この場合はＲ，Ｇ、Ｂ色の３色
分で各々６人力になる。Ｒ，Ｇ、Ｂ色のアナログ階調デ
ータ入力が倍精細度の場合と標準精細度の場合のＡ／Ｄ
変換回路に入力する２相のサンプリングクロック５ＣＫ
１．５ＣＫ２の位相、および９次段のメモリ１１□〜１
１．への書き込み方法は第１の実施例と同じである。

８個のメモリ１１□〜ｌｌｓから並列読出しを繰り返し
、各々読出した各色光たり２８個のディジタル階調デー
タ、合わせてＲ，Ｇ、Ｂ色で６Ｓ個のディジタル階調デ
ータをｍ　／　Ｓ回繰り返しメモリ並列読出しし、２本
の隣接する行線ｉとｉ＋１（ｉは奇数）に接続される各
色２ｍ個、ＲＧＢ色で６ｍ個の全画素のデータを処理部
１２でデルタ画素配列等の処理を行い、ソース能動回路
１３□〜１３．内のメモリ１４□〜１４ｇに第２図（２
）の行線にとに＋１　（ｋは奇数）のように設定する。

その後９倍精細度の場合は、ソース駆動回路１３□〜１
３ｓから３ｍ本の列線へ画素データとしてアナログ階調
データを逐次２回出力するとともに、この各回の出力に
同期させて、ゲート駆動回路１５により２本の隣接する
行線ｉとｉ＋１を逐次選択する。上記一連の動作を逐次
２ｎ回繰り返しながら液晶デイスプレィを表示する。た
だし。

インタレース駆動を行う場合は上記行線を２本おきに選
択駆動し、上記一連の動作を行線１，２゜行線５，６・
・・・・・行線４ｎ−３，４ｎ−２まで逐次ｎ回繰り返
し、続いて２行線３，４９行線７，８・・・・・・４ｎ
−１，４ｎまで逐次ｎ回繰り返し９合わせて、２行回の
繰り返しによって液晶デイスプレィを表示する。

標準精細度の場合は、１色の外部入力アナログ階調デー
タに対して２つのＡ／Ｄ変換回路（Ａ／Ｄ□、Ａ／Ｄ、
）３．４によって、２本の隣接した列線または１本だけ
間をおいて隣接した列線の同一の画素データに変換し９
倍精細度の場合と同様の処理後、特にソース駆動回路１
３□〜１３．内のメモリ１４□〜１４．に第１図（２）
の行線にとに＋１（ｋは奇数）の画素配列になるように
画素データを格納する。かかるメモリ内の２つの行線の
画素データを行線に送り出す時、始めは、ゲート駆動回
路１５により行線１本だけ間をおいて隣接する２本の行
線ｉ、ｉ＋２を同時に選択駆動し。

引き続き１次に、ゲート駆動回路１５により上記行線ｉ
に隣接する次の行線と１本だけ間をおいて隣接する行線
の合わせて２本の行線ｉ＋ｌ、ｉ＋３を同時に選択駆動
する。上記一連の動作を逐次ｎ回繰り返しながら液晶デ
イスプレィを表示する。

これら倍精細度と標準精細度のパネル上の画素表示の一
部を各々第４図（２）（ａ）、（ｂ）に示す。標準精細
度の場合は倍精細度の場合に比べ。

行２列ともに２倍の大きさになって表示される。

ここで、第４図のＲ，Ｇ、Ｂの各々に付加した添字は第
１の実施例の説明と同様に第３図内の時刻Ｔの添字に対
応している。

第３の実施例 液晶階調ディスプレイパネル２が第２図（３）に示した
カラー表示、ストライプ画素配列の場合はパネルは６ｍ
（ｍは整数）本の列線と２ｎ　（ｎは整数）本の行線か
ら構成され、第１図に示した実施例を以下のように考え
ればよい。

第１図の実施例で外部入力アナログ階調データ１からメ
モリ１１１〜ｌｌｓまでの構成をＲ，Ｇ。

Ｂ外部入力アナログ階調データに対してそれぞれ同一の
構成にし９合わせて３つの構成にする。第１図ではソー
ス駆動回路１３１〜１３．の各々の回路の入力数は各々
２つであるが、この場合はＲ２Ｏ，Ｂ色の３色分で各々
６人力になる。Ｒ，Ｇ。

Ｂ色のアナログ階調データ入力が倍精細度の場合と標準
精細度の場合のＡ／Ｄ変換回路に入力する２相のサンプ
リングクロック５ＣＫＩ、５ＣＫ２の位相、および２次
段のメモリ１１□〜ｌ１ｇへの書き込み方法は前記実施
例と同じである。

各色光たり８個のメモリ１１１〜１１．から並列読出し
を繰り返し、各々読出した各色光たり２８個のディジタ
ル階調データ、合わせてＲ，Ｇ、Ｂ色で６Ｓ個のディジ
タル階調データをｍ　／　３回繰り返しメモリ並列読出
しし、１本の行線接続される各色２ｍ個、Ｒ，Ｇ、Ｂ色
で６ｍ個の全画素のデータを処理部１２でストライプ画
素配列等の処理を行い、液晶ソース駆動回路１３□〜１
３ｓ内のメモリ１４□〜１４．に第２図（３）の行線に
のように設定する。

その後９倍精細度の場合は、ソース駆動回路１３□〜１
３．から６ｍ本の列線へ画素データとしてアナログ階調
データを出力するとともに、この出力に同期させて、ゲ
ート駆動回路１５により１本の行線を選択する。上記一
連の動作を逐次２ｎ回繰り返しながら液晶デイスプレィ
を表示する。

ただし２倍精細度表示の場合でインタレース駆動を行う
場合は上記行線を１本おきに選択駆動し。

上記一連の動作を１行から２ｎ−１行まで逐次ｎ回繰り
返し、続いて、２行から２ｎ行まで逐次ｎ回繰り返し９
合わせて２ｎ回の繰り返しによって液晶デイスプレィを
表示する。

標準精細度の場合は、１色の外部入力アナログ階調デー
タに対して２つのＡ／Ｄ変換回路（Ａ／Ｄ工、Ａ／Ｄ２
）３，４によって、２本分の間をおいて隣接した列線の
同一の画素データに変換し。

倍精細度の場合と同様の処理後、ソース駆動回路１３、
〜１３．内のメモリ１４１〜１４１に第２図（３）の行
線にの画素配列になるように画素データを格納する。か
かるメモリ内の画素データを行線に送り出す時、その出
力に同期させて、ゲート駆動回路１５により２本の行線
を同時に選択する。

上記一連の動作を逐次ｎ回繰り返しながら液晶デイスプ
レィを表示する。

これら倍精細度と標準精細度のパネル上の画素表示の一
部を各々第４図（３）（ａ）、（ｂ）に示す、標準精細
度の場合は倍精細度の場合に比べ。

行９列ともに２倍の大きさになって表示される。

ここで、第４図のＲ，Ｇ、Ｈの添字も第１．第２の実施
例の場合と同様に第３図内の時刻Ｔの添字に対応してい
る。

以上の実施例では、ソース駆動回路、ゲート駆動回路を
パネル１の片側に配置して示したが９両者、または、何
れか一方の回路をパネル１の両側に配置して駆動しても
よい。

両側のゲート駆動回路から行線を駆動する場合でも９行
線の駆動のみに着目すればゲート駆動回路の配置にかか
わらず、前述したとおりになる。

例えば、ゲート駆動回路をパネルの左右両側に配置する
構成において、第１と第３の実施例の場合。

左右のゲート駆動回路から行線を１本おきに接続する構
成にする０倍精細度表示のときは左右のゲート駆動回路
から交互に行線を駆動し、＊準精細度表示のときは左右
のゲート駆動回路から隣接する１本の行線を同時に駆動
すればよい、また、ゲート駆動回路をパネルの左右両側
に配置する構成において、第２の実施例の場合は、左右
のゲート駆動回路から行線を２本おきに接続する構成に
する０倍精細度表示のときは一方の側のゲート駆動回路
から隣接する２本の行線を逐次駆動し２次に反対の側の
ゲート駆動回路から隣接する２本の行線を逐次駆動し、
これらの動作を繰り返してノンインタレース駆動にする
か、一方の側のゲート駆動回路から隣接する２本の行線
を逐次駆動して。

２本の行線を飛ばして、同じ側のゲート駆動回路から隣
接する２本の行線を逐次駆動し、これを。

回繰り返し２次に、他端のゲート駆動回路から隣接する
２本の行線を逐次駆動して、２本の行線を飛ばして、同
じ側のゲート駆動回路から隣接する２本の行線を逐次駆
動し、これをｎ回繰り返し。

１画面表示で合わせて２ｎ回繰り返すインタレース駆動
を行えばよい、標準精細度表示のときは隣接する２本の
行線を逐次駆動し、この時１両側のゲート駆動回路から
同時に駆動し、これをｎ回繰り返して画面表示を行えば
よい。

実施例では１つのアナログ階調データに対してＡ／Ｄ変
換回路を２つ設け９倍精細度表示と標準精細度表示の何
れでも、この２つのＡ／Ｄ変換回路を動作させて説明し
たが、標準精細度表示のときは１つのＡ／Ｄ変換回路を
動作させてＡ／Ｄ変換後のデータを２つの同じデータに
してメモリ１１□〜１１６に書き込んでもよい。

実施例ではメモリ１１□〜１１ｓ、処理部１２をソース
駆動回路１３□〜１３ｇと分離して図示し。

説明したが、これらメモリ１１□〜ｌｌｓから処理部１
２までをソース駆動回路１３□〜１３ｓに内点させた構
成でもよい。

倍精細度のデータは高速信号のためメモリ１１をＳ分割
して直列入力・並列出力の変換動作を行い、これに合わ
せて、ソース駆動回路１３もＳ分割して並列入力動作を
行うように実施例では説明したが、高速な入力動作のソ
ース駆動回路が利用できる場合は、速度に応じて分割数
Ｓを少なくするとか、Ｓ＝１にすればよい。

実施例では倍精細度表示の行線選択範ＩＩ！（走査線数
）と列線表示範囲が標準精細度表示の各々２倍として説
明したが、パネル自体は２倍の構成にしておき２倍精細
度表示の場合はそのデータによっては行数と列数の両方
、または一方について。

その一部を使用して２表示することもできる。この場合
、ソース駆動回路へのデータの書き込みは例えば行線に
接続される全画素の内９行線の左右端からいくつかの画
素のデータを無条件に黒データにして、上記以外の画素
のデータを外部入力アナログ階調データを利用して設定
し、ゲート駆動回路からの行線選択は例えばパネルの上
下端からいくつかの行線を駆動しないように制御して、
実際に表示する行線と列線の駆動に対しては実施例の行
線の逐次駆動回数とは異なる。他は全く同様に考えれば
よい。

〔発明の効果〕

以上説明したように１本発明の液晶表示駆動方式は２倍
精細度ディスプレイパネルを用いて、ソース駆動系では
１つのアナログ画像信号光たり２つのＡ／Ｄ変換回路を
用い、外部からの入力するアナログ画像信号の精細度に
対応してＡ／Ｄ変換回路のサンプリングクロックの位相
を変更するだけで、同一の回路構成のソース駆動回路の
利用が可能になり９回路構成の共通・一体化が可能にな
る。

さらに９倍精細度表示か標準精細度表示かに対応してゲ
ート駆動回路によって上記ソース駆動回路かの出力動作
に同期させて１本の行線を選択するか隣接する２本の行
線または１本間をおいて隣接する２本の行線を同時に選
択するかを切り分けてゲート選択することによって倍精
細度ディスプレイパネル１種類で倍精細度表示と標準精
細度表示の何れも可能になり、用途が拡がるとともに。

倍精細度デイスプレィ装置と標準精細度デイスプレィ装
置の両方を準備しないで済み、設置場所の有効利用も期
待できる。

さらに２本発明を適用したデイスプレィにおいては、ノ
ンインタレース縦動表示と、インタレース駆動表示とを
自由に切換えて表示できることは言うまでもない。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は多階調液
晶ディスプレイパネル内の２次元マトリクスを示し、（
１）はモノクロの場合、（２）はカラー表示でＲＧＢカ
ラー画素配列がデルタ画素配列の場合、（３）はカラー
表示でＲＧＢ画素配列がストライプ画素配列の場合、第
３図は本発明において外部入力アナログ階調データを２
つのＡ／Ｄ変換回路で変換するときの２相のサンプリン
グクロックの位相関係を示す図で（１）は倍精細度表示
の場合、（２）は標準精細度表示の場合。 第４図（１）、（２）、（３）は本発明を適用してパネ
ル上に画像表示したときのパネル上の画素表示の一部を
、第２図の（１）、（２）、（３）の場合に対応してそ
れぞれ示す図である。 く符号の説明〉 １・・・外部入力アナログ階調データ ２・・・ディスプレイパネル ３．４・・・Ａ／Ｄ変換回路 ５．６・・・サンプリングクロック ７・・・遅延回路　　　　　８・・・選択回路１１．１
４・・・メモリ ９．１０・・・ディジタル階調データ １２・・・処理部　　　　　１３・・・ソース駆動回路
１５・・・ゲート駆動回路　１６・・・制御信号（’＋
） と３） 第３図 ｍ　　＋ｍ＋１１１１４２０１＋３１０４４　ｍ＋５Ｊ
−、、＝１．、、、、、Ｌ、、、＝Ｌ、、１．．１．．
．．．１（ａ） イ音ネ青糸田表示 Ａｔ　　≠Ａ。 Ａｔ　　≠Ａ１　・・ （ａ）カラー Δ 一倍１！青糸田 ≠Ｒ３ ≠Ｇ。 ≠Ｂ。 Ｒ３≠Ｒ１ Ｇ１　≠Ｇ。 Ｂ、≠Ｂ。 ｍ　　ａｌｌ　ｍ＋２　ｍｌ÷３ｍ＋４　＋ｉｊ５、、
Ｌ、、、、、Ｌ＝、、Ｌ、、、、１．．１．、Ｌ−、、
Ｌ、＝、、、。 ｎ　　；Ａｔ　　Ａｔ：ｉＡｓ　　Ａｔ１ｉＡ＋　　Ａ
＠：；’−ｎ＋ｌ　＝ＡＩ　Ａｔ１ｉＡｓ　Ａｔ：１Ａ
ｓ　Ａｓｈ：　・−’　ｒ””Ｔ””Ｔ”’−Ｔ−”’
Ｔ”−’Ｔ”””’（ｂ）標準ネ１１糸田表示 Ａｔ　＝Ａ＋　　　Ａｓ　＝Ａ＋　　・・：Ｒ 丁゛°用””’１ ゛［゛°丁゛丁゛ （ｂ）カラ゛− Δ 一オ票Ｑ＊青弄田 ”　Ｇ　ｒ 王Ｂ。 Ｒ３＝Ｒ１ Ｇコ　”　Ｇ　４ Ｂ＋＝Ｂｔ

Claims (1)

1. 【特許請求の範囲】 １、行線（ゲート線）と列線（ソース線）が標準精細度
   液晶ディスプレイパネルの各々２倍で構成される倍精細
   度液晶ディスプレイパネルを用いて倍精細度表示と標準
   精細度表示とに切換えて画像表示させる液晶表示駆動方
   式であって、 ソース駆動系回路による列線駆動では、 １つの画像データ当たり２つのＡ／Ｄ変換回路を用意し
   て入力アナログ階調データが倍精細用画像信号のときは
   上記２つのＡ／Ｄ変換回路に印加するサンプリングクロ
   ックの位相を１８０度ずらしてデータ処理を行い、標準
   精細用画像信号のときは上記２つのＡ／Ｄ変換回路に印
   加するサンプリングクロックを同相にしてデータ処理を
   行うか、いずれか一方のＡ／Ｄ変換回路の出力を２つの
   同一のデータにしてデータ処理を行い、かかるデータに
   基づいてソース駆動回路による列線の駆動を行いアナロ
   グ階調データを画素へ出力するとともに、 ゲート駆動回路による行線駆動では、 上記ソース駆動回路からの出力動作に同期させて、倍精
   細度表示のときはノンインタレース駆動では１本の行線
   の逐次選択を繰り返し、インタレース駆動では１本の行
   線の選択と１本の行線の飛び越し動作を繰り返すか、ま
   たは隣接する２本の行線の逐次選択と次の２本の行線の
   飛び越し動作を繰り返して行うことにより、標準精細度
   表示のときは隣接する２本の行線または１本だけ間をお
   いて隣接する行線を同時に選択することを繰り返して行
   うことにより、前記ディスプレイパネル上に画像表示す
   ることを特徴とする液晶表示駆動方式。