JPH0421032A - マルチタスク実行装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、割込みやシステムコール処理時の高速応答を
実現するマルチタスク実行装置に関する。

従来の技術 従来、マイクロプロセッサやマイクロコントローラを用
いた情報処理装置において、割込みやシステムコールが
発生すると、割込み処理やシステムコール処理をするた
め、現在実行中のタスクが使用しているレジスタ等の内
容を待避させていた。割込みやシステムコールは通常、
−括管理されているので、実際待避されるのはオペレー
ティングシステムの一部となる。

発明が解決しようとする課題 しかしこのような従来の方法では、割込み処理やシステ
ムコール処理にとりかかるのはレジスタ等の内容の待避
後となり効率が非常に悪かった。

また、待避領域を有効に使用するため必要なレジスタの
内容のみを待避するので、ソフトウェアの負担が大きか
った。

この問題点を解決するため１こ、複数のバンクを用意し
、割込み処理やシステムコール処理するという方法が考
えられている。しかし、これらのバンクに割込み処理や
システムコール処理または通常タスクを割り当てるかど
うかはソフトウェアにより決定しており、負担が太き（
、空きバンクがない場合待避が実行されるため、効率が
悪くなっていた。

本発明は上記従来の課題を解決するもので、割込み発生
やシステムコール発生時のレジスタ待避時間をなくすこ
とにより、高速応答性を実現したマルチタスク実行装置
を提供することを目的としている。

課題を解決するための手段 この目的を達成するために、本発明のマルチタスク実行
装置は割込み処理やシステムコール処理を実行するため
、オペレーティングシステムを実行する特権バンク待避
用領域を特権バンク上のレジスタとビット単位で連通ず
る双方向のシフトレジスタになるように構成し、割込み
発生やシステムコール発生に同期して特権バンクの内容
を待避でき、また通常タスク処理専用のバンクを別に備
えることによりマルチタスクに対応できるように構成さ
れている。

作用 この構成により、割込み発生やシステムコール発生時の
システムのスループットを向上させ、高速応答性が実現
される。

実施例 以下本発明の一実施例のマルチタスク実行装置について
図を用いてその構成を説明する。

第１図は本実施例のマルチタスク実行装置の構成図であ
る。特権バンクＡａｌはオペレーティングシステム処理
専用のレジスタファイルであり、割込みやシステムコー
ルが発生したときにバンクＡａｌのレジスタの内容を待
避するデータ領域であるバンクＡｂ９．Ａｃ１０．Ａｄ
ｌ　１があり、バンクＡａｌ、Ａｂ９．Ａｃ１０．Ａｄ
ｌｌを構成する各レジスタのビットはビット単位で連通
する双方向のシフトレジスタになっている。ユーザータ
スク処理はユーザーバンクＢ２．Ｃ３〜ｎ４で行なわれ
る。以上の特権バンクＡａｌ、ユーザーバンクＢ２．Ｃ
３〜ｎ４のうち、どのバンクを使用するかはバンク選択
部５によって行なわれ、使用するバンクが決定されると
バンク選択部５からバンク選択信号６が出力され、実行
バンクが選択される。割込みやシステムコールが発生し
た場合、割込み・システムコール信号７がバンク選択部
５とシフト制御部１３に入力される。バンク選択部５で
はバンク選択信号６により強制的に実行バンクをバンク
Ａａｌに移す。シフト制御部１３ではバンクＡａｌのレ
ジスタの内容をバンクＡｂ９にシフトするためシフト信
号１２を出力する。さらに続けて割込み・システムコー
ル信号７が発生した場合、シフト制御部１３ではバンク
Ａａｌのレジスタの内容をバンクＡｂ９に、バンクＡｂ
９ａのレジスタの内容をバンクＡｃ１０にシフトするた
め信号１２出力する。以下、割込み・システムコール信
号７の発生に同期してシフト制御部１３はシフト信号１
２を出力する。割込みやシステムコール発生により各レ
ジスタの値は、バンクＡａｌ→バンクＡｂ９→バンクＡ
ｃ１０→バンクＡｄｌｌの方向にシフトしていく。一方
、割込み処理やシステムコール処理が終了したときは割
込み処理復帰信号８がバンク選択部５とシフト制御部１
３に入力される。バンク選択部５では複数の割込みが発
生していた場合、全ての割込み処理が終了した場合のみ
ユーザータスクに実行権を移し、バンクＢ２．Ｃ３〜ｎ
４をバンク選択信号６により選択する。シフト制御部１
３ではバンクＡｂ９゜Ａｃ１０．Ａｄｌｌの内容をバン
クＡａｌに戻すため、シフト信号１２を発生する。割込
み処理やシステムコール処理の終了により各レジスタの
値は、バンクＡｄｌｌ→バンクＡｃ１０＋バンクＡｂ９
→バンクＡａｌの方向にシフトしていく。

バンク選択部５は特権バンクＡａｌ、ユーザーバンクＢ
２．Ｃ３〜ｎ４のみから使用すべきバンクを選択すれば
よく、待避用バンクＡｂ９．Ａｃ　１０゜Ａｄｌｌはシ
フトレジスタで構成しているのでバンク選択の必要はな
く、バンク切り替えを高速化できる。またμＲＯＭによ
る待避動作の必要はない。

第２図は特権バンクのシフト動作の詳細を示す構成図で
ある。図において、その構成と動作を説明すると、バン
クＡａｌは複数のレジスタから構成されており、レジス
タは１ビツトのメモリセル１８が多数集まって構成され
ている。同様にバンクＡｂ９．Ａｃ１０．Ａｄｌｌも複
数のレジスタから構成されており、レジスタは各１ビツ
トのメモリセル１９．２０．２１が多数集まって構成さ
れている。ここでメモリセル１８，１９．２０゜２１は
同一の構造を有している。バンクＡａｌ。

Ａｂ９．Ａｃ１０．Ａｄｌ　１の同一機能を持つレジス
タＲＯのシフト動作の様子を説明すると、バンクＡａｌ
のレジスタＲＯのＬＳＢのメモリセル１８とバンクＡｂ
９のレジスタＲＯのＬＳＢのメモリセル１９はシフトラ
イン１４により接続されており、シフトするかどうかの
制御はシフト制御部１３から出力されている制御線１５
により行なわれている。またバンクＡｂ９のレジスタＲ
ＯのＬＳＢのメモリセル１９とバンクＡｃ１０のレジス
タＲＯのＬＳＢのメモリセル２０はシフトライン２２に
より、バンクＡｃ１０のレジスタＲ○のＬＳＢのメモリ
セル２０とバンクＡｂｌｌのレジスタＲＯのＬＳＢのメ
モリセル２１はシフトライン２３により接続されており
、シフトするかどうかの制御はシフト制御部１３から出
力されている制御線１６．１７により行なわれている。

バンクＡａ１．Ａｂ９．Ａｃｌ○、Ａｄｌｌ内のレジス
タは全て以上の構成になっており、シフト制御部１３か
ら出力されている制御線１５，１６．１７は割込みやシ
ステムコールの発生または割込み処理やシステムコール
処理からの復帰に同期してイネーブルとなりシフト動作
が行なわれレジスタＲＯを構成するメモリセルが同時に
待避または復帰される。

なお、制御線１５．１６．１７は各１本で図示したが、
実際は各２本またはそれ以上ずつ用い、信号を流す線を
変えることでレジスタのシフト方向を変えるものである
。

発明の効果 以上のように本発明によれば、バンク切り替えを高速化
でき、またμＲＯＭによる待避動作は存在しないのでリ
アルタイム処理を行なえるマルチプロセッサーシステム
を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例のマルチタスク実行装置の構
成図、第２図は同装置における特権バンクのシフト動作
の詳細を示す構成図である。 １・・・・・・特権バンク７Ａａ、２．３．４・・・・
・・ユーザーバンクＢ、Ｃ，Ｎ、５・・・・・・バンク
選択部、６・・・・・・バンク選択信号、７・・・・・
・割込み・システムコール信号、８・・・・・・割込み
処理復帰信号、９，１０゜１１・・・・・・待避用デー
タ領域Ａｂ、Ａｃ、Ａｄ、１２・・・・・・シフト信号
、１３・・・・・・シフト制御部、１４゜２２．２３・
・・・・・シフトライン、１５，１６．１７・・・・・
・シフト制御線、１８，１９，２０，２１・・・・・・
メモリセル。 代理人の氏名　弁理士　粟野重孝　はか１２第 図 第 図 シフトライン

Claims (1)

【特許請求の範囲】
1. オペレーティングシステムを実行する特権バンクと、ユ
   ーザータスクを実行するユーザーバンクと、マイクロプ
   ロセッサまたはマイクロコントローラとを有する情報処
   理装置において、割込み発生やシステムコール発生時に
   特権バンクの内容を待避するデータ領域と特権バンクと
   がビット単位で連通する双方向のシフトレジスタで構成
   され、割込み発生やシステムコール発生に同期して前記
   特権バンクの内容を前記データ領域に待避し、割込み処
   理やシステムコール処理復帰に同期して前記データ領域
   に待避されたデータを前記特権バンクに戻す手段を有す
   るマルチタスク実行装置。