JPH04138582A - 単一命令型並列計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の演算装置により単一命令を並列実行す
る単一命令型並列計算機に関し、特に局所的な命令レジ
スタを演算装置内に有する単一命令型並列計算機に関す
る。

〔従来の技術〕

単一命令型並列計算機は画像処理装置等の大量なデータ
を単純な演算の繰返しにより処理する装置に用いられ、
並列処理により大量データの高速演算が可能になってい
る。単一命令型並列計算機は複数命令型並列計算機に比
べ単純な構成であり、安価であるという特長がある。

第２図は従来の単一命令型並列計算機の構成例を示すブ
ロック図である。

この単一命令型並列計算機は後述する動作許可フラグに
より演算装置単位で動作を制御できる。

図において１は並列計算機の全体制御を司る制御回路で
あり、該制御回路１は制御信号ＣＴＲ、命令ＩＮＳ及び
アドレスＡＤＤを生成し、複数並設された演算装置２，
２・・・に制御線１１、命令バス１２、アドレスバス１
３を介して生成した制御信号ＣＴＲ、同一の命令ＩＮＳ
及び同一のアドレスＡＤＤを与える。

第３図は従来の単一命令型並列計算機の演算装置２の構
成を示すブロック図である。制御回路１から命令バス１
２を介して送られた命令ＩＮＳは演算器２２に与えられ
る。

演算器２２は加算、減算等の複数の演算処理を選択的に
実行するようになしてあり、与えられた命令ＩＮＳに応
した演算処理を行う。

制御回路１からアドレスバス１３を介して与えられたア
ドレスＡＤＤはローカルメモリ２３又はレジスタ群２１
に与えられる。ローカルメモリ２３は演算器２２で用い
る演算データ及び演算結果等のデータを格納するもので
あり、レジスタ群２１はローカルメモリ２３に格納され
た演算データ及び演算途中のデータを一時的に格納し、
演算器２２に与える。また、レジスタ群２１は演算装置
２にその状態により動作許可を与える動作許可フラグ２
４を格納するエリアを有している。この動作許可フラグ
２４は制御回路１の制ａ線１１を介して与えられる制御
信号ＣＴＨによりその状態が制御される。

このように構成された従来の単一命令型並列計算機は、
全ての演算装置２．２・・・において同一時点ではロー
カルメモリ２３の同一アドレスＡＤＤを参照し、同一の
命令ＩＮＳによる演算を行っている。

また動作許可フラグ２４の状態により、各演算装置２の
動作を制御できる。即ち動作許可フラグを動作不許可の
状態にすることにより、ある命令の実行を演算装置２毎
にスキップすることができ、部分的に同一の命令と異な
る命令を実行でき、計算の柔軟性を得ることができる。

これにより恰も単一命令型並列計算機を複数命令型並列
計算機の如く動作させることができる。

〔発明が解決しようとする課題〕

しかしながら、従来の単一命令型並列計算機で各演算装
置毎に異なる命令による演算処理を行うためには命令の
数と同じ回数の以下に示す動作を行う必要がある。即ち
、ある命令を実行したい演算装置のみ動作許可フラグを
許可の状態にし、動作許可された演算装置だけが目的の
演算処理を実行し、他演算装置はその命令をスキップし
、演算処理を行わないという動作である。

これを命令の数だけ繰返すことにより単一命令型並列計
算機であっても複数命令型並列計算機と同等な演算処理
が可能となる。しかしながらこの手続きの実行は複数命
令型では１つのステップで実行できることが従来の単一
命令型並列計算機では命令の数だけのステップが必要と
なり、処理に長時間を要し現実的ではないという問題が
あった。

本発明は斯かる事情に鑑みなされたものであり、演算装
置内に局所的な命令を格納する命令レジスタを設け、こ
れと制御回路からの共通の命令とを選択的に実行するこ
とにより、単純な構成であり安価であるというハードウ
ェア上の特長を保持しつつ複数命令型並列計算機の如く
複数の命令を高速処理できる単一命令型並列計算機を提
供することを目的にする。

〔課題を解決するための手段〕

本発明に係る単一命令型並列計算機は、演算器とメモリ
とを備えた複数の演算装置に制御回路から共通の命令を
与え、与えられた命令を並列実行する単一命令型並列計
算機において、前記演算装置は、局所的な命令を格納す
る命令格納手段と、前記共通の命令と前記命令格納手段
に格納された局所的な命令とのいずれか一方を選択する
選択手段と、該選択手段の選択動作を制御する選択制御
手段と、選択された命令を実行する手段とを備えること
を特徴とする。

〔作用〕

本発明においては、演算装置で複数の命令を並列実行す
る場合、命令格納手段に局所的な命令が格納され、局所
的な命令と共通な命令とのいずれか一方を選択するよう
に選択手段が演算装置毎に制御され、選択された命令が
実行される；例えば、加算命令と減算命令とを並列実行
するとき、加算命令を共通な命令とし、これを制御回路
から各演算装置に与える。このとき、局所的な命令であ
る減算命令を行う演算装置の命令格納手段には減算命令
を格納しておき、加算命令を行う演算装置の選択手段は
選択制御手段により加算命令を選択するように制御され
、減算命令を行う演算装置の選択手段は逆に命令格納手
段内の減算命令を選択するように制御される。これによ
り単一命令型並列計算機において複数の命令を同時的に
並列実行でき、その処理時間を短縮できることになる。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて説明す
る。

第１図は本発明に係る単一命令型並列計算機の演算装置
２の構成を示すブロック図である。なお、全体構成は第
２図に示す従来例と同様であり説明を省略する。

制御回路１　（第２図参照）から命令バス１２を介して
与えられた命令ＩＮＳは選択手段であるセレクタ２６の
一端に与えられる。セレクタ２６の他端には命令格納手
段である命令レジスタ２７に格納された命令ｌＮ５Ｐが
与えられる。命令レジスタ２７は後述するレジスタ群２
１に設けられており、演算器２２により生成された局所
的な命令ｌＮ５Ｐを格納する。セレクタ２６は与えられ
た２つの命令ＩＮＳ、　ｌＮ５Ｐの一方を選択し、選択
した命令ＩＮＳ又はｒＮｓＰを演算器２２に与える。セ
レクタ２６の選択動作は選択制御手段である命令選択回
路２５により制御される。命令選択回路２５には制御線
１１を介して制御回路１から与えられた制御信号ＣＴＲ
及び後述する動作許可フラグ２４が与えられ、制御信号
ＣＴＲ及び動作許可フラグ２４の状態に基づきセレクタ
２６に切換信号ＣＳを出力する。

演算器２２は与えられた命令に応じた演算処理を行う。

例えば命令レジスタ２７に命令ｌＮ５Ｐを格納する場合
、制御回路１からそのような命令ＩＮＳがセレクタ２６
を介して与えられ、ローカルメモリ２３からデータを読
出し、それらにより必要な命令ｌＮ５Ｐを生成し、レジ
スタ群２１中の命令レジスタ２７に格納する。

一方、制御回路１からアドレスバス１３を介して与えら
れたアドレス八〇〇はローカルメモリ２３又はレジスタ
群２１に与えられる。ローカルメモリ２３は演算器２２
で用いる演算データ及び演算結果等のデータを格納する
ものであり、レジスタ群２１はローカルメモリ２３に格
納された演算データ及び演算途中のデータを一時的に格
納し、演算器２２に与える。

またレジスタ群２１は演算装置２にその状態により動作
許可、不許可及び動作許可の場合にセレクタ２６のどち
らの命令を選択するかを示す動作許可フラグ２４を格納
するエリアを有すると共に、前述した如く命令レジスタ
２７を設けてあり、演算器２２で生成された局所的な命
令ｌＮ５Ｐを格納する。

このように構成された本発明の単一命令型並列計算機に
おいては、各演算装置２，２・・・は制御回路１からの
制御信号ＣＴＲ及び動作許可フラグ２４の状態により制
御回路１から与えられた共通の命令ＩＮＳを実行するか
、又は命令レジスタ２７に格納された局所的な命令ｌＮ
５Ｐを実行するかをセレクタ２６により選択し、選択し
た命令を実行する。

いま、加算及び減算を同時的に並列処理で実行する場合
、例えば加算命令を共通の命令ＩＮＳとし、減算命令を
局所的な命令ｌＮ５Ｐとする。そして最初に減算命令を
生成するために、制御回路１は各演算装置２．２・・・
に減算命令を生成する命令を与える。このとき各演算装
置２，２・・・の動作許可フラグ２４は許可の状態に、
なっており、制御信号ＣＴＲにより命令選択回路２５が
、セレクタ２６が命令ＩＮＳを選択するように切換信号
ＣＳを出力する。一方このときアドレスバス１３を介し
て制御回路１からローカルメモリ２３内に減算命令を生
成するためのデータを格納しである場所のアドレスＡＤ
Ｄが出力されると共に命令レジスタ２７のアドレスがレ
ジスタ群２１に出力される。

そして演算器２２が減算命令を生成し、それを命令レジ
スタ２７に格納する。続いて制御信号ＣＴＲにより動作
許可フラグ２４に許可、不許可及び許可の場合のセレク
タ２６の選択の別を示す値をセットする。加算及び減算
を実行する場合、全ての演算装置２，２・・・を動作許
可の状態にし、加算命令を実行する。演算装置２，２・
・・は制御回路１の方に、減算命令を実行する演算装置
２，２・・・は命令レジスタ２７の方に夫々セレクタ２
６を切換えるような値を動作許可フラグ２４にセントす
る。次に命令選択回路２５に制御信号ＣＴＲを与え、全
ての演算装置２゜２・・・が命令レジスタ２７内の局所
的命令ｌＮ５Ｐを実行するか、演算装置２，２・・・が
制御回路１からの命令ＩＮＳを実行するか、又は動作許
可フラグにより一方は命令レジスタ２７の命令ｌＮ５Ｐ
を、また他方は制御回路１からの命令ＩＮＳを実行する
という３つの命令実行のパターンのうちのいずれかを決
定する。

この場合、制御信号ＣＴＲにより３番目のパターンを決
定し、動作許可フラグ２４を前述した如くの値にセット
し、加算命令を制御回路１から与え、減算命令を命令レ
ジスタ２７から与える。

このように本発明では従来と同様な単一命令の実行に加
えて演算装置毎に固有な命令の実行を可能にする。

また実行する命令を共通の命令から得るのか、又は固有
の命令レジスタ２７から得るのかを命令選択回路２５に
より可能にした。この選択は命令の生成頻度を減少させ
る。即ち、２つの命令を選択的に実行する場合等に、一
方の命令は共通の命令から得るようにすることにより、
命令レジスタ２７に格納する命令の生成は他の命令だけ
でよいことになる。

〔効果〕 以上説明したとおり、本発明においては、演算装置内に
局所的な命令を格納する命令格納手段と、共通の命令と
局所的な命令とのいずれか一方を選択する選択手段と、
選択手段の選択動作を制御する選択制御手段とを設け、
選択手段により実行すべき命令を選択できるようにした
ので、単一命令型の特長を保持して複数の命令を同時に
並列実行でき、処理時間を短縮できる等価れた効果を奏
する。

【図面の簡単な説明】

第１図は本発明に係る単一命令型並列計算機の演算装置
の構成を示すブロック図、第２図は従来の並列計算機の
全体構成を示す模式的ブロック図、第３図は従来の演算
装置の構成を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 １、演算器とメモリとを備えた複数の演算装置に制御回
   路から共通の命令を与え、与えられた命令を並列実行す
   る単一命令型並列計算機において、 前記演算装置は、 局所的な命令を格納する命令格納手段と、 前記共通の命令と前記命令格納手段に格納された局所的
   な命令とのいずれか一方を選択する選択手段と、 該選択手段の選択動作を制御する選択制御手段と、 選択された命令を実行する手段と を備えることを特徴とする単一命令型並列計算機。