JPH042108A - Ｌｃノイズフィルタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

本発明は積層型ＬＣ素子、特に複数の絶縁層が積層され
た積層体内にインダクタ導体、キャパシタ導体からなる
ＬＣの分布定数的回路を形成した分布定数型積層ＬＣ素
子に関する。 ［０００２］

【従来の技術】

近年の電子技術の発達に伴い、電子回路は各種分野にお
いて幅広く用いられており、従って、これら各電子回路
を、外部からのノイズの影響を受けることなく安定して
確実に作動させることが望まれる。 ［０００３］ 特に、近年では各種高性能の電子機器を多数使用してい
るため、ノイズに対する規制も益々激しくなっている。 このため、発生するノイズを確実に除去することができ
る小型でしかも高性能なノイズフィルタの開発が望まれ
る。 ［０００４］ しかし、従来のＬＣノイズフィルタは、図２１に示すよ
う、コア１０に２組の巻線１２．１４を巻回し、これら
巻線１２．１４の両端にコンデンサ１６．１８をそれぞ
れ平行に接続して形成されていた。 ［０００５］ 従って、インダクタを構成するコア１０および巻線１２
．１４の部分が大きくなり、しかもインダクタとコンデ
ンサ１６．１８とが別部材で構成されているため、フィ
ルタ全体が大きくなってしまい、小型軽量化という要求
品質を満足できないという問題があった。 ［０００６］ このような問題を解決するため、特開昭５６−５０５０
７号、特開昭５６−１４４５２４号、特開昭５６−１４
２６２２号、特開昭６３−７６３１３号にががる提案が
行われている。 ［０００７］ この従来技術、例えば特開昭５６−５０５０７号にかが
る複合電子部品では、図２２に示すよう、複数の絶縁体
層２０ａ、２０ｂ、２０ｃ・・・を積層することにより
積層体を形成する。そして、前記各絶縁体層２０ａ、２
０ｂ・・・の層間に、１つの層間から次の層間へと連続
して周回する導電パターン２２ａ、２２ｂ、２２ｃを設
けこれにより所定のターン数のコイルＬを形成する。 ［０００８］ また、前記絶縁体層２０ａ、２０ｂ、２０ｃ・・・の層
間に、前記周回導電パターン２２ａ、２２ｃと間隔をあ
けて導電層２４ａ、２４ｂを配置し、これら導電層２４
ａ、２４ｂと導電パターン２２ａ、２２ｃとの間にキャ
パシタンスＣを形成する。 ［０００９］ これにより、図２３に示すようＬおよびＣからなる集中
定数型のノイズフィルタを得ることができる。 ［００１０］ さらに、この従来技術では、ＬおよびＣが積層体内に組
込まれているため、小型で軽量なＬＣノイズフィルタと
して用いることができる。 ［００１１］

【発明が解決しようとする課題】

■　しかし、このＬＣフィルタは、コイルを形成する導
電パターンの１部２２ａ２２ｃの直線部分に、キャパシ
タンスを形成する導電層２４ａ、２４ｃを隣接して設け
るだけである。このため、コイルと導電層２４との間の
キャパシタンスＣが小さく、良好な減衰特性を得ること
ができないという問題があった。 ［００１２］ 特に、このＬＣフィルタは、図２３に示すよう集中定数
型のＬＣフィルタとして形成されている。このため、各
種ノイズ、特にスイッチングサージ等のコモンモードノ
イズや、リップル分等のノーマルモードノイズを確実に
除去できないという問題があった。 ［００１３］ ■　また、このＬＣフィルタは、３端子型のノーマルモ
ードフィルタとしてしか用いることができず、４端子型
のコモンモード型ノイズとして用いることはできないと
いう問題があった。 ［００１４］ 本発明は、このような従来の課題に鑑みてなされたもの
であり、その目的は、侵入するノイズを確実に除去する
ことができる小型の積層型ＬＣ素子を提供することにあ
る。 ［００１５］ また、本発明の他の目的は、ノーマルモード型のノイズ
フィルタとしてばかりでなく、必要に応じてコモンモー
ド型ノイズフィルタとしても用いることができる積層型
ＬＣ素子を提供することにある。 ［００１６］

【課題を解決するための手段】

前記目的を達成するため、本発明の積層型ＬＣ素子は、
複数の絶縁層が積層された積層体と、 前記絶縁層の層間に、１の層間から他の層間にかけて連
続して周回する第１の導電性エレメントを設け、所定タ
ーン数のコイルを形成する第１の導体と、前記絶縁層の
層間に、１の層間から他の層間にかけて連続して周回し
、かつ前記第１の導電性エレメントと絶縁層を介して相
対向する第２の導電性エレメントを設け、前記第１の導
体との間にキャパシタンスを形成する第２の導体とを含
むものである。 ［００１７］

【作用】

次に本発明の詳細な説明する。 ［００１８］ 本発明のＬＣ素子は、複数の絶縁層を積層して積層体を
形成している。 ［００１９］ そして、第１の導体は、その第１の導電性エレメント力
飄前記絶縁層の層間に一の層間から他の層間にかけて連
続して周回するよう設けられている。これにより、第１
の導体は、所定のインダクタンスを有するコイルとして
機能することになる。 ［００２０］ また、第２の導体は、その第２の導電性エレメントカミ
前記絶縁体の層間に一の層間から他の層間にかけて連続
して周回するよう設けられている。 ［００２１］ 本発明の特徴的なことは、前記第１の導電性エメントを
、前記第２の導電性エレメントと絶縁層を介して相対向
するように設け、両者の間にキャパシタンスを形成する
ことにある。 ［００２２］ このとき、第２の導体は、第１の導体との間で、キャパ
シタンスを分布定数的に形成するものと推測される。従
って、本発明の積層型ＬＣ素子は、分布定数タイプのＬ
Ｃフィルタとして機能し、従来の集中定数タイプのＬＣ
フィルタに比べ比較的広い帯域にわたり良好な減衰特性
を得ることができ、各種ノイズをリンギング等を伴うこ
となく除去することができる。特に、本発明の積層型Ｌ
Ｃ素子は、分布定数回路のし成分、Ｃ成分が有効に機能
し、各種ノイズを有効に除去することができる。 ［００２３］ さらに、本発明の積層型ＬＣ素子は、第２の導体にアー
ス端子を設け、第１の導体の両端に入出力端子を設ける
ことによりノーマルモード型のＬＣノイズフィルタとし
て用いることができる。 ［００２４］ さらに、本発明の積層型ＬＣ素子は、前記第１および第
２の導体の両端に入出力端子を設けることにより、コモ
ンモード型のＬＣノイズフィルタとして用いることもで
きる。 ［００２５］

【実施例】

次に、発明の好適な実施例を図面に基づき詳細に説明す
る。 ［００２６］ 第１実施例 図１〜図３には、本発明の好適な一例が示されている。 ［００２７］ 実施例のＬＣ素子は、複数の絶縁板３２−１．３２−２
・・・３２−４を積層して形成された積層体３０と、前
記絶縁板３２の層間３６−２．３６−３．３６−４に設
けられ所定ターン数のコイルを形成する第１の導体４０
と、前記絶縁板３２の層間３６−１．３６−２．３６−
３に、絶縁板３２を介して前記第１の導体４０と相対向
するよう設けられた第２の導体５０とを有する。 ［００２８］ 前記各絶縁板３２は、必要に応じて各種絶縁材料を用い
て形成すればよい。この絶縁材料としては例えばセラミ
ックス、プラスチックおよび各種合成樹脂等が考えられ
るが、実施例ではセラミックスを用いて形成されている
。 ［００２９］ 実施例の積層体３０では、前記第１の導体４０および第
２の導体５０の短絡を防止するため、各絶縁板３０を層
間絶縁シート３４−１．３４−２．３４−３を介して積
層している。 ［００３０］ そして、最上層の絶縁板３２−１および最下層の絶縁シ
ー）３４−３の表面には、第１の導体４０の端子４２ａ
、４２ｂと、第２の導体５０の端子５２ａ、５２ｂが被
覆形成されている。 ［００３１］ また、前記第１の導体４０および第２の導体５０は、前
記絶縁板３２の層間３６−１．３６−２・・・３６−４
に、一の層間から他の層間にかけて連続して周回する複
数の第１の導電性エレメント４４−１．４４−２．４４
−３および第２の導電性エレメント５４−１．５４−２
．５４−３から構成されている。 ［００３２］ ここにおいて特徴的なことは、前記第１および第２の導
電性エレメント４４゜５４が、絶縁板３２を介して相対
向し、両者の間にキャパシタンスをほぼ連続的に形成す
ることにある。 ［００３３］ これにより、第１および第２の導体４０．５０は、それ
ぞれ所定ターン数のコイルとして機能すると共に、これ
ら第１および第２の導体４０．５０の間には絶縁板３２
を介しキャパシタンスＣがほぼ連続的に形成され、しか
もこのキャパシタンスＣは第１および第２の導体４０．
５０の間に分布定数的に形成されるものと推定される。 ［００３４］ ここにおいて、実施例の第１．第２の導電性ニレメン）
４４．５４は、例えば印刷、蒸着、メッキ等の手法を用
いて絶縁板３２の両面に互いに相対向するよう被覆形成
されている。また接続用の導電パターン４６．５６も、
絶縁板３２上に被覆形成されている。 ［００３５］ そして、絶縁板３２−１の表面に形成された端子５２ａ
は、スルーホール３３を介して絶縁板３２−２上に設け
られた第２の導電性エレメント５４−１に接続される。 同様に最下層の絶縁シー）３４−３上に被覆形成された
端子５２ｂも、絶縁シート３４−３．絶縁板３４−４に
設けられたスルーホール３５．３３を介して第２の導電
性エレメント５４−３に接続されている。 ［００３６］ 同様に、絶縁板３２−１の表面に設けられた一方の入力
端子４２−ｂは、各絶縁板３２−１．３２−２に設けら
れたスルーホール３３および導電パターン４６を介して
、絶縁板３２−２の裏面側に設けられた第１の導電性エ
レメント４４−１の端部に接続されている。同様に最下
層の層間絶縁シー）３４−３上に設けられた他方の入出
力端子４２ａは、スルーホール３５を介し、絶縁板３２
−４上に被覆形成された第１の導電性エレメント４４−
３に接続されている。 ［００３７］ また、各絶縁板３２−２．３２−３．３２−４上に被覆
形成された第１の導電性エレメント４４および第２の導
電性エレメント５４は、これら各絶縁板３２上に形成さ
れたスルーホール３３．導電パターン４６．５６および
層間絶縁シート３４上に設けられたスルーホール３５を
介して、一つの層間３６から他の層間３６にかけて周回
するよう電気的に接続されている。 ［００３８］ これにより、実施例の積層型ＬＣ素子において、前記第
１の導体４０は、その両端が端子４２ａ、４２ｂに接続
され、所定のインダクタンスＬ１を持ったコイルとして
機能することになる。同様に、前記第２の導体５０は、
その両端が端子５２ａ、５２ｂに接続され、所定のイン
ダクタンスＬ２を持ったコイルとして機能することにな
る。 ［００３９］ しかも、前述したように、これら第１．第２の導体４０
．５０の間には、キャパシタンスＣがほぼ連続的にしか
も分布定数的に形成されるものと推定される。 ［００４０１ 従って、本発明の積層型ＬＣ素子は、従来の集中定数型
ＬＣ素子にはない優れた特性を発揮することができ、こ
の積層型ＬＣ素子を、ＬＣノイズフィルタとして用いる
ことにより、広帯域にわたって優れた減衰特性を発揮す
ることができる［００４１］ これに加えて、本発明によれば、第１および第２の導体
４０．５０が、絶縁板３２を介して相対向している。従
って、従来の積層型ＬＣ素子に比べ、十分大きなキャパ
シタンスＣを得ることができ、この面からも従来の積層
型ＬＣ素子に比べ、良好な減衰特性をもったＬＣノイズ
フィルタとして使用可能であることが理解されよう。 ［００４２］ また、本実施例の導電性ニレメン）４４．５４は、例え
ば図４に示すように立体的に配置されている。このとき
、例えば第１の導電性ニレメン）４４−１を例にとると
、この導電性エレメント４４−１は、絶縁板３２−２を
介して第２の導電性エレメント５４−１と対向してキャ
パシタンスを形成するばかりでなく、その下方に位置す
る第２の導電性エレメント５４−３との間でもキャパシ
タンスを形成している。このように各導電性エレメント
４４は、その上下両側に位置する第２の導電性エレメン
ト５４との間でキャパシタンスを形成することになるた
め両者の間には限られた空間内にて十分大きなキャパシ
タンスＣを得ることがで［００４３］ また、このＬＣ素子のキャパシタンスＣをより大きくす
るには、図５に示すよう絶縁板３２の表面にエツジング
等により凹凸を設けることが好ましい。このように形成
された絶縁板３２の表面に導電性エレメント４４．５２
を被覆することにより、両溝電性エレメント４４．５４
は広い面積で相対向することになる。これにより、同じ
大きさのＬＣ素子でも、さらに大きなキャパシタンスＣ
を得ることが可能となる。 ［００４４］ 以上説明したように、本発明によれば、キャパシタンス
Ｃが分布定数的に形成されたＬＣ素子を得ることができ
、しかも素子自体を大型化することなく、そのキャパシ
タンスＣを必要に応じて大きな値に設定することができ
、従来の積層型ＬＣ素子にはない優れた特性を発揮する
ことが可能となる。 ［００４５］ 特に、本発明をノイズフィルタに適用した場合には、広
帯域にわたって優れた減衰特性を発揮し、従来の集中定
数型ＬＣ素子に比べ優れたノイズ除去効果を得ることが
できる。 ［００４６］ また、本実施例の積層型ＬＣ素子は、ノーマルモード型
ＬＣノイズフィルタとしてもコモンモード型ＬＣノイズ
フィルタとしても用いることができる。 ［００４７］ すなわち、本実施例の積層型ＬＣ素子は、図３（ａ）に
示すよう端子５２ａ。 ５２ｂのどちらかを接地することにより、ＬおよびＣが
分布定数的に形成されたノーマルモード型ＬＣノイズフ
ィルタとして用いることができる。 ［００４８］ また、図３（ｂ）に示すよう、前記第２の導体５０の両
端に接続された端子５２ａ、５２ｂを接地せず、入出力
端子として用いることにより実施例の積層５ＬＣ素子は
、両溝電体の間に分布定数的にキャパシタンスが形成さ
れた４端子コモンモード型ＬＣノイズフイルタとしても
用いることができる。 ［００４９］ 図２には、本実施例の積層型ＬＣ素子を３端子ノーマル
モード型ノイズフイルタとして形成した場合の一例が示
されている。 ［００５０］ この場合には、図１に示す絶縁板３２および層間絶縁シ
ート３４を積層固定して積層体３０を形成する。その後
、この積層体３０の表面および裏面側に形成された入力
端子４２ａ、４２ａを接続し１つの端子として機能する
よう導電材を被覆形成する。同様に、入出力端子４２ｂ
、４２ｂも１つの端子として機能するよう導電材を被覆
形成する。さらに同様にして端子５２ａ、５２ｂも導電
材で被覆する（本実施例では、第２の導体５０の１端側
のみを接地するよう、第２の導体５０の端部と一方の端
子５２ｂとを絶縁する。このためには、図１に示す絶縁
板３２−４、絶縁シー）３４−３のスルーホール３３．
３５の少なくとも１方を取り除く）。 ［００５１３ これにより、積層体３０の外周面に２個の入出力端子４
２ａ、４２ｂと、１個のアース端子５２とが設けられた
３端子型のノイズフィルタとして形成される。 しかもこのノイズフィルタは、ＳＭＤタイプ（サーフェ
ス・マウント・デイバイス）の素子として形成されるた
め、その取扱が極めて容易なものとなる。 ［００５２］ また、前記第１実施例では、回路各部の接続にスルーホ
ール３３．３５を用いた場合を例にとり説明した。しか
し、本発明はこれに限らず、例えば図６に示すよう、ス
ルーホール３３．３５の代わりに導電キャップ３３ａ、
３５ａを用いてもよく、また導電性のメッキ、導電パタ
ーンの印刷や塗付等により形成された導電パターンを用
いてもよい。またスルーホール３３，３５、導電キャッ
プ３３ａ３５ａ、メッキ等の導電パターンなどを任意に
組み合わせて用いてもよい。 ［００５３］ なお、前記導電キャップ３３ａ、３５ａを用いる場合に
は、絶縁板３２および層間絶縁シート３４のこれら導電
キャップ３３ａ、３５ａが嵌め込まれる箇所に導電パタ
ーン４６．５６を被覆形成しておき、その接触抵抗を小
さくすることが好ましい。 ［００５４］ また、前記実施例では、図２に示すよう積層体３０の外
周面全域にわたって端子４２ａ、４２ｂ、５２を被覆形
成した場合を例にとり説明したが、この端子パターンは
必要に応じて任意に形成することができる。例えば、図
７に示すよう積層体３０の片側端面に端子４２ａ、４２
ｂ、５２を被覆形成してもよい。また図８に示すように
積層体の片側端部に入出力端子４２ａ、４２ｂを被覆形
成し、他端側にアース用の端子５２を被覆形成してもよ
い。 ［００５５］ また、前記実施例では、本発明の積層型ＬＣ素子をＳＭ
Ｄタイプの素子として形成した場合を例にとり説明した
力ξ本発明はこれに限らず、例えば図９に示すよう、前
記各端子４２ａ、４２ｂ、５２をピン構造としたディス
クリートタイプの素子として形成することもできる。な
お、同図（ａ）〜（ｄ）には、ピン構造端子４２ａ、４
２ｂ、５２の取付は手順の一例が示されている。 ［００５６］ また、前記図１に示す実施例では、絶縁板３２の両面に
第１および第２の導電性ニレメン）４４．５４を被覆形
成したため、各絶縁板３２の層間３６−２．３６−３・
・・に層間絶縁シート３４を介在させる必要があった。 しかし、各絶縁板３２の片面にのみこれら第１および第
２の導電性エレメント４４．５４を設けることにより、
前記層間絶縁シート３４を用いることなく、積層体３０
を形成することもできる。 ［００５７］ 例えば、図１０に示すよう、絶縁板３２−２．３２−４
．３２−６上に第」の導電性エレメント４４−１．４４
−２．４４−３を被覆形成し、絶縁板３２−３３２−５
の表面に第２の導電性ニレメン）５４−１．５４−２を
被覆形成する［００５８］ このようにすることにより、各導電性エレメント４４．
５４は互いに絶縁板３２を介して完全に絶縁されている
ため、両者の間に絶縁シート等を介在させることなく、
積層体３０を形成することができる。 ［００５９］ 特に、この場合には、第１の導電性エレメント４４のパ
ターンを同一形状としさらに第２の導電性エレメント５
４−１．５４−２を同一形状とすることができる。この
ため、同じ形状の導電性ニレメン）４４．５４が被覆形
成された絶縁板３２を多数枚用意しておき、各絶縁板３
２の方向を変えて積層することでＬＣ素子を形成するこ
とができる。これにより、部品の共通化を高め、コスト
ダウンを図ることが可能となる。 ［００６０］ また、図１０に示す実施例では、１枚の絶縁板３２の表
面に、第１の導電性エレメント４４または第２の導電性
エレメント５４の一方を被覆形成した場合を例にとり説
明したが、例えば図１１に示すよう同一の絶縁板３２上
に、第１および第２の導電性エレメント４４．５４の双
方を被覆形成するようにしてもよい。 ［００６１］ この場合には、これら絶縁板３２−１．３２−２・・・
３２−５を積層固定し、図１２に示す積層体３０を形成
すればよい。これにより、例えば第２の導電性ニレメン
）５４−１は、絶縁板３２−２．絶縁板３２−３を介し
第１の導電性エレメント４４−１．４４−３と相対向し
、両者の間でキャパシタンスを形成することになる。 ［００６２］ このように形成することにより、前記図１０に示す実施
例の場合と同様、層間絶縁シート３４が不要となる。し
かも、同一パターンの導電性エレメント４４゜５４が被
覆形成された積層体３２を用いることができるため、部
品の共通化を高め、そのコストダウンを図ることもでき
る。 ［００６３］ また、本発明の導電パターンは、前記図１、図１０、図
１１に示すものに限定されず、例えば積層体３０内にお
ける前記第１および第２の導体４０．５０のインダクタ
ンスやキャパシタンスを増やす場合には、図１３に示す
よう、各積層体３２−１．３２−２．３２−３．３２−
４の片面側に第１の導電性エレメント４４を被覆形成し
、これら各第１の導電性エレメント４４が絶縁板３２に
穿設されたスルーホール（図示せず）を介し、一の層間
から他の層間へ向は連続して周回するよう電気的に接続
する。 ［００６４］ これと同時に、各絶縁板３２−１．３２−２．３２−３
．３２−４の裏面側に前記第１の導電性エレメント４４
と相対向する第２の導電性エレメント（図示せず）を被
覆形成し、この第２の導電性エレメント５４を同様にし
てスルーホール（図示せず）を介し一の層間から他の層
間にかけて連続して周回するよう電気的に接続する。 ［００６５］ これにより、積層体３０内に被覆形成された第１および
第２の導体４０．５０のターン数が増え、大きなインダ
クタンスしおよびキャパシタンスＣを持った積層型ＬＣ
素子を得ることができる。 ［００６６］ このとき、これら第１および第２の導体４０．５０のパ
ターンは任意に設定でき、例えば図１３に示すパターン
に代え、例えば図１４１図１５に示すようなパターンを
採用することもできる。 ［００６７］ なお、前記第１３〜１５図において、各導電性エレメン
トは、その端部に付した番号順に電気的に接続される。 ［００６８］ また、本実施例のように、絶縁板３２としてセラミック
スを用いる場合には、グリーンシート焼成することによ
り絶縁板３２を形成することができる。すなわち、誘電
体原料、焼結補助剤、バインダー等を含んだ未焼成の可
撓性の高い薄板（これをグリーンシートという）を作成
する。このグリーンシートを、絶縁板３２用のものと、
絶縁シート３４用のものとの２種類用意する。そして、
このグリーンシートに、例えば図１に示すような各導電
パターンを印刷し、さらに必要箇所にスルーホール等を
形成する。そして、これを図１の積層順序にしたがって
順次積み重ね、さらに絶縁と補強のために、内部電極を
印刷していないシートを両件側に複数積み重ねる。この
積層シートを一定温度、湿度、圧力の下で一体成形し、
モノシリツクになったものを切断し、生チップとする。 さらに、この生チップを、所定温度で焼成し、さらに焼
成後のチップの端子が露出している外面に、図２に示す
よう導電パターンを塗布し、高温で焼き付ける。このよ
うにして、積層セラミックスチップコンデンサの製造手
法を用いて、本実施例の積層型ＬＣ素子を形成すること
ができる。 ［００６９］ 策Ａ実施例 次に本発明の積層型ＬＣ素子の好適な第２実施例を説明
する。 ［００７０］ 前記実施例の積層型ＬＣ素子は、絶縁板を絶縁層として
用いたが、本実施例では、絶縁薄膜または絶縁厚膜を絶
縁層として用いたことを特徴とする。 ［００７１］ これにより、膜形成技術を用いて積層型ＬＣ素子を形成
することが可能となる［００７２］ 図１６には、薄膜形成技術を用いた、この積層型ＬＣ素
子の製造工程の好適な一例が示されている。 ［００７３］ 実施例のＬＣ素子は、まず図１６（ａ）に示すよう、絶
縁性基板１００の裏面側から側面にかけて補助端子部４
２ａ′　を被覆形成すると共に、基板１００の表面には
、前記補助端子部４２ａ′から連続する第１の導電性ニ
レメン）４４−１をほぼＬ字状に被覆形成する。 ［００７４］ 次に、図１６（ｂ）に示すよう、絶縁性基板１００の表
面に、第１の導電性工レメント４４の端部が露出するよ
う絶縁薄膜２００−１を被覆形成する。 ［００７５］ 次に、図１６（ｃ）に示すよう、第１の導電性ニレメン
）４４−１と電気的に接続された第１の導電性ニレメン
）４４−２を被覆形成する。これと同時に、絶縁性基板
１００の裏面側から側面にかけて補助端子部５２ａ　　
を被覆形成すると共に、前記絶縁薄膜２００−１上に、
前記補助端子部５２ａ　　から連続し、しかも絶縁薄膜
２００−１を介し第１の導電性ニレメン）４４−１と相
対向する第２の導電性ニレメン）５４−１を略コ字状に
被覆形成する。 ［００７６］ 次に、図１６（ｄ）に示すよう、各導電性ニレメン）４
４−２．５４−１の端部が露出するよう絶縁薄膜２００
−２を被覆形成する。次に図１６（ｅ）に示すよう、こ
の絶縁薄膜２００−２上に、前記導電性ニレメン）５４
−１．　４４−２と絶縁薄膜２００−２を介して相対向
するよう、第１の導電性エレメント４４−３、第２の導
電性エメン）５４−２を被覆形成する。 ［００７７］ このような薄膜形成工程と、エレメント形成工程とを、
図１．６（ｆ）〜（１）に示すよう繰返して行い積層体
３０を形成する。 ［００７８］ このとき、図１６（ｉ）の工程において、基板１００の
側面および裏面にかけて、第１の導電性ニレメン）４４
−５から連続する補助端子部４２ｂ′　を被覆形成する
。 ［００７９］ そして、図１６（ｍ）に示す最終工程において、この積
層体３ｏの片側端部に前記補助端子部４２ａ　　、４２
ｂ’　、５２ａ　　と電気的に接続された端子４２ａ、
４２ｂ、５２を被覆形成する。 ［００８０］ これにより、本実施例によれば、前記図３に示すような
ＬおよびＣからなる分布定数型の等何回路をもった３端
子型ＬＣ素子を得ることができる。従って、本実施例の
ＬＣ素子を、例えばノイズフィルタとして用いることに
より、広帯域にわたり良好な減衰時性を発揮することが
できる。 ［００８月 また、本実施例では第２の導体５０の一端側にのみ端子
５２ａを設け、これをアース端子として用いる場合を例
にとり説明したが、本発明はこれに限らず、第２の導体
５０の両端に端子を設け、４端子型のＬＣ素子として形
成してもよい。 この場合には、第１および第２の導体４０．５０の各端
子をそれぞれ入出力端子として用い、各導電体間に分布
定数的に形成されたキャパシタンスをもつコモンモード
型のＬＣノイズフィルタとして用いることができる。 ［００８２］ また、前記第１および第２の導体４０．５０のパターン
および絶縁薄膜２００のパターンはこれに限らず、例え
ば図１７に示すようなパターンとして形成することもで
きる。なお、同図（ａ）〜（ｍ）は、この場合における
ＬＣ素子の製造工程を順に示している。 ［００８３］ なお、本実施例の積層型ＬＣ素子は、各種薄膜成形技術
、例えば蒸着法、スパッタ法、イオンブレーティング法
、気相成長法等を用いて容易に形成することができる。 ［００８４］ 例えば、本実施例の積層型ＬＣ素子をスパッタ法を用い
て形成する場合には、ゲートで仕切られた複数の真空チ
ャンバーを用意し、各真空チャンバー内にアルゴンガス
を封入しておく。そして、各真空チャンバー内に絶縁薄
膜２００や、導電性エレメント４４．５４の材料に対応
した母材を用いて形成されたターゲットを設ける。そし
て、前記各チャンバー内において各ターゲットは、基板
１００と対向するように位置させる。ターゲットと基板
１００の間には、パターンを特定するマスクが設けられ
ている。 ［００８５］ 前記ターゲットには、マイナス電極を介して負の直流電
圧が印加され、また基板１００には、接地電極が接続さ
れている。そして、高周波電圧を、前記マイナス電極と
接地電極との間に印加することにより、ターゲットは正
イオン化されたガスの衝撃を受けてその原子または分子
を放出し、これが基板１００へ向けてスパッタされ薄膜
状に付着する。このときのスパッタパターンは、マスク
パターンにより定められる。 ［００８６］ 従って、基板１００上に絶縁薄膜２００を被覆形成する
薄膜成形工程に対応した真空チャンバーと、導電性ニレ
メン）４４．５４を被覆形成するエレメント形成工程用
のチャンバーとを設けておき、薄膜形成工程と、エレメ
ント形成工程とを交互に繰返して行うことにより、実施
例の積層型ＬＣ素子を簡単に形成することができる。 ［００８７］ なお、このような薄膜成形技術に形成された本発明の積
層型ＬＣ素子は、前記第１実施例のものに比べてより小
型でかつ軽量なものとすることができる。 ［００８８］ 茅主実施信 図１８および図１９には、本発明の好適な第３実施例が
示されている。 ［００８９］ 本実施例の特徴は、絶縁薄膜２００の層間に、前記各実
施例と同様に第１および第２の導体４０．５０を被覆形
成すると共に、前記第２の導体５０と絶縁薄膜２００を
介し相対向する第３の導体６０を被覆形成したことにあ
る。 ［００９０］ これにより、図１９に示すよう、前記第１および第３の
導体４０．５０は、所定のインダクタンスＬｌ、Ｌ３を
有するコイルとして機能する。さらに、第１および第２
の導体４０．５０の間には、キャパシタンスＣ１が分布
定数的に形成され、第２および第３の導体５０．６０の
間にはキャパシタンスＣ３が分布定数的に形成されるこ
とになる。 ［００９１］ 従って、第２の導体５０の端子５２ａを接地し、第１お
よび第３の導体４０゜６０の端子４２ａ、４２ｂ、６２
ａ、６２ｂを入出力端子として用いることにより、コモ
ンモード型のＬＣノイズフィルタとして用いることがで
きる。 ［００９２］ 図１８には、このようなコモンモード型ＬＣノイズフィ
ルタの製造工程の一例が順をおって示されている。 ［００９３］ まず図１８（ａ）に示すよう、基板１００の裏面側から
側面にかけて補助端子部４２ａ　　、６２ａ　　を被覆
形成すると共に、この基板１００の表面に第１の導電性
エレメント４４−１、第３の導電性エレメント６４−１
を被覆形成する。 ［００９４］ 次に、図１８（ｂ）に示すよう、第１および第２の導電
性ニレメン）４４−１６４−１の端部を露出するように
して、基板１００の表面に絶縁薄膜２０〇−１を被覆形
成する。 ［００９５］ 次に、図１８（ｃ）に示すよう、基板１００の裏面側か
ら側面にかけて補助端子部５２ａ　　を被覆形成し、さ
らに、この補助端子５２ａ　　と連続するよう基板１０
０の表面に前記第２の導電性ニレメン）５４−１を被覆
形成する。この第２の導電性ニレメン）５４−１は、絶
縁薄膜２００−１を介し第１の導電性エレメント４４−
１と相対向させる。 ［００９６］ 次に、図１８（ｄ）に示すよう、各導電性エレメント４
４−１．５４−１．６４−１の端部を露出するよう、基
板１００の表面に絶縁薄膜２００−２を被覆形成し、そ
の上から図１８（ｅ）に示すよう、第１．第２および第
３の導電性ニレメン）４４−２．５４−２．６４−２を
被覆形成する。このとき、第２の導電性ニレメン）５４
−２は、絶縁薄膜２００−２，２００−２を介し第１の
導電性エレメント４４−１相対向するよう被覆形成され
、第３の導電性エレメント６４−２は、絶縁薄膜２００
−２を介し第２の導電性ニレメン）５４−１と相対向す
るよう被覆形成される。 ［００９７］ 次に、図１８（ｆ）に示すよう、各導電性エレメント４
４−２．５４−２．６４−２の端部が露出するよう、絶
縁薄膜２００−３を被覆形成し、その上から図１８（ｇ
）に示すよう各導電性エレメント４４−３．５４−３．
６４−３を被覆形成する。このとき、第１の導電性ニレ
メン）４４−３は、絶縁薄膜２００−３を介し第３の導
電性ニレメン）６４−２と対向するように形成され、第
２の導電性エレメント５４−３は、絶縁薄膜２００−３
を介し第１の導電性エレメント４４−２と相対向するよ
う被覆形成され、第３の導電性ニレメン）６４−３は、
絶縁薄膜２００−３を介し第２の導電性ニレメン）５４
−２と相対向するよう被覆形成される。 ［００９８］ そして、図１８（ｆ）に示すよう、各導電性エレメント
４４−３．５４−３゜６４−３の端部が露出するよう、
基板１００上に絶縁薄膜２００−４を被覆形成する。 ［００９９］ このような薄膜形成工程と、エレメント形成工程とを、
図１８（ｉ）〜（０）に示すよう繰返し行い、最後に図
１８（ｐ）に示すよう導電性エレメント６４の上面全域
を覆うよう絶縁薄膜２００−８を被覆形成する。 ［０１００］ なお、同図（ｋ）、　　（０）の各工程では、基板１０
０の側面から裏面にかけて導電性ニレメン）４４−７．
６４−７の端部と接続された端子補助部４２ｂ′６２ｂ
′が被覆形成される。 ［０１０１］ そして、図１８（ｐ）に示す工程において、基板１００
の端子補助部４２ａ４２ｂ’　、５２ａ　　、５２ｂ’
　、６２ａ’　　　６２ｂ’　が被覆された箇所に、導
電キャップが嵌合固定される。これにより、図１８（ｑ
）に示すよう、第１の導体４０（７）端子４２ａ、４２
ｂ、第２の導体５０の端子５２ａ、第３の導体６０の端
子６２ａ、６２ｂが形成されることになる。また、導電
キャップのかわりに、所定の導電パターンを、例えばメ
ッキ、印刷・焼成等により形成してもよく、また、これ
らの導電キャップとを組合せて用いてもよい。 ［０１０２］ 従って、図１９に示すよう、前記第２の導体５０の端子
５２ａを接地し、第」および第３の導体４０．６０（７
）端子４２ａ、４２ｂ、６２ａ、６２ｂを入出力端子と
して用いることにより、各導体４０．５０および６０の
間にキャパシタンスＣが分布定数的に形成されたコモン
モード型ＬＣフィルタとして用いることができる。 ［０１０３］ なお、基板１００上に被覆形成される絶縁薄膜２００お
よび各導電性ニレメン）４４．５４のパターンは、必要
に応じて任意に設定することができる。 ［０１０４］ また、本実施例では、図１９に示すタイプのＬＣフィル
タを、薄膜成形技術を用いて形成したものを例にとり説
明したが、本発明はこれに限らず、前屈第１実施例に示
すよう絶縁薄膜２００のかわりに絶縁板３０を用いて形
成することも可能である。 ［０１０５］ なお、本実施例では、図１９に示す５端子型のＬＣ素子
を例にとり説明したが例えば電流容量を大きく取りたい
場合には、第１および第３の導体４０．６０をパラレル
に接続して用いることができる。また、例えば、第１お
よび第３の導体４０．６０をシリーズに接続することに
より、キャパシタンスに比ベインダクタンスの大きなＬ
Ｃ素子としても用いることができる。 ［０１０６］ 莱±実施伝 前記各実施例では、第１．第２および第３の各導体４０
，５０．６０の各導電性エレメント４４，５４．６４が
、同一径でコイル状に周回するよう構成されているが、
本発明はこれに限らず、必要に応じコイル径を変化させ
、ＬＣ素子を形成することもできる。 ［０１０７］ 図２０にはこのように形成されたＬＣ素子の一例が示さ
れ、実施例のＬＣ素子は、第１および第２の導体４０．
５０を、絶縁薄膜２００−１，２００−２，２００−３
・・・２００−６の層間に互いに絶縁薄膜２００を介し
相対向するよう被覆し、３端子ノーマルモード型ＬＣフ
イルタとして形成したものである。 ［０１０８］ 本実施例において、第１および第２の導体４０．５０は
、その導電性エレメント４４および５４力飄コイル径を
しだいに小さくしながら１つの絶縁層間から次の絶縁層
間にかけて連続して周回している。 ［０１０９］ これにより、実施例のＬＣ素子は、その共振特性を前記
各実施例とは異なるものとすることができる。しかも、
その減衰特性は、前記各実施例とはその減衰パターンが
若干具なるが広帯域にわたって優れたものとなる。 ［０１１０１ また、実施例とは逆に、コイル径がしだいに大きくなる
よう第１および第２の導体４０．５０を形成することに
より、各導体のインダクタンスＬが次第に大きくなる。 これにより、リンギングを効果的に抑制しながらノイズ
を除去できるノイズフィルタとして用いることができる
。

【０１１月 なお、本実施例では、第１．第２の導体４０．５０およ
び絶縁薄膜２００を、薄膜成形技術を用いて形成した場
合を例にとり説明したが、本発明はこれに限らず、前記
第１実施例に示すよう絶縁薄膜２００のかわりに絶縁板
３２を用いた場合にも適用することができる。 ［０１１２］ また、本実施例では第１．第２の導体４０．５０を用い
てＬＣ素子を構成したが、必要に応じ第１．第２および
第３の導体４０，５０．６０を用いて構成されたＬＣ素
子に対しても適用可能であることは言うまでもない。 ［０１１３］ また、本実施例では、第１．第２の導体４０．５０のコ
イル径を変化させ、ＬＣ素子の共振点をずらす場合を例
にとり説明した力ξ本発明はこれに限らず、必要に応じ
、例えば第１および第２の導電性ニレメン）４４．５４
の対向幅（面積）を変化させることによっても、その共
振点をずらすこともできる。 ［０１１４］ 莱】実施例 図２４には、本発明の好適な第５実施例が示されている
。なお、前記各実施例と対応する部材には同一符号を付
しその説明は省略する。 ［０１１５］ 本実施例のＬＣ素子は、図２４（ａ）に示すようノーマ
ルモード型ＬＣノイズフィルタとして形成されている。 ［０１１６］ 本実施例の特徴は、キャパシタ導体として機能する第２
の導体５０を複数に分割し、各分割区間を接地し分割接
地導体５０−１．５０−２．５０−３を形成したことに
ある。これら各分割接地導体５０−１．５０−２．５０
−３は、その−端側が接地端子５２ａと接続されている
。 ［０１１７］ このようにして形成されるＬＣノイズフィルタは、前記
各分割接地導体５０１．５０−２．５０−３の自己イン
ダクタンスＬが小さいため、第１の導体４０との間で分
布定数的に形成されるキャパシタンスをそのままＬＣフ
ィルタのキャパシタンスとして用いることができる。 ［０１１８］ 本発明者は、さらに検討を進めたところ、前記接地導体
５０−１．５０−２゜５０−３を、インダクタとして機
能する第１の導体５０のどの位置に対向させるかがノイ
ズフィルタの減衰特性に大きな影響を与えることを見出
しな。そして、実施例のように、両端に位置する分割接
地導体５０−１．５０−３を第１の導体４０の入出力端
子と電気回路的に近い位置に配置することにより、優れ
た減衰特性が得られることを確認した。 ［０１１９］ また、各分割接地導体５０−１．５０−２．５０−３の
接地位置をどのように設定するかについて検討した。こ
の結果、一方の入出力端子４２ａと電気回路的に近い箇
所に位置する分割接地導体５０−１は、この入出力端子
４２ａと電気回路的に近い位置で接地することが好まし
く、また他の分割接地導体５０−２．５０−３は、それ
ぞれ他方の入出力端子４６ｂと電気回路的に近い位置で
接地することが好ましいことを確認した。 ［０１２０） このようにすることにより、本実施例のＬＣノイズフィ
ルタは、良好な減衰特性をもったノーマルモード型のフ
ィルタとし機能することになる。 ［０１２１］ また、図２４（ｂ）に示すよう、第１および第３の導体
４０．６０がインダクタ導体として機能し、第２の導体
５０がキャパシタ導体として機能するＬＣ素子にあって
は、この第２の導体５０を、同様にして分割接地するこ
とにより、良好な減衰特性をもったフィルタとして機能
することになる。 ［０１２２］ 土の他Ω実施例 なお、本発明は上記実施例に限定されるものではなく、
本発明の要旨の範囲内で種々の変形実施が可能である。 ［０１２３］ 例えば、前記各実施例では、第１．第２．第３の導体４
０，５０．６０を、例えば絶縁板３０．基板１００上に
被覆形成したり、また絶縁薄膜２００上に被覆形成した
場合を例にとり説明したが、本発明はこれに限らず、例
えば導電板を前記各第１．第２．第３の導電性エメン）
４４，５４．６４の形状に打抜き形成しこれを既に焼結
した絶縁板３０や、基板１００．絶縁薄膜２００上に取
付は固定してもよい。 ［０１２４］ 次に、絶縁板３０として、チタン酸バリウム（ＢａＴｉ
Ｏ３）を用い、しかもこの絶縁板３０に導電性エレメン
トを構成するよう打ち抜き形成された銅板を取付け、積
層するプロセスを簡単に説明する。 ［０１２５］ この場合には、まず方形薄板状のチタン酸バリウムを、
空気雰囲気中において１２５０℃〜１３５０℃の温度で
、約２時間焼成し絶縁板３０を形成する。 ［０１２６］ 次に、この絶縁板３０と、所定の導電パターンに打ち抜
き形成された銅板とを例えば図１０に示すように積層し
、この積層体を、その両側から所定の圧力で挾み込む。 そして、この積層体を、所定の中性雰囲気（還元雰囲気
）中において銅の融点温度以下で、かつ１１００℃以下
の温度で焼成する。 ［０１２７］ これにおいて、前記中性雰囲気としては、窒素に２〜１
１００ｐｐの酸素をドーピングした雰囲気を設定するこ
とが好ましい。また、前記１１００℃以下の温度に設定
する理由は、１１００℃以上の温度でチタン酸バリウム
を焼成すると、反応によりこのチタン酸バリウムが半導
体となってしまうからである。実施例では９５０〜１０
００℃の温度で前記積層体を所定時間焼成する。 ［０１２８］ このとき、チタン酸バリウムにより形成された絶縁板３
０と、銅板との間には例えばパイロクロア等の低融点化
合物が形成され、これにより銅板と絶縁板３０とが良好
に接着されることになる。 ［０１２９］ このときの反応は、前記中性雰囲気中にドーピングする
酸素量が多くなるほど良くなるが、酸素のドーピング量
を多くすると、端子として機能する銅板表面も酸化され
、半田の乗りが悪くなる。このため、酸素のドーピング
量が多い中性雰囲気中で焼成されたＬＣ素子は、次に所
定の還元雰囲気中においてさらにもう一度焼成してやる
ことが好ましい。 ［０１３０１ このようにすることにより、絶縁板３０としてチタン酸
バリウムを用い、しかも導電性エレメント４４，５４．
６４として銅板を打ち抜き形成したものを用いた場合で
も、積層型ＬＣ素子を良好に形成することができる。 ［０１３１］ なお、チタン酸バリウムの代りに熱可塑性プラスチック
を用いることもできるが、この場合にはチタン酸バリウ
ムに比べ経年変化が大きく、耐久性に劣るものと推定さ
れる。 ［０１３２］ また、前記各実施例では、絶縁薄膜２００を、薄膜成形
技術により形成する場合を例にとり説明したが、本発明
はこれに限らず、必要に応じこれ以外の手法、例えば絶
縁シート等を用いて形成することもできる。 ［０１３３］ また、前記各実施例では第１．第２および第３の導体４
０，５０．６０のインダクタンスを大きくする場合には
、例えば絶縁層（絶縁板３０や絶縁薄膜２００）の積層
数を大きくとることにより、これら各導体４０，５０．
６０のターン数を大きく設定したり、また図１４９図１
５に示すようなパターンを採用するこ場合を例にとり説
明した。しかし、本発明はこれに限らず、これ以外にも
、例えば各導電性ニレメン）４４，５４．６４を、例え
ばＦｅ等の通電磁性体を用いて形成したり、またこれら
各導電性エレメント４４，５４．６４上に磁性体を接着
または粉体塗装してもよい。また、絶縁板３２．絶縁薄
膜２００内に磁性体を混合させる等の手法を用いること
により、そのインクダンスＬを増加させることもできる
。 ［０１３４］ また、これ以外にも、例えば図７９図８に示すよう、積
層体３０の中央に磁芯挿通孔７０を設け、この積層体３
０の表面を磁性材料で粉体塗装しあるいは磁性容器内に
収納することにより、挿通孔７０を介し積層体３０の周
囲を通る開磁路または閉磁路を形成してもよい。 ［０１３５］ また、必要に応じ、前記第１．第２および第３の導体４
０，５０．６０の長さを異なる値に設定し、例えば第１
の導体４０を第２の導体５０より長く形成し、そのイン
ダクタンスＬを大きく設定することも可能である。 ［０１３６］ また、前記各実施例において、第１．第２および第３の
導体４０，５０．６０間に分布定数的に形成されるキャ
パシタンスの値を大きくとる場合には、各導電性ニレメ
ン）４４，５４．６４の幅を太きく形成し、その対向面
積を拡げればよい。 ［０１３７］ また、これ以外にも、絶縁層として用いられる絶縁板３
２．絶縁薄膜２００として、誘電率の高いものを用いる
ことによっても、またこれら絶縁層の積層数を多くする
ことによっても、キャパシタンスを増加させることがで
きる。 ［０１３８］ また、これ以外に、例えば前記各絶縁層の厚さを薄くす
ることによっても、また電解コンデンサ方式を採用し導
電体をポーラス構造にすることによっても、キャパシタ
ンスを増加させることができる。 ［０１３９］ また、本発明のＬＣ素子では、例えば第２の導体５０を
接地し、ノーマルモード型のフィルタとして用いる場合
には、第」の導体４０．第３の導体６０の各導電性エレ
メント４４．６４の幅より第２の導体５０の導電性エレ
メント５４の幅を大きく形成することにより、この第２
の導電性エレメント５４が前記第１．第３の導電性ニレ
メン）４４．６４のシールドとして機能し、各層間の磁
束の洩れと、短絡現象の発生を効果的に防止することが
できる。 ［０１４０１ また、前記各実施例においては、絶縁層として用いられ
る絶縁板３２や絶縁薄膜２００を、例えばセラミックス
やプラスチック等の絶縁材料を用いて形成する場合を例
にとり説明したカミ必要に応じて絶縁材料として電磁波
吸収発熱体を用いることにより、ノイズフィルタとして
の高周波帯域における性能を高めることができる。 ［０１４１］ また、前記各実施例においては、本発明の積層型ＬＣ素
子をフィルタ、時にノイズフィルタとして用いた場合を
例にとり説明したが、本発明はこれに限らず、これ以外
の用途、例えば各種フィルタとしても、またバリスタ等
としても用いることができる。 ［０１４２］ また、前記各実施例では、絶縁層を介して各導体が相対
向する場合を例に取り説明したが、これら各導体は完全
に対向していなくとも、両者の間にキャパシタンスが分
布定数的に形成されるならば、両者の対向位置にずれが
あってもよい。 ［０１４３］ また、前記各実施例においては、薄膜形成技術を用いた
場合を例にとり説明しなが、必要に応じて厚膜形成技術
を用い、本発明のＬＣ素子を形成してもよい。 ［０１４４］

【発明の効果】

以上説明したように、本発明によれば、複数の絶縁層を
積層することにより積層体を形成すると共に、第１の導
体を、前記各絶縁層の層間に１つの層間から他の層間に
かけて連続して周回させ、所定ターン数のコイルとして
機能させると共に、第２の導体を、前記第１の導体と絶
縁層を介して相対向するよう、各絶縁層の層間に１つの
層間から他の層間にかけて連続して周回するという新規
な構成を採用することにより、絶縁層を介して相対向す
る第１および第２の導体間に十分大きなキャパシタンス
を形成することができ、小型で良好な性能を有し、しか
も安価な積層型ＬＣ素子を得ることができる。 ［０１４５］ 特に、本発明によれば、第１および第２の導体間に、絶
縁層を介し静電容量が分布定数的に形成されるものと推
定され、これにより従来の集中定数型ノイズフィルタに
比べ、侵入する各種ノイズを確実に減衰除去できる優れ
た減衰特性をもったＬＣノイズフィルタとして用いるこ
とができる。 ［０１４６］ さらに本発明によれば、前記第１および第２の導体の双
方を通電導体として用いることにより、コモンモード型
ノイズフィルタとして用いることができ、また第２の導
体を接地することにより、ノーマルモード型のノイズフ
ィルタとして用いることができるという効果もある。 ［０１４７］ さらに、請求項２に記載のように、第３の導体を用いる
ことにより、前記第２の導体を接地し、前記第１および
第３の導体を通電導体として用いることにより別のタイ
プのコモンモード型ノイズフィルタとして用いることが
できる。 ［０１４８］ また、請求項１６に記載の発明によれば、基板上に絶縁
層および導体を膜成形技術により被覆形成することがで
きる。従って、例えば本発明を半導体製造技術と組合せ
ることにより、ウェハ上にＩＣを形成する際、同時に積
層型ＬＣ素子を形成することもでき、これにより、本発
明の積層型Ｔ７Ｃ素子を各種ＩＣ内に、例えばＬＣフィ
ルタ等として組込み、Ｌ　Ｃフィルタ内蔵型のＩＣを形
成することもできるという効果もある。

【図面の簡単な説明】

【図１】 本発明の積層型ＬＣ素子の好適な実施例の分解斜視図で
ある。

【図２】 図１に示す積層型ＬＣ素子を組立てた状態の斜視説明図
である。

【図３】 （ａ）　　　（ｂ）は、実施例のＬＣ素子の等価回路図
である。

【図４】 各導電性エレメントの立体配置の説明図である。

【図５】 基板表面に凹凸を設けその上に導電性エレメント被覆形
成することにより、導電性エレメントの実効被覆面積を
大きくとる場合の説明図である。

【図６】 前記図１に示す実施例の変形例の分解斜視説明図である
。 ［図７１ ＳＭＤ夕５イグの積層型ＬＣ素子に設けられた端子位置
の変形例を示す説明図である。

【図８］ ＳＭＤタイプの積層型ＬＣ素子に設けられた端子位置の
変形例を示す説明図で゛ある。 【図９】 （ａ）〜（ｄ）は、ディスクリートタイプに形成された
積層型ＬＣ素子の一例を示す説明図である。

【図１０】 １つの絶縁板に１種類の導電性エレメントを被覆形成し
７て形成された積層型１、Ｃ素子の一例を示す分解斜視
説明図である。

【図ｌ１１ １枚の絶縁板の同じ面に２種類の導電性エレメントを被
覆して形成された積層型ＬＣ素子の一例を示す分解斜視
説明図である。 【図１２】 図１１に示す積層型ＬＣ素子の組立状態の一例を示す斜
視説明図である。

【図１３】 複数の導電性エレメントのパターンが被覆形成された絶
縁板を、複数枚積層して形成された積層型ＬＣ素子の説
明図である。

【図１４】 複数の導電性エレメントのパターンが被覆形成された絶
縁板を、複数枚積層して形成された積層型ＬＣ素子の説
明図である。

【図１５】 複数の導電性エレメントのパターンが被覆形成された絶
縁板を、複数枚積層して形成された積層型ＬＣ素子の説
明図である。

【図１６】 （ａ）〜（ｍ）は、基板上に薄膜形成技術を用いて導電
性エレメントおよび絶縁薄膜を被覆形成して形成された
積層型ＬＣ素子の製造工程を示す説明図である

【図１７
】 （ａ）〜（ｍ）は、図１６に示す積層型ＬＣ素子の変形
例の説明図である。

【図１８】 （ａ）〜（ｑ）は、第１．第２および第３の導体を用い
て形成された積層型ＬＣ素子の製造工程の一例を示す説
明図である。

【図１９】 図１８に示すＬＣ素子の等価回路図である。

【図２０】 図は、第１および第２の導体のコイル径が変化するよう
に形成された積層型ＬＣ素子の製造工程の一例を示す説
明図である。

【図２１】 従来の一般的なＬＣノイズフィルタの−・例を示す説明
図である。

【図２２】 （ａ）〜（ｆ）は、従来の積層型ＬＣ素子の製造工程の
一例を示す説明図である。

【図２３】 図２２に示すＬＣ素子の等価回路図である。

【図２４】 （ａ）　　　（ｂ）は、本発明の好適な第４実施例の等
価回路図である。

【符号の説明】

３０　積層体 ３２　絶縁板 ３４　層間絶縁シート ３６　層間 ４０　第１の導体 ４２　入出力端子 ４４　第１の導電性エレメント ５０　第２の導体 ５２　アース端子 ５４　第２の導電性エレメント ６０　第３の導体 ６２　入出力端子 ６４　第３の導電性エレメント ７０　磁芯挿通孔 １００　基板 ２００　　絶縁薄膜

【書類名】

【図１】 図面

【図２】

【図３】 （ｂ）

【図４】

【図５】

【図６】

【図１０１ 【図１１】

【図１２】

【図１３】 μ）

【図１７】

【図１８】

【図２０】

【図２１】

【図２２】

【図２３】 ２ｃ

【図２４】 （ｂ）

Claims (16)

【特許請求の範囲】
1. 【請求項１】複数の絶縁層が積層された積層体と、前記
   絶縁層の層間に、１の層間から他の層間にかけて連続し
   て周回する第１の導電性エレメントを設け、所定ターン
   数のコイルを形成する第１の導体と、前記絶縁層の層間
   に、１の層間から他の層間にかけて連続して周回し，か
   つ前記第１の導電性エレメントと絶縁層を介して相対向
   する第２の導電性エレメントを設け、前記第１の導体と
   の間にキャパシタンスを形成する第２の導体と、を含む
   ことを特徴とする積層型ＬＣ素子。
2. 【請求項２】請求項１において、 前記第２の導体は、アース端子が設けられたキャパシタ
   導体として形成され、前記第１の導体は、その両端に入
   出力端子が設けられたインダクタ導体として形成され、 ノーマルモード型のＬＣノイズフイルタとして用いられ
   ることを特徴とする積層型ＬＣ素子。
3. 【請求項３】請求項１において、 前記第１および第２の導体は、その両端に入出力端子が
   設けられたインダクタ導体として形成され、 コモンモード型のＬＣノイズフィルタとして用いられる
   ことを特徴とする積層型ＬＣ素子。
4. 【請求項４】請求項１において、 前記絶縁層の層間に、１の層間から他の層間にかけて連
   続して周回し，かつ前記第２の導電性エレメントと絶縁
   層を介して相対向する第３の導電性エレメントを設け、
   前記第２の導体との間にキャパシタンスを形成する第３
   の導体を含み、前記第２の導体は、アース端子が設けら
   れたキャパシタ導体として形成され、前記第１および第
   ３の導体は、その両端に入出力端子が設けられたインダ
   クタ導体として形成されたことを特徴とする積層型ＬＣ
   素子。
5. 【請求項５】請求項１〜４のいずれかにおいて、前記積
   層体は、複数の絶縁板を絶縁層として積層したことを特
   徴とする積層型ＬＣ素子。
6. 【請求項６】請求項５において、 前記絶縁板は、その両面に第１の導電性エレメントおよ
   び第２の導電性エレメントが相対向するよう設けられ、 各絶縁板は、層間絶縁層を介して積層されることを特徴
   とする積層型ＬＣ素子。
7. 【請求項７】請求項１〜４のいずれかにおいて、前記積
   層体は、 表面に第１の導電性エレメントが設けられた第１の絶縁
   板と、表面に第２の導電性エレメントが設けられた第２
   の絶縁板と、を含み、前記第１の導電性エレメントと第
   ２の導電性エレメントとが相対向するよう前記第１およ
   び第２の絶縁体を交互に積層したことを特徴とする積層
   型ＬＣ素子。
8. 【請求項８】請求項１〜７のいずれかにおいて、前記絶
   縁層の層間に設けられた第１、第２の導電性エレメント
   は、他の層間に設けられた第１、第２の導電性エレメン
   トと、導電性キャップ、導電性メッキ層、または絶縁層
   に形成されたスルーホールを介して電気的に接続される
   ことを特徴とする積層型ＬＣ素子。
9. 【請求項９】請求項１〜７のいずれかにおいて、前記絶
   縁層の層間に設けられた第１、第２および第３の導電性
   エレメントは、他の層間に設けられた第１、第２および
   第３のの導電性エレメントと、導電性キャップ、導電性
   メッキ層、または絶縁層に形成されたスルーホールを介
   して電気的に接続されることを特徴とする積層型ＬＣ素
   子。
10. 【請求項１０】請求項１〜４のいずれかにおいて、前記
    積層体は、層間エレメント露出部が設けられた絶縁膜が
    絶縁層として積層され、 前記第１および第２の導電性エレメントは、前記露出部
    を介して次の層間の第１および第２の導電性エレメント
    へ接続されることを特徴とする積層型ＬＣ素子。
11. 【請求項１１】請求項１において、 前記絶縁層の層間に、他の層間へ連続し，かつ前記第２
    の導電性エレメントと絶縁層を介して相対向する第３の
    導電性エレメントを設け、前記第２の導体との間にキャ
    パシタンスを形成する第３の導体を含み、前記積層体は
    、層間エレメント露出部が設けられた絶縁膜が絶縁層と
    して積層され、 前記第１、第２および第３の導電性エレメントは、前記
    露出部を介して次の層間の第１、第２および第３の導電
    性エレメントへ接続され、前記第２の導体は、アース端
    子が設けられたキャパシタ導体として形成され、前記第
    １および第３の導体は、その両端に入出力端子が設けら
    れたインダクタ導体として形成され、 コモンモード型のＬＣノイズフィルタとして用いられる
    ことを特徴とする積層型ＬＣ素子。
12. 【請求項１２】請求項１〜１１のいずれかにおいて、前
    記絶縁層の表面には微細な凹凸が形成され、前記第１お
    よび第２の導体は、凹凸が設けられた絶縁層の表面に被
    覆形成されてなることを特徴とする積層型ＬＣ素子。
13. 【請求項１３】請求項１〜１２のいずれかにおいて、前
    記第２の導体は、分割接地されたことを特徴とする積層
    型ＬＣ素子。
14. 【請求項１４】請求項１〜１３のいずれかにおいて、前
    記第１の導体は、１つの層間から他の層間にかけてコイ
    ル径を変化させながら周回するよう形成されたことを特
    徴とする積層型ＬＣ素子。
15. 【請求項１５】請求項１〜１４のいずれかの積層型ＬＣ
    素子を用いたことを特徴とする電子機器。
16. 【請求項１６】基板上に複数の絶縁膜層を順次積層して
    いく膜積層工程と、前記各絶縁膜層が積層される毎に、
    層間接続される第１の導電性エレメント，第２の導電性
    エレメントの少なくともいずれか一方を、一の層間から
    他の層間にかけて連続して周回するよう被覆し、所定タ
    ーン数の第１の導体および所定ターン数の第２の導体を
    形成するエレメント形成工程と、とを交互に繰返し、前
    記エレメント形成工程では、絶縁膜層を介し、第１の導
    電性エレメントと第２の導電性エレメントとが相対向す
    るよう被覆することを特徴とする積層型ＬＣ素子の製造
    方法。