JPH0421209A - クロック信号断検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 クロック信号の断を検出する回路に関し、被検出クロッ
ク信号を入力するのみで、あらゆる周波数のクロック信
号の断を検出できるクロッり信号断検出回路を提供する
ことを目的とし、発振手段と、その出力を分周する分周
手段と、被検出クロック信号よりクリア信号を発生する
クリア信号発生手段と、分周手段の出力と、クリア信号
発生手段の出力をする比較手段と、分周手段の出力をク
ロック信号とし、クリア信号発生手段の出力をクリア信
号として、入力端子に接続された「ハイ」レベルを読み
込み、ｎ段の保護を行った結果を出力するｎ段のシフト
手段とを備え、発振手段の出力を分周手段で分周したク
ロック信号の周波−数と、被検出クロック信号より発生
したクリア信号との周波数を比較し、分周手段の周波数
と、クリア信号の周波数の比が所定の値以上となったと
きに、分周手段の分周比を上げ周波数を低くした出力を
クロック信号として、シフト手段の入力端子に接続され
た「ハイ」レベルを読み込み出力することにより、被検
出クロック信号の断を検出し、ｎ段の保護をかけた結果
を出力するように構成する。

〔産業上の利用分野〕

本発明は、クロック信号の断を検出する回路に関する。

ディジタル技術の進展に伴い、広い範囲でディジタル機
器が使用されている。

このようなディジタル機器はクロック信号を基準として
動作するものであり、クロック信号の断が起こると、機
器が誤動作を起こすことになる。

そこで、あらゆる周波数のクロック信号の断を検出する
ことができる検出回路が要求されている。

〔従来の技術〕

第４図は従来例を説明する図、第５−Ａ図は従来例のタ
イムチャートを説明する図（正常動作）、第５−Ｂ図は
従来例のタイムチャートを説明する図（誤動作）をそれ
ぞれ示す。

第４図に示す従来例は、否定論理積回路１１と遅延回路
１２よりなり、一定周期で発振する発振回路１０Ａと、 外部より入力されるクロック信号と発振回路１ＯＡの出
力である内部クロック信号を選択するクロックセレクタ
２３と、 排他的否定論理和回路３１と遅延回路３２よりなり、被
検出クロック信号の立ち上がりと立ち下がりでクリアパ
ルスを発生するクリアパルス発生回路３０Ａと、 クロックセレクタ２３で選択されたクロックをクロック
入力とし、入力端子に接続されている「ハイ」レベルを
読み込み出力し、クリア端子にはクリアパルス発生回路
３０Ａで発生したクリアパルスを入力する２段のフリッ
プフロップ回路（以下ＦＦ回路と称する）５１．５２よ
り構成している。

かかるクロック断検出回路はＡＳＩＣとして１個のＬＳ
Ｉに構成していることが多い。

したがって、内部クロック信号はＬＳＩの内部の発振回
路１０Ａで発生し、図に示すクロック信号はＬＳＩの外
部より供給するクロック信号となる。

上述の従来例の動作を第５−Ａ図及び第５−Ｂ図及より
説明する。

第５−Ａ図は正常にクロック信号の断を検出している例
である。

（１）断検出をする被検出クロック信号である。

（２）被検出クロック信号（１）の立ち上がりと立ち下
がりでクリアパルス発生回路３０Ａにより発生するクリ
アパルスである。

（３）クロックセレクタ２３が選択し出力するクロック
信号であり、例えば、内部クロック信号を選択している
とすると、発振回路１０Ａの出力を示す。

（４）ＦＦ回路５１の出力であり、入力端子に接続され
ている「ハイ」レベルをクロック信号（３）で読み込み
「１」となり、クリアパルス（２）の「ロウ」レベルで
「０」となる。

例えば、被検出クロック信号が断となると、クリアパル
ス（２）が発生しないので、「ハイ」レベル読み込み、
出力はｒｌ、を持続する。

（５）ＦＦ回路５１の出力（４）をクロック信号（３）
で読み込んだ出力であり、被検出クロック信号が断とな
り、出力が「１」を持続したときには、２個目のクロッ
ク信号（３）で「１」を出力し、被クロック信号が断に
なったこと示すクロック断検出信号を出力する。

第５−Ｂ図はクロック信号断検出回路が誤動作した例で
ある。

（１）′断検出をする被検出クロック信号である。

（２）′被検出クロック信号（１）′の立ち上がりと立
ち下がりでクリアパルス発生回路１０Ａにより発生する
クリアパルスである。

（３）′クロックセレクタ２３が選択して出力するクロ
ック信号である。

（４）’ＦＦ回路５１の出力である。

ここでは、クロック信号（３）′の周波数が高くなり、
被検出クロック信号（１）′の周波数の２倍以上となる
と、クリアパルス（２）′の１周期の中に、クロック信
号（３）′の立ち上がりが２画人ることが起こる。

（５）′クリアパルス（２）′の１周期の中に、クロッ
ク信号（３）′の立ち上がりが２画人ると、被検出クロ
ック信号は正常に入力されていても、ＦＦ回路５２の出
力に「１」が発生し、クロック信号の断と誤検出する。

したがって、このような誤動作をなくするために、従来
例においては、クロックセレクタ２３により、外部クロ
ック信号を選択し使用することにより、上述の誤検出を
防止する。

〔発明が解決しようとする課題〕

上述の従来例では、被検出クロック信号の周波数に対し
、クロック信号の周波数が２倍以上になると、クリアパ
ルスの１周期の中に、クロック信号の立ち上がりが２画
人ることが起こり、被検出クロック信号が正常に入力さ
れていても、クロック断として誤検出になる。

このクロック断の誤検出を防止するために外部より被検
出クロック信号の周波数に応じたクロック信号を入力す
ることが必要となる。

本発明は、被検出クロック信号を入力するのみで、あら
ゆる周波数のクロック信号の断を検出できるクロック信
号断検出回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の１０は一定周
波数で発振する発振手段であり、２０は発振手段１０の
出力を分周する分周手段であり、３０はクロック信号断
を検出する被検出クロック信号の立ち上がりと立ち下が
りでクリア信号を発生するクリア信号発生手段である。

また、４０は、分周手段２０の出力と、クリア信号発生
手段３０の出力を比較し、その結果より分周手段２０の
分周比を制御する比較手段であり、５０は分周手段２０
の出力をクロック信号とし、クリア信号発生手段３０の
出力をクリア信号として、入力端子に接続された「ハイ
」レベルを読み込み、ｎ段の保護を行った結果を出力す
るシフト手段５０であり、 発振手段１０の出力を分周手段２０で分周した出力と、
被検出クロック信号より発生したクリア信号との周波数
を比較手段４０で比較し、分周手段２０と、クリア信号
の周波数の比が所定の値以上となったときには、分周手
段２０の分周比を少なくした出力をクロック信号として
、シフト手段５０により被検出クロック信号の断を検出
し、ｎ段の保護をかけた検出結果を出力する。

［作　用］ 一定周波数で発振する発振手段１０の出力を分周手段２
０で分周した出力と、被検出クロック信号よりクリア信
号発生手段３０で発生したクリア信号との周波数を比較
手段４０で比較する。

この比較結果より分周手段２０の周波数と、クリア信号
の周波数の比が所定の値以上となったことを検出したと
きには、分周手段２０の分周比を上げ、周波数を低下し
た出力をクロック信号として出力し、シフト手段５０に
より被検出クロック信号の断を検出し、ｎ段の保護をか
けた検出結果を出力することにより、あらゆる周波数の
クロック信号の断を検出することが可能となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明する図、第３図は本発明の
実施例のタイムチャートを説明する図をそれぞれ示す。

なお、全図を通じて同一符号は同一対象物を示す。

第２図に示す本発明の実施例は、第１図で説明した発振
手段１０として、第４図で説明したのと同一の内容を有
する発振回路１０Ａと、分周手段２０として、発振回路
１０Ａの発振出力を分周する分周器２１と、分周器２１
の複数の出力から１つを選択して出力するセレクタ２２
と、クリア信号発生手段３０として、第４図で説明した
のと同一の内容を有するクリアパルス発生回路３０Ａと
、 比較手段４０として、セレクタ２２の出力とクリアパル
ス発生回路３０Ａの出力を比較する比較回路４１と、 シフト手段５０として、３個のＦＦ回路５１．５２．５
３とから構成している。

かかるクロック断検出回路は従来例で述べたようにＡｓ
　Ｉ　Ｃとして１個のＬＳＩに構成していることが多い
。

上述の実施例の動作は、第５−Ａ図、第５−Ｂ図の従来
例で説明したのと同じであり、セレクタ２２の出力であ
るクロック信号の周波数が、クリアパルス発生回路３０
Ａの出力であるクリアパルスの周波数の２倍以上になる
と、被検出クロック信号の断として誤検出をする可能性
があるので、比較回路４１で、セレクタ２２の出力の周
波数とクリアパルス発生回路３０Ａの出力の周波数を比
較し、２倍以上になったときには、セレクタ２２は分周
器２１の１段上の出力を選択出力して、セレクタ２２の
出力の周波数をクリアパルス発生回路３０Ａの出力周波
数の２倍以下に抑えることにより誤検出をなくすること
が可能になる。

第３図はタイムチャートを説明する図である。

（ａ）　　被検出クロック信号である。

（ロ）被検出クロック信号（ａ）より、発生するクリア
パルスである。

（Ｃ）　　セレクタ２２の出力のクロック信号である。

（ｄ）ＦＦ回路５１の出力であり、クロック信号（Ｃ）
の立ち上がりで「ハイ」レベルを読み込み、ＦＦ回路５
２に出力する。ＦＦ回路５２はＦＦ回路５１から「ハイ
」レベルが入力されているとき、クリアパルスが入力さ
れていなければ、「ハイ」レベルを読み込みＦＦ回路５
３へ出力し、ＦＦ回路５３はＦＦ回路５′２から「ハイ
」レベルが入力されているとき、クリアパルスが入力さ
れていなければ、「ハイ」レベルを読み込み出力する。

（ｅ）　　（Ｃ）の矢印に示すようにクロック信号（Ｃ
）の立ち上がりが、クリアパルス（ロ）の１周期の中に
２個入ったことを比較回路４１が検出すると制御信号を
出力し、例えば、これまで分周器２１の出力端子Ａの出
力を選んでいたとすると、出力端子（Ａ＋１）の出力を
選んで出力し、クロック信号の周波数が被検出クロック
信号の周波数の２倍以上とならないように制御すること
により、外部クロック信号は使用することなく、被検出
クロック信号を入力するのみで、あらゆる周波数のクロ
ック信号の断検出を行うことができる。

〔発明の効果〕

以上のような本発明によれば、クロック信号の周波数が
被検出クロック信号の周波数の２倍以上とならないよう
に制御することにより、あらゆる周波数のクロック信号
の断検出が可能なりロック信号断検出回路を提供するこ
とができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、 第３図は本発明の実施例のタイムチャートを説明する図
、 第４図は従来例を説明する図、 第５−Ａ図は従来例のタイムチャートを説明する図（正
常動作）、 第５−Ｂ図は従来例のタイムチャートを説明する図（誤
動作）、 をそれぞれ示す。 図において、 １０は発振手段、　　　ＩＯＡは発振回路、１１はＮＡ
ＮＤ回路、１２．３２は遅延回路、２０は分周手段、　
　　２１は分周器、２２はセレクタ、　　　　２３はク
ロックセレクタ、３０はクリア信号発生手段、 ３０Ａはクリアパルス発生回路、 ３１はＥＸ−ＮＯＲ回路、 ４０は比較手段、　　　４１は比較回路、５０はシフト
手段、 ５１．５２．５３はＦＦ回路、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第１図 一、ｒ、−１−０忙。 、（、−引ｏ− ”’３”ＯＡ 本発明の詳細な説明する図 第２図 従来例を説明する図 第４図

Claims (1)

1. 【特許請求の範囲】 クロック信号の断を検出する回路であって、一定周波数
   で発振する発振手段（１０）と、前記発振手段（１０）
   の出力を分周する分周手段（２０）と、 クロック信号断を検出する被検出クロック信号の立ち上
   がりと立ち下がりでクリア信号を発生するクリア信号発
   生手段（３０）と、 前記分周手段（２０）の出力と、前記クリア信号発生手
   段（３０）の出力を比較し、その結果より前記分周手段
   （２０）の分周比を制御する比較手段（４０）と、 前記分周手段（２０）の出力をクロック信号とし、前記
   クリア信号発生手段（３０）の出力をクリア信号として
   、入力端子に接続された「ハイ」レベルを読み込み、ｎ
   段の保護を行った結果を出力するｎ段のシフト手段（５
   ０）とを備え、一定周波数で発振する前記発振手段（１
   ０）の出力を前記分周手段（２０）で分周したクロック
   信号の周波数と、被検出クロック信号より前記クリア信
   号発生手段（３０）で発生したクリア信号との周波数を
   比較手段（４０）で比較し、前記分周手段（２０）の周
   波数と、クリア信号の周波数の比が所定の値以上となっ
   たときに、前記分周手段（２０）の分周比を上げ、周波
   数を低くした出力をクロック信号として、前記シフト手
   段（５０）の入力端子に接続された「ハイ」レベルを読
   み込み出力することにより、被検出クロック信号の断を
   検出し、ｎ段の保護をかけた結果を出力することを特徴
   とするクロック信号断検出回路。