JPH04212995A

JPH04212995A - エフェクタ

Info

Publication number: JPH04212995A
Application number: JP3035991A
Authority: JP
Inventors: Goro Sakata; 吾朗坂田; Akio Iba; 章雄伊庭
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1990-11-28
Filing date: 1991-03-01
Publication date: 1992-08-04
Anticipated expiration: 2010-09-20
Also published as: JPH0786750B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、鍵盤、ペダル等の操作
子による操作によって共鳴音を発生させる電子ピアノ等
の電子楽器に関する。

【０００２】

【従来の技術】従来からアコースティックピアノのサス
ティーンペダルと同様な効果を付加させることを目的と
したペダル効果付加が電子ピアノにおいて広く行われて
いる。例えば、ペダルのオンされている時は、離鍵され
ても押鍵し続けた場合と同じ楽音エンベロープで発音さ
れるようにしたり、ペダルのオン／オフ状態に応じてエ
ンベロープ特性を切り換えたりする方式が知られている
。また、この切り替えをペダルの踏み込み量の連続した
変位に応じて行うようにしたものもある。

【０００３】更に、アコースティックピアノにおけるペ
ダルの機能から考えた場合に、ペダルを踏み込んだ場合
に、ペダルを踏み込んだ場合の独特な音が、単にエンベ
ロープの変化による音のみではなく、全ての弦のダンパ
ーが離れて押鍵された弦の振動が他の弦を共鳴させるこ
とにより発生した共鳴音を重要な構成要素としているこ
とに着目して、電子楽器において、発音される楽音に、
ペダル操作に対応してリバーブ効果を付加することによ
り、上述の共鳴音を疑似的に発生するようにした技術が
ある。

【０００４】このような技術により、共鳴音の効果を容
易に付加させることができる。

【０００５】

【発明が解決しようとする課題】ここで、アコースティ
ックピアノにおいては、弦が調律曲線と呼ばれる特性に
基づき調律されていたり、弦自体の大きさに起因する倍
音のずれ等により、共鳴音に揺らぎやうねりが発生する
。

【０００６】しかし、上述の従来例の様に、単にリバー
ブ効果を付加したのみでは、共鳴音の揺らぎやうねりの
効果を発生させるのは難しいという問題点を有している
。本発明の課題は、共鳴音の揺らぎやうねりを発生可能
とすることにある。

【０００７】

【課題を解決するための手段】本発明は、まず、演奏情
報に応じて楽音信号を発生する音源手段を有する。同手
段は、例えばＰＣＭ方式、周波数変調方式、位相変調方
式等に基づくディジタル音源である。この場合の演奏情
報は、例えば電子ピアノを構成する鍵盤から発生される
キーノートを含む押鍵情報、離鍵情報等である。

【０００８】次に、音源手段から発生される原楽音信号
の周波数又は位相のいずれか一方を変調する変調手段を
有する。同手段は、例えばビブラート効果付加装置であ
る。続いて、変調手段により変調される楽音信号の変調
特性を任意に制御する変調特性制御手段を有する。同手
段は、例えば鍵盤から発生されるキーノートの組み合わ
せ若しくはペダル操作量に応じたビブラート深さ係数を
算出、設定するための遅延用メモリである。

【０００９】また、変調手段により変調された楽音信号
に対し残響効果を付加して残響音を発生する残響音発生
手段を有する。同手段は、例えばリバーブ効果付加装置
である。

【００１０】続いて、演奏者による操作に基づいて残響
音の音量を制御するための操作情報を発生する操作手段
を有する。同手段は、例えばペダル操作手段である。更
に、操作手段からの操作情報に従って残響音発生手段で
発生される残響音の音量を制御する残響音量制御手段を
有する。同手段は、例えばペダル操作量に応じたリバー
ブデプスを残響音に乗算する乗算器である。

【００１１】そして、残響音発生手段で発生される残響
音を音源手段から発生される原楽音信号に加算し、楽音
出力信号として出力する加算手段を有する。上述の本発
明の構成において、残響音発生手段で発生される残響音
の残響時間を操作手段からの操作情報に従って制御する
残響時間制御手段を更に有するように構成することもで
きる。同手段は、例えばペダル操作量に応じたリバーブ
タイムを残響音の帰還量として設定する乗算器である。

【００１２】更に、変調手段により変調される楽音信号
の変調特性を、前述の操作手段からの操作情報又は前述
の演奏情報に従って制御する変調特性制御手段を有する
ように構成することもできる。同手段は、例えば鍵操作
による和音コードの種類を示す情報若しくはペダル操作
量に応じたビブラートの速さ及び深さを設定する手段で
ある。

【００１３】

【作用】まず、変調手段において、鍵盤等から発生され
る演奏情報若しくはペダル操作量に基づいて音源手段か
らの原楽音信号の周波数又は位相が変調される。次に、
その変調された楽音信号を基として、残響音発生手段に
よって、ペダル操作手段等の操作手段からの操作情報に
基づいて残響音の音量又は残響時間等が制御される。

【００１４】これにより、アコースティックピアノのペ
ダル効果と同様に、共鳴音に揺らぎやうねりの効果を付
加することができる。

【００１５】

【実施例】以下、図面を参照しながら本発明の実施例に
ついて詳細に説明する。図１は、本発明の一実施例に係
る構成図である。

【００１６】ＣＰＵ１０１は、バス１１４を介して接続
されるＲＯＭ１０２に記憶されたプログラムを、ＲＡＭ
１０３をワークメモリとして実行することによって、鍵
盤１０８からのインタフェース回路（Ｉ／Ｆ）１０９、
バス１１４を介して入力する演奏情報に基づく音源１０
４の制御、Ａ／Ｄ変換器１１１を介して入力するペダル
１１０の操作情報に基づくＤＳＰ（デジタル信号処理プ
ログセッサ：Ｄｉｇｉｔａｌ　Ｓｉｎｇｎａｌ　Ｐｒｏ
ｃｅｓｓｏｒ）１０５の制御等を行う。

【００１７】音源１０４から発生された楽音信号は、Ｄ
ＳＰ１０５に入力する。ＤＳＰ１０５は、接続された遅
延用メモリ（Ｅ）１０６等を使用し、所定の動作プログ
ラムを実行することにより、音源１０４から入力された
デジタル楽音信号データに、読み出しアドレスに所望の
時間変化を与えて変調させたり残響効果を付加する処理
を行う。変調され残響効果の付加されたディジタル楽音
信号は、Ｄ／Ａ変換器１０７で左右１チャネルのアナロ
グ楽音信号に変換、出力された後、それぞれ右チャネル
及び左チャネル用のアンプ１１２Ｌ及び１１２Ｒで増幅
され、スピーカ１１３Ｌ及び１１３Ｒから放音される。

【００１８】次に、図２は、図１のＤＳＰ１０５の内部
構成を示す図である。同図において、プログラムメモリ
２０１は所定のマイクロプログラムを格納するメモリで
あり、図１のＣＰＵ１０１からの指示に従って所定の動
作プログラムを制御回路２０２に供給する。

【００１９】制御回路２０２は、プログラムメモリ２０
１の出力内容に基づいて、後述する各レジスタ、メモリ
間のデータ転送と演算、各ゲートやラッチを開閉制御す
るための各種制御信号、並びにサンプリングタイミング
毎にインクリメントされるカウンタ値ＳＣを出力し、所
望の信号処理動作を実行する。

【００２０】係数メモリ（Ｐ）２０３は、後述する図１
７に示すように、残響効果付加のための各種パラメータ
を格納するレジスタであり、これらの係数は、ＣＰＵ１
０１の制御によって、図１のＲＡＭ１０３から読み出さ
れて格納される。

【００２１】ワークメモリ（Ｗ）２０４は、後述する図
１８に示すように、ＤＳＰ１０５内で作成される波形信
号を一時的に退避させておく作業用のメモリである。ま
た、アドレスオフセットメモリ（Ｔ）２０５は、後述す
る図１９に示すように、後述する遅延メモリ（Ｅ）１０
６のアドレスのオフセット値を格納するレジスタであり
、そのオフセット値はＣＰＵ１０１の制御によって図１
のＲＡＭ１０３から読み出されて格納される。

【００２２】遅延用メモリ（Ｅ）１０６は、その出力と
入力がレジスタ（ＥＩ）２３０、（ＥＯ）２２９を介し
てリング状に接続され、サンプリングタイミング毎にイ
ンクリメントされるカウンタ値ＳＣと、遅延用アドレス
オフセットメモリ２０５からのオフセット値を、加算器
２２７で加算した値をアドレスとする。あるオフセット
値でライトされたデータの遅延時間は、そのオフセット
遅延とリードするアドレスのオフセット遅延の差で表現
される。なお、遅延用メモリ１０６へのデータのリード
、ライトは、後述するレジスタ（ＥＯ）２２９、（ＥＩ
）２３０を介して行われる。

【００２３】入力レジスタ（ＰＩ）２０６は、図１の音
源１０４からのデジタル入力楽音信号を格納し、内部バ
ス２０７を介して各部へ供給する。前述の係数メモリ（
Ｐ）２０３、ワークメモリ（Ｗ）２０４の出力及び入力
レジスタ（ＰＩ）２０６の出力は、後述する各レジスタ
からの出力とともにゲート２０８〜２１１のゲート端子
に入力され、ゲート２０８〜２１１からの出力はレジス
タ（Ｍ０）２１２、（Ｍ１）２１３、（Ａ０）２１４、
（Ａ１）２１５に入力される。

【００２４】レジスタ（Ｍ０）２１２、（Ｍ１）２１３
には乗算器２１６に供給される演算途中のデータが格納
され、レジスタ（Ａ０）２１４、（Ａ１）２１５には加
減算器２１７に供給される演算途中のデータが格納され
るまた、レジスタ（Ｍ１）２１３の出力及び後述するレ
ジスタ（ＳＲ）２２４の出力はゲート２１８を介して乗
算器２１６に入力されるとともに、レジスタ（Ａ０）２
１４の出力及び後述するレジスタ（ＭＲ）２２１の出力
はゲート２１９を介して加減算器２１７に入力され、レ
ジスタ（Ａ１）２１５に出力及び後述するレジスタ（Ａ
Ｒ）２２２の出力はゲート２２０を介して加減算器２１
７に出力される。

【００２５】乗算器２１６の乗算結果はレジスタ（ＭＲ
）２２１に格納され、レジスタ（ＭＲ）２２１の出力は
ゲート２０９及びゲート２１９に供給される、また、加
減算器２１７の演算結果はレジスタ（ＡＲ）２２２に格
納され、レジスタ（ＡＲ）２２２の出力はゲート２２０
に供給されるとともに、オーバーフロー（桁溢れ）を防
止するためのクリッパ回路２２３を介してレジスタ（Ｓ
Ｒ）２２４に供給される。レジスタ（ＳＲ）２２４の出
力はゲート２１８に供給され、また、ある１音について
の処理の演算結果として、内部バス２０７を介してワー
クメモリ（Ｗ）２０４に格納される。

【００２６】上述の演算結果がワークメモリ（Ｗ）２０
４に記憶され一連の処理が終了すると、同メモリに記憶
されたデータは、出力レジスタ（ＯＲ）２２５に転送さ
れ、同レジスタから図１のＤ／Ａ変換器１０７に出力さ
れる。

【００２７】一方、アドレスオフセットメモリ（Ｔ）２
０５の出力はレジスタ（ＴＲ）２２６に入力され、同レ
ジスタの出力はサンプリングタイミング毎にインクリメ
ントされるカウンタ値ＳＣとともに加算器２２７に入力
される。加算器２２７の演算結果はレジスタ（ＥＡ）２
２８に入力され、同レジスタの値はアドレスとして遅延
用メモリ（Ｅ）１０６に格納された残響効果が付加され
るべきデジタル入力楽音信号は、内部バス２０７を介し
てレジスタ（ＥＯ）２２９に供給され、同レジスタの出
力は遅延用メモリ（Ｅ）１０６に供給される。ライトア
ドレスとリードアドレスの差値により所定量遅延され変
調された遅延用メモリ（Ｅ）１０６からの出力はレジス
タ（ＥＩ）２３０に出力される。

【００２８】そして、残響効果が付加され上記レジスタ
（ＥＩ）２３０に格納された楽音信号データは、内部バ
ス２０７を介して例えばレジスタ（Ａ０）２１４、（Ａ
１）２１５に転送され、右チャネル出力、左チャネル出
力として出力される。

【００２９】図３は、図１の音源１０４と図１又は図２
のＤＳＰ１０５の動作原理ブロック図である。音源１０
４は、時分割処理に基づく１６個の発音チャネルを有し
、各チャネル出力は、乗算器３０１、３０２、３０３に
よって、３種類の重み付けパラメータＲＬｎ，ＬＬｎ，
ＥＬｎ（ｎは０〜１６の各発音チャネル番号を表す）と
乗算され、３つのグループ毎に加算器３０４〜３０６で
累算される。加算器３０４、３０５及び３０６の各累算
結果は、右チャネルダイレクト音Ｒ、左チャネルダイレ
クト音Ｌ、ペダル効果送り音Ｅとして、ＤＳＰ１０５内
のワークメモリ（Ｗ）２０４（図２及び後述する図１８
参照）に与えられる。上述の３種類のパラメータＲＬｎ
，ＬＬｎ及びＥＬｎは、発音されるキーノートに応じて
、図１のＲＯＭ１０２に記憶されている後述する図９の
キーフォローテーブルから与えられる。このキーフォロ
ーテーブルでは、後述するように、アコースティックピ
アノの弦配置と同様に、左右チャネルダイレクト音はキ
ーノートが高いほど右よりに、低いほど左よりに定位さ
れて発音され、共鳴音はキーノートが高音ほど高めに、
低音ほど低めに設定される。

【００３０】ＤＳＰ１０５では、上記音源１０４からワ
ークメモリ（Ｗ）２０４（図２）にセットされたペダル
効果送り音Ｅに対して、まず、ビブラート効果付加部３
０７でビブラート効果が付加され、続いて、そこから出
力されるビブラート出力ＶＯに対して、リバーブ効果付
加部３０８でリバーブ効果が付加される、そして、リバ
ーブ効果付加部３０８からのリバーブ右チャネル出力Ｒ
ＯＴ及びリバーブ左チャネル出力ＬＯＴは、それぞれ加
算器３０９及び３１０で右チャネルダイレクト音Ｒ及び
左チャネルダイレクト音Ｌと加算され、右チャネル楽音
出力ＲＯＵＴ及び左チャネル楽音出力ＬＯＵＴとして図
１のＤ／Ａ変換器１０７に出力される。ここで、リバー
ブ効果付加部３０８での後述するリバーブタイムＲＶＴ
、及びリバーブデプスＲＶＤは、図１のペダル１１０の
踏み込み量に応じて連続的に可変制御される。

【００３１】図４（ａ）　、（ｂ）　は、図３のビブラ
ート効果付加部３０７の動作原理ブロック図である。同
付加部は、図４（ａ）　のビブラート演算部と、図４（
ｂ）　のビブラートアドレス発生部とからなる。

【００３２】まず、図４（ａ）　のビブラート演算部に
おいて、図３の音源１０４から出力されたペダル効果送
り音Ｅは、遅延用メモリ４０１で遅延され、ビブラート
出力ＶＯとして出力される、ここで、ペダル効果送り音
Ｅが遅延メモリ４０１へ書き込まれる時の書込みアドレ
スは、後述するアドレスオフセットメモリ（Ｔ）２０５
に記憶されている一定値のビブラートライトアドレスオ
フセットＶＷに、サンプリングタイミング毎にインクリ
メントされるカウンタ値ＳＣが加算されることにより生
成される書込みアドレスＶＷＡとして与えられる。また
、ビブラート出力が遅延メモリ４０１から読み出される
時の読出しアドレスは、次に述べるビブラートアドレス
発生部からビブラート効果を付加されて発生される２つ
の読出しアドレスＶＲＡ１及びＶＲＡ２として与えられ
る。そして、遅延用メモリ４０１の上記２つの読出しア
ドレスから読み出される２つのメモリ出力に対して、加
算器４０２、４０３と乗算器４０４を用いて補間演算が
実行されることにより、ビブラート出力が得られる。

【００３３】次に、図４（ｂ）　のビブラートアドレス
発生部は、三角波ジェネレータ部４０４、ローパスフィ
ルタ（ＬＰＦ）部４０５及びビブラートアドレス演算部
４０６から構成される。そして、三角波ジェネレータ部
４０４から発生される三角波ＬＦＯ（低周波発振）出力
ＴＲＩをＬＰＦ部４０５で平滑化して得た正弦波状ＬＦ
Ｏ信号ＳＩＮに基づいて、読出しアドレスＶＲＡ１とＶ
ＲＡ２を周期的に変化させ、これらのアドレスで遅延用
メモリ４０１をアクセスすることによって、低周波変調
されたビブラート出力を得ることができる。

【００３４】三角波ジェネレータ部４０４においては、
各サンプリングタイミング毎に、１サンプル遅延部４０
７から前回サンプリング時の鋸波ＬＦＯ出力ＳＡＷが読
み出され、加算器４０８において後述する所定のＬＦＯ
レート対応値ＲＡＴが順次加算されることにより、線形
に増加する信号値が得られる。このとき、鋸波ＬＦＯ出
力ＳＡＷは一定のビット幅を有しており、その最上位ビ
ット（ＭＳＢ）を符号ビットとすれば、同出力の値は、
各サンプリングタイミング毎に、値が０からＲＡＴずつ
増加し、正の最大値（最上位ビットが“０”で、それ以
外のビットが“１”の値）に達した次のタイミングでは
負の最小値（全ビットが“１”の値）にジャンプし、そ
こから再び正の最大値に向ってＲＡＴずつ線形に増加す
る。すなわち、加算器４０８から出力される鋸波ＬＦＯ
出力ＳＡＷは、負の最小値から正の最大値に向って線形
に増加し、その後、再び負の最小値にジャンプする動作
を繰り返す鋸波状の低周波周期（ＬＦＯ）信号となる。

【００３５】更に、加減算器４０９において、上記鋸波
信号ＳＡＷが正の場合にはこの信号値が一定の係数値０
．５に加算され、逆に負の場合にはその鋸波信号が係数
値０．５から減算される。これにより、加減算器４０９
の出力として、その値が、負の最小値から正の最大値に
向ってＲＡＴずつ線形に増加し、正の最大値に達すると
今度は負の最小値に向ってＲＡＴずつ線形に減少し、負
の最小値に達すると再び正の最大値に向って線形に増加
する特性を有する三角波ＬＦＯ出力ＴＲＩが得られる。

【００３６】次に、上記三角波ＬＦＯ出力ＴＲＩは、乗
算器４１０、４１３、加算器４１１及び１サンプル遅延
部４１２からなるＬＰＦ部４０５に入力し、ここで同出
力の倍音成分がカットされることにより、正弦波状ＬＦ
Ｏ出力ＳＩＮが得られる。

【００３７】続いて、この正弦波状ＬＦＯ出力ＳＩＮは
、ビブラートアドレス演算部４０６に入力する。ここで
は、基本的に、加算器４１５及び４１６によって、サン
プリング周期毎にインクリメントされるカウンタ値ＳＣ
にビブラートリードアドレスオフセットＶＲが加算され
ることにより、前記書込みアドレスＶＷＡに同期して、
それを追いかけるように一定のオフセットを保持して変
化する読出しアドレスＶＲＡ２が生成される。

【００３８】そして、加算器４１５において、上述のよ
うに演算されるアドレス値に、値０を中心として周期的
に変化する正弦波状ＬＦＯ出力ＳＩＮが加算されること
により、上記アドレス値に周期的な揺らぎが与えられる
。これにより、図４（ａ）　のビブラート演算部の遅延
用メモリ４０１から、低周波数の正弦波状ＬＦＯ出力Ｓ
ＩＮで周波数変調されビブラート効果が付加されたビブ
ラート出力ＶＯが読み出される。この場合のビブラート
効果の深さの変化幅は、乗算器４１４において正弦波状
ＬＦＯ出力ＳＩＮに乗算されるビブラート深さ係数ＦＭ
Ｄによって制御される。この係数の値は、演奏情報のキ
ーノートに基づいて検出されるコードの種類に対応して
、ＬＦＯレート対応値ＲＡＴと共に自動的に設定される
。

【００３９】ここで、周波数変調の精度を高めるために
以下のような補間演算が行われる。すなわち、まず、加
算器４１６においてビブラートライトアドレスオフセッ
トＶＲに基づいて読出しアドレスＶＲＡ２が生成される
と共に、加算器４１７において、ビブラートライトアド
レスオフセットＶＲ＋１に基づいて、上記アドレスＶＲ
Ａ２に＋１したアドレス値を有する読出しアドレスＶＲ
Ａ１が生成される。次に、図４（ａ）　の減算器４０２
において、遅延用メモリ４０１の上記２つの隣接するア
ドレスＶＲＡ２，ＶＲＡ１から読み出される２つの出力
の差分値が求められる。そして、乗算器４０４において
、上記差分値に乗算器４１４から出力される正弦波状Ｌ
ＦＯ出力ＳＩＮの小数部の値ＶＬが乗算されることによ
り、該小数値に対応する変化分が演算される。そして、
加算器４０３において、アドレスＶＲＡ２の出力値に上
記変化分が加算されることにより、正確に補間されたビ
ブラート出力ＶＯが得られる。

【００４０】なお、ビブラート効果の速さの変化幅は、
ＬＦＯレート対応値ＲＡＴの値で制御されるが、この値
は、上述の如く演奏者による演奏コードの種類に対応し
て自動的に変化し、設定される。

【００４１】図５は、図３のリバーブ効果付加部３０８
の動作原理ブロック図である。この図において、図３又
は図４のビブラート出力ＶＯは、直列に接続された＃１
と＃２の２段のオールパスフィルタ５０１、５０２を介
して、並列に接続された＃１〜＃８の８つのコムフィル
タ５０３〜５１０に入力される。

【００４２】まず、ビブラート出力ＶＯは、第１段目の
オールパスフィルタ（全域通過フィルタ）５０１に入力
され、ここで、ビブラート出力ＶＯの遅延成分が増加さ
せられ、多数の遅延成分を有する出力信号ＡＯ１として
第２段目のオールパスフィルタ５０２に出力される。

【００４３】オールパスフィルタ５０２では、遅延成分
が増加された信号ＡＯ１に遅延成分が更に増加させられ
、その結果得られる出力信号ＡＯ２が、複数の並列に接
続された＃１〜＃８のコムフィルタ５０３〜５１０に出
力される。

【００４４】この実施例では、残響音付加用のコムフィ
ルタ５０３〜５１０の前段に設けるオールパスフィルタ
として、２個のオールパスフィルタ５０１と５０２を挿
入した例について示したが、勿論この数や接続方法には
限定されず、１つあるいは３つ以上でもよい。この場合
、本発明者によってなされた実験によれば、オールパス
フィルタを２段直列に挿入した場合が最も良い効果を得
ることができた。

【００４５】このオールパスフィルタ５０１、５０２は
、例えば５０１につき図５に示されるように、遅延素子
５２９、乗算器５３０、５３１及び加算器５３２、５３
３により構成されている。このようにオールパスフィル
タ５０１、５０２は、遅延素子５２９を挟んで出力側は
係数０．５が乗算される乗算器５３０を介してフィード
バックされ、入力側も係数０．５が乗算される乗算器５
３１を介してフィードフォワードされる構造となってい
るため、オールパスフィルタ５０１、５０２に信号が入
力されると、その入力信号を基に多数の遅延成分が出力
される。なお、オールパスフィルタ５０１、５０２の構
成は上述の構成に限られるものではなく、他のタイプの
オールパスフィルタを各々適用してもよい。

【００４６】上述のオールパスフィルタ５０２の出力信
号データＡＯ２は、＃１〜＃８の８つ並列に設けられた
コムフィルタ５０３〜５１０に入力されている。このコ
ムフィルタ５０３〜５１０は、例えば５０３につき図５
に示される様に、遅延素子５３４、乗算器５３５及び加
算器５３６により構成される。各コムフィルタ５０３〜
５１０からは、前述の信号データＡＯ２が各遅延素子５
３４で異なるオフセットアドレス（後述する）に対応す
る分だけ遅延され、また、入力への帰還量が各乗算器５
３５に与えられる共通のリバーブタイムＲＶＴに対応し
て決定された、左右２チャンネルの出力信号ＣＬＯｉ及
びＣＲＯｉ（１≦ｉ≦８）が出力される。

【００４７】そして、コムフィルタ右チャネル用出力Ｃ
ＲＯ１，ＣＲＯ２，・・・ＣＲＯ８は、乗算器５１１〜
５１８において共通のリバーブデプスＲＶＤで重み付け
された後に累算器５２７で累算され、リバーブ右チャネ
ル出力ＲＯＴとして図３の加算器３０９に出力される。同様に、左チャンネルコムフィルタ出力ＣＬＯ１，ＣＬ
Ｏ２，・・・ＣＬＯ８も，乗算器５１９〜５２６におい
て共通のリバーブデプスＲＶＤで重み付けされた後に累
算器５２８で累算され、リバーブ左チャネル出力として
図３の加算器３１０に出力される。

【００４８】ここで、コムフィルタ５０３〜５１０に供
給されるリバーブタイムＲＶＤは、後述するように、図
１のペダル１１０の踏み込み量によって可変され、これ
により異なる残響効果が得られる。

【００４９】以上のようにして得られたリバーブ右チャ
ネル出力ＲＯＴ及びリバーブ左チャネル出力ＬＯＴは、
それぞれ加算器３０９及び３１０で右チャネルダイレク
ト音Ｒ及び左チャネルダイレクト音Ｌと加算され、右チ
ャネル楽音出力及び左チャネル楽音出力として図１のＤ
／Ａ変換器１０７に出力される。

【００５０】以上、図１〜図５の構成の一実施例の具体
的な動作につき順次説明する。まず、図１のＣＰＵ１０
１の動作につき、図６乃至図８の動作フローチャートに
基づき説明する。なお、図６〜図８の動作は、図１のＣ
ＰＵ１０１が、ＲＯＭ１０２に記憶されたプログラムを
、ＲＡＭ１０３をワークメモリにして実行する処理とし
て実現される。この場合、ＣＰＵ１０１は、図６〜図８
の各タイマ処理を、タイマ割り込みによって一定時間毎
に実行する。

【００５１】始めに、図６のタイマ１処理につき説明す
る。ここでは、音源１０４に対する発音開始指示及び各
種重み付けパラメータの設定等が行われる。まず、鍵盤
１０８からインタフェース回路１０９及びバス１１４を
介して、鍵盤情報が読み込まれる（ステップＳ６０１）
。

【００５２】次に、鍵盤情報が前回読込み時から変化し
ているか否かが判別される（ステップＳ６０２）。変化
していなければ何も処理を行わず、タイマ１処理を終了
する。

【００５３】鍵盤情報に変化が生じていれば、その変化
が鍵の押鍵操作によるものか否かが判別される（ステッ
プＳ６０３）。押鍵操作によるものである場合、まず、
押鍵により構成される和音コードの検出が行われる（ス
テップＳ６０４）。この検出は、押鍵された全ての鍵の
キーノートと、例えばＲＯＭ１０２の特には図示しない
各和音を構成するキーノート群を記憶している和音構成
ノートテーブルとが照合され、和音の種類（コード）が
検出される。

【００５４】次に、検出されたコードに基づいて、ＬＦ
Ｏレート対応値ＲＡＴ及びビブラート深さ係数ＦＭＤが
設定される（ステップＳ６０５）。このＬＦＯレート対
応値ＲＡＴ及びビブラート深さ係数ＦＭＤの設定につい
ては、例えば、コード名ｍａｊ，ｍｉｎ，７ｔｈ，ｍ７
ｔｈ，ｄｉｍ，ａｕｇ，ｓｕｓ、・・・に対してコード
番号１、２、３、・・・が割り当てられる。そして、コ
ード番号が小さい程ＬＦＯレート対応値ＲＡＴが大きく
、すなわちビブラート効果が遅めに、且つビブラート深
さ係数ＦＭＤも大きく設定される。一方、コード番号が
大きい程ＬＦＯレート対応値ＲＡＴが小さく、すなわち
ビブラート効果が速めに、且つビブラート深さ係数ＦＭ
Ｄもまた小さく設定される。勿論、逆の設定の仕方でも
よく、すなわち、コード番号が小さい程ＬＦＯレート対
応値ＲＡＴが小さく、一方、コード番号が大きい程ＬＦ
Ｏレート対応値ＲＡＴが大きくなるように設定されても
よい。

【００５５】そして、以上のようにしてＲＡＭ１０３に
設定されたＬＦＯレート対応値ＲＡＴ及びビブラート深
さ係数ＦＭＤが、ＤＳＰ１０５に転送される（ステップ
Ｓ６０６）。

【００５６】なお、後述する他の実施例においては、破
線Ｓ６００で囲んで示されるステップＳ６０４、Ｓ６０
５及びＳ６０６の各処理が省かれ、それに代って他の処
理がなされる。

【００５７】続いて、１６の発音チャネル（前記図３の
説明参照）から空いているチャネルが選択され、押鍵チ
ャネル“ｎ”とされる（ステップＳ６０７）。次に、押
鍵チャネル“ｎ”に対応するＲＡＭ１０３上の変数であ
るゲートフラグＫＯｎに“１”が設定される。このフラ
グは、１６発音チャネル分が設けられ、その値が“１”
なら、その発音チャネルが押鍵状態であることを示して
いる。また、押鍵チャネル“ｎ”に対応するＲＡＭ１０
３上の変数であるキーノートＫＮｎに、押鍵された鍵に
対応するキーノートが設定される（以上、ステップＳ６
０８）。このキーノートＫＮｎも、１６発音チャネル分
が設けられている。

【００５８】そして、キーノートＫＮｎに対応する右チ
ャネルパンニング用重み付けパラメータＲＬｎ，左チャ
ネルパンニング用重み付けパラメータＬＬｎ及び共鳴音
量用重み付けパラメータＥＬｎが、ＲＯＭ１０２内のキ
ーフォローテーブルから読み出され、ＲＡＭ１０３に設
定される（ステップＳ６０９）。図９にＲＯＭ１０２に
記憶されているキーフォローテーブルの変換特性の一例
を示す。同図（ａ）　は、右チャネルパンニング用キー
フォローテーブルであり、キーノートＫＮｎが高音キー
を示すほど、値の大きな右チャネルパンニング用重み付
けパラメータＲＬｎが出力される。同図（ｂ）　は、左
チャネルパンニング用キーフォローテーブルであり、キ
ーノートＫＮｎが高音キーを示すほど、値の小さな左チ
ャネルパンニング用重み付けパラメータＬＬｎが出力さ
れる。更に、同図（ｃ）　は、共鳴音量用キーフォロー
テーブルであり、キーノートＫＮｎが高音キーを示すほ
ど、値の大きな共鳴音量用重み付けパラメータＥＬｎが
出力される。

【００５９】そして、以上のようにしてＲＡＭ１０３に
設定されたキーノートＫＮｎ、右チャネルパンニング用
重み付けパラメータＲＬｎ、左チャネルパンニング用重
み付けパラメータＬＬｎ及び共鳴音量用重み付けパラメ
ータＥＬｎが、音源１０４に転送される（ステップＳ６
１０）。

【００６０】音源１０４は、各発音チャネル毎に既存の
ディジタル信号処理技術によるディジタル楽音信号の生
成を時分割で行う。そして、各発音チャネル出力は、乗
算器３０１、３０２、３０３により、ＣＰＵ１０１から
上述の処理により転送されてきた３種類の重み付けパラ
メータＲＬｎ、ＬＬｎ、ＥＬｎと乗算され、３つのグル
ープ毎に加算器３０４〜３０６で累算され、それぞれ、
右チャネルダイレクト音Ｒ、左チャネルダイレクト音Ｌ
及びペダル効果送り音Ｅとして出力される。

【００６１】ここで、上述の３種類のパラメータＲＬｎ
、ＬＬｎ及びＥＬｎは、発音されるキーノートＫＮｎに
応じて、図９のキーフォローテーブルの変換特性に基づ
いて与えられる。この特性により、アコースティックピ
アノの弦配置と同様に、左右チャネルダイレクト音はキ
ーノートが高いほと右よりに、低いほど左よりに定位さ
れて発音され、共鳴音はキーノートが高音ほど高めに、
低音ほど低めに設定されることとなる。

【００６２】一方、ステップＳ６０３において、鍵情報
の変化が押鍵操作によるものでなく離鍵操作によるもの
であると判定された場合、離鍵されたキーノートがＲＡ
Ｍ１０３に登録されている押鍵中の各発音チャネルのキ
ーノートＫＮｎと比較されることによって、離鍵チャネ
ル“ｎ”が検索される（ステップＳ６１１）。

【００６３】そして、そのチャネルに対応するＲＡＭ１
０３上のゲートフラグＫＯｎが“０”に設定され、音源
１０４に対し離鍵指示がなされる（ステップＳ６１２）
。次に、図７のタイマ２処理につき説明する。ここでは
、音源１０４に対するエンベロープデータの設定が行わ
れる。

【００６４】ここでは、まず、ＲＡＭ１０３に設定され
たゲートフラグＫＯｎ（図６のステップＳ６０８参照）
と、Ａ／Ｄ変換器１１１及びバス１１４を介して入力さ
れるペダル１１０の踏み込み量を示すペダルデータＰＤ
とに基づいて、楽音の音量・音色を制御するためのエン
ベロープデータが計算される（ステップＳ７０１）。す
なわち、ゲートフラグＫＯｎが新たに“１”となった発
音チャネルについてエンベロープデータの作成が開始さ
れ、そのときの発音開始から消音までのＡＤＳＲ（アタ
ック、ディケイ、サスティーン、リリース）の各区間に
対応するレート値と目標レベルとからなるエンベロープ
の各値が、ペダルデータに基づいて可変制御される。

【００６５】そして、このようにして得られたエンベロ
ープデータが音源１０４に転送される（ステップＳ７０
２）。音源１０４は、これに基づいてエンベロープ信号
を発生し、生成される楽音の音量又は音色のエンベロー
プを制御する。

【００６６】続いて、図８のタイマ３処理について説明
する。ここでは、ＤＳＰ１０５に対するリバーブデプス
ＲＶＤ及びリバーブタイムＲＶＴの設定が行われる。ま
ず、Ａ／Ｄ変換器１１１からペダル１１０の踏み込み量
が、ＲＡＭ１０３上の変数であるペダルデータＰＤとし
て読み込まれる（ステップＳ８０１）。

【００６７】そして、このペダルデータＰＤが、前回読
込み時から変化しているか否かが判定される（ステップ
Ｓ８０２）。変化していなければ何も処理を行わず、タ
イマ３処理を終了する。

【００６８】ペダルデータＰＤに変化が生じていれば、
その値に応じてＲＯＭ１０２上のリバーブ用テーブルが
アクセスされ、対応するリバーブデプスＲＶＤ及びリバ
ーブタイムＲＶＴが読み出され、ＲＡＭ１０３に設定さ
れる（ステップＳ８０３）。図１０にリバーブ用テーブ
ルの変換特性の一例を示す。

【００６９】そして、このようにして得られたリバーブ
デプスＲＶＤ及びリバーブタイムＲＶＴが、ＤＳＰ１０
５内の係数メモリ（Ｐ）２０３（図２及び後述する図１
７参照）に転送される（ステップＳ８０４）。

【００７０】ここで、リバーブデプスＲＶＤ及びリバー
ブタイムＲＶＴは、図５で説明したように、コムフィル
タ５０３〜５１０及び乗算器５１１〜５２６に供給され
、これらが図１０に示されるテーブル特性に基づいてペ
ダル踏み込み量によって可変されることにより、異なる
残響音が得られる。すなわち、ペダル１１０の踏み込み
量が大きいほど、残響が深くかかり、残響時間も長くな
る。勿論、この特性は、任意に変更が可能である。

【００７１】次に、図１、図２又は図３のＤＳＰ１０５
の動作につき、図１１〜図１６の動作フローチャートと
に基づき説明する。なお、これらの動作は、図１又は図
２のＤＳＰ１０５が、プログラムメモリ２０１に記憶さ
れたマイクロプログラムを実行する処理として実現され
る。

【００７２】また、各動作フローチャートで、例えばＰ
（ＲＡＴ）は、図２の係数メモリ（Ｐ）２０３に格納さ
れており、名称がＲＡＴの係数（定数）の内容を示すも
のとする。同様に、例えばＷ（ＳＡＷ）、Ｔ（ＶＷ）は
、各々図２のワークメモリ（Ｗ）２０４及びアドレスオ
フセットメモリ（Ｔ）２０５に格納されており、名称が
ＳＡＷ、ＶＷの変数（定数でもよい）の内容を示すもの
とする。ここで、各メモリに格納されている係数（定数
）又は変数の各メモリ上でのアドレスと名称及び内容は
、図１７〜図１９に示される通りである。更に、Ｅ（Ｅ
Ａ）は、図２の遅延用メモリ（Ｅ）１０６のレジスタ（
ＥＡ）２２８のアドレス値で指定されるアドレス内容を
示すものとする。

【００７３】まず、図１１〜図１３の動作フローチャー
トを用いて、図３又は図４のリバーブ効果付加部３０８
の機能を実現するための、図１又は図２のＤＳＰ１０５
の動作につき説明する。

【００７４】図１１は、図４（ｂ）　の三角波ジェネレ
ータ部４０４の機能を実現するために、図１又は図２の
ＤＳＰ１０５によって実行される処理動作を示すもので
ある。まず、ワークメモリ（Ｗ）２０４から鋸波ＬＦＯ
出力ＳＡＷの内容（図１８参照）が読み出され、レジス
タ（Ａ０）２１４にセットされる（ステップＳ１１０１
）。なお、この値の初期値は任意の値でよい。

【００７５】次に、係数メモリ（Ｐ）２０３からＬＦＯ
レート対応値ＲＡＴの内容（図１７参照）が読み出され
て、レジスタ（Ａ１）２１５にセットされる（ステップ
Ｓ１１０２）。クメモリ（Ｗ）２０４に格納された三角
波ＬＦＯ出力ＴＲＩの内容がレジスタ（Ｍ１）２１３に
読み出される（ステップＳ１２０１）。

【００７６】そして、乗算器２１６において、上記レジ
スタ（Ｍ０）２１２の値とレジスタ（Ｍ１）２１３の値
とが乗算され、その乗算結果がレジスタ（ＭＲ）２２１
に得られる（ステップＳ１２０２）。これにより、図４
（ｂ）　の乗算器４１０の機能と等価な処理が実現され
る。

【００７７】これと共に、係数メモリ（Ｐ）２０３のＬ
ＦＯ用フィルタ係数１−Ｇ（値１から値Ｇを減算した値
）がレジスタ（Ｍ０）２１２に読み出され、また、ワー
クメモリ（Ｗ）２０４上の正弦波状ＬＦＯ出力ＳＩＮ（
図１８参照）がレジスタ（Ｍ１）２１３に読み出される
（同じくステップＳ１２０２）。

【００７８】次に、レジスタ（ＭＲ）２２１に得られて
いる三角波ＬＦＯ出力ＴＲＩに係数Ｇを乗算した結果が
加減算器２１７を介してレジスタ（ＡＲ）２２２に移さ
れる（ステップＳ１２０３）。

【００７９】また、乗算器２１６において、ステップＳ
１１０２でセットされたレジスタ（Ｍ０）２１２の値と
レジスタ（Ｍ１）２１３の値とが乗算され、その乗算結
果がレジスタ（ＭＲ）２２１に得られる（同じくステッ
プＳ１２０３）。これにより、図４（ｂ）　の乗算器４
１３の機能と等価な処理が実現される。

【００８０】続いて、加減算器２１７で、レジスタ（Ａ
Ｒ）２２２の値とレジスタ（ＭＲ）２２１の値とが加算
され、その加算結果が新たにレジスタ（ＡＲ）２２２に
セットされる（ステップＳ１２０４）。この内容は、更
にレジスタ（ＳＲ）２２４に格納される（ステップＳ１
２０５）。これにより、図４（ｂ）　の加算器４１１の
機能と等価な処理が実現される。

【００８１】このようにしてレジスタレジスタ（ＳＲ）
２２４に得られた値は、新たな正弦波状ＬＦＯ出力ＳＩ
Ｎとしてワークメモリ（Ｗ）２０４に格納される（ステ
ップＳ１２０６）。

【００８２】次に図１３は、図４（ｂ）　のビブラート
アドレス演算部４０６及び図４（ａ）　のビブラート演
算部の機能を実現するために、図１又は図２のＤＳＰ１
０５によって実行される処理動作を示すものである。

【００８３】まず、図３で説明したように、音源１０４
で生成され、ＤＳＰ１０５内のワークメモリ（Ｗ）２０
４（図２）に格納されたペダル効果送り音Ｅ（図１８参
照）がレジスタ（ＥＯ）２２９に読み出される。また、
加算器２２７で、サンプリングタイミング毎に制御回路
２０２から発生されるカウンタ値ＳＣに、アドレスオフ
セットメモリ（Ｔ）２０５から読み出されたビブラート
ライトアドレスオフセットＶＷ（図１９参照）が加算さ
れ、この加算値が書込みアドレスＶＷＡとしてレジスタ
（ＥＡ）２２８にセットされる（ステップＳ１３０１）
。

【００８４】次に、レジスタ（ＥＯ）２２９に読み出さ
れたペダル効果送り音Ｅが、遅延用メモリ（Ｅ）１０６
上のレジスタ（ＥＡ）２２８にセットされた書込みアド
レスＶＷＡに書き込まれる（ステップＳ１３０２）。こ
れにより、図４（ａ）　においてペダル効果送り音Ｅが
遅延用メモリ４０１へ書き込まれる機能と等価な処理が
実現される。

【００８５】次いで、係数メモリ（Ｐ）２０３に記憶さ
れているビブラート深さ係数ＦＭＤがレジスタ（Ｍ０）
２１２に読み出される。また、前述の図１２の処理によ
りワークメモリ（Ｗ）２０４に得られた正弦波状ＬＦＯ
出力ＳＩＮがレジスタ（Ｍ１）２１３に読み出される（
ステップＳ１３０３）。

【００８６】そして、乗算器２１６の値とレジスタ（Ｍ
１）２１３の値とが乗算され、その乗算結果がレジスタ
（ＭＲ）２２１に得られる（ステップＳ１３０４）。こ
れにより、図４（ｂ）　の乗算器４１４の機能と等価な
処理が実現される。

【００８７】次に、上記レジスタ（ＭＲ）２２１に得ら
れた乗算結果の整数部（上位ビット）が、加減算器２１
７及びレジスタ（ＡＲ）２２２を介してレジスタ（ＬＦ
）２３１に格納される。また、上記レジスタ（ＭＲ）２
２１の値は、ワークメモリ（Ｗ）２０４のアドレス０８
に補間用ＬＦＯデータＶＬとして格納される（図１８参
照）（以上、ステップＳ１３０５）。

【００８８】続いて、加算器２２７で、サンプリングタ
イミング毎に制御回路２０２から発生されるカウンタ値
ＳＣに、レジスタ（ＬＦ）２３１に読み出された上記乗
算結果の整数部が加算されて、一旦、レジスタ（ＥＲ）
２３２に保持され、更に、同じく加算器２２７で、上記
レジスタ（ＥＲ）２３２の値にアドレスオフセットメモ
リ（Ｔ）２０５から読み出されたビブラートリードアド
レスオフセットＶＲ（図１９参照）が加算され、この加
算値が読出しアドレスＶＲＡ２としてレジスタ（ＥＡ）
２２８にセットされる（ステップＳ１３０６）。これに
より、図４（ｂ）　の加算器４１５及び４１６の機能と
等価な処理が実現される。

【００８９】そして、上述のようにレジスタ（ＥＡ）２
２８にセットされた読出しアドレスＶＲＡ２で遅延用メ
モリ（Ｅ）１０６がアクセスされ、そのアドレスから前
回以前のサンプリングタイミングで書き込まれた波形デ
ータ（ステップＳ１３０２参照）が読み出され、レジス
タ（ＥＩ）２３０に格納される（ステップＳ１３０７）
。これにより、図４（ａ）　の遅延用メモリ４０１のア
ドレスＶＲＡ２からデータが読み出される機能と等価な
処理が実現される。

【００９０】更に、加算器２２７で、サンプリングタイ
ミング毎に制御回路２０２から発生されるカウンタ値Ｓ
Ｃに、レジスタ（ＬＦ）２３１に読み出されている前述
の乗算結果の整数部が加算されて、一旦、レジスタ（Ｅ
Ｒ）２３２に保持され、更に、同じく加算器２２７で、
上記レジスタ（ＥＲ）２３２の値にアドレスオフセット
メモリ（Ｔ）２０５から読み出されたビブラートリード
アドレスオフセットＶＲ＋１（図１９参照）が加算され
、この加算値が読出しアドレスＶＲＡ１としてレジスタ
（ＥＡ）２２８にセットされる（同じくステップＳ１３
０７）。これにより、図４（ｂ）　の加算器４１５及び
４１７の機能と等価な処理が実現される。

【００９１】そして、ステップＳ１３０７で、レジスタ
（ＥＩ）２３０に得られているアドレスＶＲＡ２からの
出力値がレジスタ（Ａ０）２１４に退避された後、上述
のようにレジスタ（ＥＡ）２２８にセットされた読出し
アドレスＶＲＡ１で遅延用メモリ（Ｅ）１０６がアクセ
スされ、そのアドレスから前回以前のサンプリングタイ
ミングで書き込まれた波形データ（ステップＳ１３０２
参照）が読み出され、レジスタ（ＥＩ）２３０に格納さ
れる（ステップＳ１３０８）。これにより、図４（ａ）
　の遅延用メモリ４０１のアドレスＶＲＡ１からデータ
が読み出される機能と等価な処理が実現される。

【００９２】このようにしてレジスタ（ＥＩ）２３０に
得られたアドレスＶＲＡ１からの出力はレジスタ（Ａ１
）２１５に格納される（ステップＳ１３０９）。次に、
加減算器２１７において、上述のようにレジスタ（Ａ１
）２１５に格納されたアドレスＶＲＡ２からの出力値が
減算され、その減算結果がレジスタ（ＡＲ）２２２に得
られる（ステップＳ１３１０）。これにより、図４（ａ
）　の減算器４０２の機能と等価な処理が実現される。

【００９３】このレジスタ（ＡＲ）２２２の内容は、更
にレジスタ（ＳＲ）２２４に格納される（ステップＳ１
３１１）。また、ステップＳ１３０５の処理でワークメ
モリ（Ｗ）２０４に格納された補間用ＬＦＯデータＶＬ
の小数部（下位ビット）がレジスタ（Ｍ０）２１２に読
み出される（同じくステップＳ１３１１）。

【００９４】そして、乗算器２１６において、上記レジ
スタ（Ｍ０）２１２の値とレジスタ（ＳＲ）２２４に得
られた差分値とが乗算され、その乗算結果がレジスタ（
ＭＲ）２２１に得られる（ステップＳ１３１２）。これ
により、図４（ａ）　の乗算器４０４の機能と等価な処
理が実現される。

【００９５】これと共に、ステップＳ１３０８において
レジスタ（Ａ０）２１４に格納されたアドレスＶＲＡ２
からの出力値がレジスタ（Ａ１）２１５に移される（同
じくステップＳ１３１２）。

【００９６】そして、加減算器２１７において、前記レ
ジスタ（ＭＲ）２２１の値と上記レジスタ（Ａ１）２１
５の値とが加算されて、その加算結果がレジスタ（ＡＲ
）２２２に得られる（ステップＳ１３１３）。これによ
り、図４（ａ）の乗算器４０３の機能と等価な処理が実
現される。

【００９７】そして、レジスタ（ＡＲ）２２２に得られ
た加算結果は、ワークメモリ（Ｗ）２０４のアドレス０
９にビブラート出力ＶＯとしてて格納される（図１８参
照）（ステップＳ１３１４）。

【００９８】以上のように、図１又は図２のＤＳＰ１０
５が、図１１〜図１３の動作フローチャートで示される
処理のプログラムをサンプリングタイミング毎に繰り返
すことにより、図３又は図４のビブラート効果付加部３
０７の機能が実現される。

【００９９】次に、図１４〜図１６の動作フローチャー
トを用いて、図３又は図５のリバーブ効果付加部３０８
の機能を実現するための、図１又は図２のＤＳＰ１０５
の動作につき説明する。

【０１００】図１４は、図５のオールパスフィルタ５０
１の機能を実現するために、図１又は図２のＤＳＰ１０
５によって実行される処理動作を示すものである。まず
、加算器２２７で、サンプリングタイミング毎に制御回
路２０２から発生されるカウンタ値ＳＣに、アドレスオ
フセットメモリ（Ｔ）２０５から読み出されたオールパ
スフィルタ５０１のリードアドレスオフセットＡＲ１（
図１９参照）が加算され、この加算値がアドレス値とし
てレジスタ（ＥＡ）２２８にセットされる（ステップＳ
１４０１）。

【０１０１】次に、上述のようにレジスタ（ＥＡ）２２
８にセットされたアドレス値で遅延用メモリ（Ｅ）１０
６がアクセスされ、そのアドレスから前回のサンプリン
グタイミングで書き込まれた波形データが読み出され、
レジスタ（ＥＩ）２３０に格納される（ステップＳ１４
０２）。

【０１０２】次いで、レジスタ（ＥＩ）２３０に格納さ
れた上述の波形値が、レジスタ（Ｍ１）２１３及びレジ
スタ（Ａ０）２１４に転送される。これと共に、係数値
０．５が係数メモリ（Ｐ）２０３から読み出され、レジ
スタ（Ｍ０）２１２にセットされる（以上、ステップＳ
１４０３）。

【０１０３】そして、乗算器２１６において、上述の係
数値０．５がセットされたレジスタ（Ｍ０）２１２の値
と、遅延用メモリ（Ｅ）１０６からの波形値がセットさ
れたレジスタ（Ｍ１）２１３の値とが乗算され、その値
がレジスタ（ＭＲ）２２１にセットされる（ステップＳ
１４０４）。

【０１０４】以上のステップＳ１４０１〜Ｓ１４０４の
動作によって、図５のオールパスフィルタ５０１におい
て、遅延素子５２９から１サンプリング周期前の波形値
が読み出され、乗算器５２９で乗算係数０．５が乗算さ
れる機能と等価な処理が実現される。

【０１０５】これと共に、ワークメモリ（Ｗ）２０４か
ら、前述のビブラート効果付加部３０７での処理によっ
て生成されたビブラート出力ＶＯが読み出され、レジス
タ（Ａ１）２１５にセットされる（同じくステップＳ１
４０４）。

【０１０６】次に、加減算器２１７において、上述のレ
ジスタ（Ａ１）２１５にセットされたビブラート出力Ｖ
Ｏの値に、前述の乗算値がセットされているレジスタ（
ＭＲ）２２１の値が加算され、この加算値がレジスタ（
ＡＲ）２２２にセットされる（ステップＳ１４０５）。そして、このレジスタの加算結果が、出力用のレジスタ
（ＳＲ）２２４に移される（ステップＳ１４０６）。こ
れにより、図５のオールパスフィルタ５０１の加算器５
３２の機能と等価な処理が実現される。

【０１０７】続いて、上記レジスタ（ＳＲ）２２４の値
がレジスタ（ＥＯ）２２９へ格納される。また、加算器
２２７において、サンプリングカウンタ値ＳＣにアドレ
スオフセットメモリ（Ｔ）２０５から読み込まれオール
パスフィルタ５０１のライトアドレスオフセットＡＷ１
が加算されて、レジスタ（ＥＡ）２２８にセットされる
（ステップＳ１４０７）。

【０１０８】これと共に、乗算器２１６で、係数値０．
５がセットされているレジスタ（Ｍ０）２１２の値とス
テップＳ１４０６でセットされたレジスタ（ＳＲ）２２
４の値とが乗算され、その値がレジスタ（ＭＲ）２２１
にセットされる（同じくステップＳ１４０７）。これに
より、図５のオールパスフィルタ５０１の乗算器５３１
での処理と等価な処理が実現される。

【０１０９】更に、前記ステップＳ１４０３でレジスタ
（Ａ０）２１４に格納された遅延用メモリ（Ｅ）１０６
からの前回のサンプリングタイミングの波形データが、
レジスタ（Ａ１）２１５に移される（同じくステップＳ
１４０７）。

【０１１０】次に、ステップＳ１４０７でレジスタ（Ｅ
Ｏ）２２９に設定された値が、ステップＳ１４０７で演
算されたレジスタ（ＥＡ）２２８に格納されている値を
アドレスとして、遅延用メモリ（Ｅ）１０６に格納され
る（ステップＳ１４０８）。これにより、図５のオール
パスフィルタ５０１の加算器５３２の出力が遅延素子５
２９に格納される機能と等価な処理が実現される。

【０１１１】また、加減算器２１７において、ステップ
Ｓ１４０７でレジスタ（Ａ１）２１５に設定された波形
データから、同じくレジスタ（ＭＲ）２２１に得られた
乗算結果が減算され、その結果がレジスタ（ＡＲ）２２
２に格納され（同じくステップＳ１４０８）、更に、そ
のレジスタ値が出力用のレジスタ（ＳＲ）２２４に移さ
れる（ステップＳ１４０９）。これにより、図５のオー
ルパスフィルタ５０１の加算器５３３での機能と等価な
処理が実現される。

【０１１２】最後に、上述のレジスタ（ＳＲ）２２４に
得られた出力結果が、データＡＯ１としてワークメモリ
（Ｗ）２０４に格納される（ステップＳ１４１０）。こ
れにより、図５のオールパスフィルタ５０１の出力信号
ＡＯ１が得られる。

【０１１３】以上のように、図１又は図２のＤＳＰ１０
５が、図１４の動作フローチャートで示される処理のプ
ログラムをサンプリングタイミング毎に繰り返すことに
より、図５のオールパスフィルタ５０１の機能が実現さ
れる。

【０１１４】次に、図５のオールパスフィルタ５０２の
機能を実現するためには、ＤＳＰ１０５が、オールパス
フィルタ５０２の出力ＡＯ１に対して、図１４の動作フ
ローチャートと同様の処理のプログラムを実行すればよ
く、これにより、ワークメモリ（Ｗ）２０４に出力ＡＯ
２が得られる（図１８参照）。

【０１１５】続いて、図１５は、図５のコムフィルタ５
０３の機能を実現するために、図１又は図２のＤＳＰ１
０５によって実行される処理動作を示すものである。ま
ず、加算器２２７で、サンプリングタイミング毎に制御
回路２０２から発生されるカウンタ値ＳＣに、アドレス
オフセットメモリ（Ｔ）２０５から読み出されたコムフ
ィルタ５０３の右チャンネルリードアドレスオフセット
ＣＲＲ１（図１９参照）が加算され、この加算値がアド
レス値としてレジスタ（ＥＡ）２２８にセットされる（
ステップＳ１５０１）。

【０１１６】次に、上述のようにレジスタ（ＥＡ）２２
８にセットされたアドレス値で遅延用メモリ（Ｅ）１０
６がアクセスされ、そのアドレスから前回のサンプリン
グタイミングで書き込まれた波形データが読み出され、
レジスタ（ＥＩ）２３０に右チャンネル用の波形データ
として格納される（ステップＳ１５０２）。

【０１１７】次いで加算器２２７で、サンプリングタイ
ミング毎に制御回路２０２から発生されるカウンタ値Ｓ
Ｃに、アドレスオフセットメモリ（Ｔ）２０５から読み
出されたコムフィルタ５０３の左チャンネルリードアド
レスオフセットＣＬＲ１が加算され、この加算値がアド
レス値としてレジスタ（ＥＡ）２２８にセットされる（
ステップＳ１５０３）。

【０１１８】また、ステップＳ１５０３でレジスタ（Ｅ
Ｉ）２３０にセットされた右チャンネル用の波形データ
がレジスタ（Ｍ０）２１２に移されると共に、ワークメ
モリ（Ｗ）２０４の図１８に示されるアドレス０Ｃにコ
ムフィルタ５０３の右チャネル用出力ＣＲＯ１として格
納される（同じくステップＳ１５０３）。これにより、
図５のコムフィルタ５０３の遅延用素子５３４から右チ
ャネル用出力ＣＲＯ１が出力される機能と等価な処理が
実現される。

【０１１９】更に、係数メモリ（Ｐ）２０３からリバー
ブタイムＲＶＴが読み出され（図１７参照）、レジスタ
（Ｍ１）２１３にセットされる（同じくステップＳ１５
０３）。

【０１２０】次に、ステップＳ１５０３でレジスタ（Ｅ
Ａ）２２８にセットされた左チャンネル用のアドレス値
で遅延用メモリ（Ｅ）１０６がアクセスされ、そのアド
レスから前回のサンプリングタイミングで書き込まれた
波形データが読み出され、レジスタ（ＥＩ）２３０に左
チャンネル用の波形データとして格納される（ステップ
Ｓ１５０４）。

【０１２１】次いで、乗算器２１６で、ステップＳ１５
０３でレジスタ（Ｍ０）２１２にセットされた右チャン
ネル用の波形データと、同じくレジスタ（Ｍ１）２１３
にセットされたリバーブタイムＲＶＴとが乗算され、そ
の乗算結果がレジスタ（ＭＲ）２２１に格納される（ス
テップＳ１５０４）。これにより、図５のコムフィルタ
５０３の乗算器５３５の機能と等価な処理が実現される
。

【０１２２】これと共に、ワークメモリ（Ｗ）２０４に
格納されているオールパスフィルタ５０２（図５）の出
力ＡＯ２がレジスタ（Ａ１）２１５に読み出される（同
じくステップＳ１５０４）。

【０１２３】次に、ステップＳ１５０４でレジスタ（Ｅ
Ｉ）２３０にセットされた左チャンネル用の波形データ
が、ワークメモリ（Ｗ）２０４の図１８に示されるアド
レス１４にコムフィルタ５０３の左チャンネル用出力Ｃ
ＬＯ１として格納される（ステップＳ１５０５）。これ
により、図５のコムフィルタ５０３の遅延用素子５３４
から左チャンネル用出力ＣＬＯ１が出力される機能と等
価な処理が実現される。

【０１２４】また、加減算器２１７において、ステップ
Ｓ１５０４でレジスタ（ＭＲ）２２１に得られた乗算結
果と、ステップＳ１５０４でレジスタ（Ａ１）２１５に
格納されたオールパスフィルタ５０２の出力ＡＯ２が加
算され、その加算結果がレジスタ（ＡＲ）２２２に得ら
れる（ステップＳ１５０３）。そして、そのレジスタ値
が出力用のレジスタ（ＳＲ）２２４に格納される（ステ
ップＳ１５０６）。これにより、図５のコムフィルタ５
０３の加算器５３６の機能と等価な処理が実現される。

【０１２５】続いて、加算器２２７において、サンプリ
ングカウンタ値ＳＣにアドレスオフセットメモリ（Ｔ）
２０５から読み出されたコムフィルタ５０３のライトア
ドレスオフセットＣＷ１が加算され、レジスタ（ＥＡ）
２２８にセットされる。また、レジスタ（ＳＲ）２２４
に格納された前述の加算結果がレジスタ（ＥＯ）２２９
へ格納される（ステップＳ１５０７）。

【０１２６】そして、上記レジスタ（ＥＯ）２２９に設
定された値が、上記レジスタ（ＥＡ）２２８に格納され
た値をアドレスとして遅延用メモリ（Ｅ）１０６に格納
される（ステップＳ１５０８）。これにより、図５のコ
ムフィルタ５０３の加算器５３６の出力が遅延用素子５
３４に格納される機能と等価な処理が実現される。

【０１２７】以上のように、図１又は図２のＤＳＰ１０
５が、図１５の動作フローチャートで示される処理のプ
ログラムをサンプリングタイミング毎に繰り返すことに
より、図５のコムフィルタ５０３の機能が実現される。

【０１２８】次に、図５の他のコムフィルタ５０４〜５
１０機能を実現するためには、ＤＳＰ１０５が、オール
パスフィルタ５０２の出力ＡＯ２に対して、図１５の動
作フローチャートと同様の処理のプログラムを実行すれ
ばよく、これにより、ワークメモリ（Ｗ）２０４に各コ
ムフィルタ右チャネル用出力ＣＲＯ２〜ＣＲＯ８及び同
じく左チャンネル用出力ＣＬＯ２〜ＣＬＯ８が得られる
（図１８参照）。

【０１２９】最後に、図１６は、図５の乗算器５１１〜
５１８及び累算器５２７による累算機能を実現するため
に、図１又は図２のＤＳＰ１０５によって実行される処
理動作を示すものである。

【０１３０】まず、係数メモリ（Ｐ）２０３から各コム
フィルタからの各チャネル出力に掛けられる重み付け係
数に相当するリバーブデプスＲＶＤが読み出され、レジ
スタ（Ｍ０）２１２にセットされる。また、ワークメモ
リ（Ｗ）２０４から、図１５の動作フローチャートに基
づいて求まっているコムフィルタ５０３の右チャネル用
出力ＣＲＯ１が読み出され、レジスタ（Ｍ１）２１３に
セットされる（以上、ステップＳ１６０１）。

【０１３１】次に、乗算器２１６で、レジスタ（Ｍ０）
２１２にセットされたリバーブデプスＲＶＤと、レジス
タ（Ｍ１）２１３にセットされたコムフィルタ５０３の
右チャネル用出力ＣＲＯ１とが乗算され、その乗算結果
がレジスタ（ＭＲ）２２１にセットされる（ステップＳ
１６０２）。これにより、図５の乗算器５１１の機能と
等価な処理が実現される。

【０１３２】また、ワークメモリ（Ｗ）２０４から、コ
ムフィルタ５０４の右チャネル用出力ＣＲＯ２がレジス
タ（Ｍ１）２１３に読み出される（同じくステップＳ１
６０２）。

【０１３３】続いて、レジスタ（ＭＲ）２２１の内容が
レジスタ（ＡＲ）２２２に移された後に、乗算器２１６
で、上記レジスタ（Ｍ１）２１３にセットされたコムフ
ィルタ５０４の右チャネル用出力ＣＲＯ２に、レジスタ
（Ｍ０）２１２にセットされているリバーブデプスＲＶ
Ｄが乗算され、その乗算結果がレジスタ（ＭＲ）２２１
に得られる（ステップＳ１６０３）。これにより、図５
の乗算器５１２の機能と等価な処理が実現される。

【０１３４】以下、図５の各コムフィルタ５０５〜５１
０の右チャネル用出力ＣＲＯ３〜ＣＲＯ８についても、
同様にしてリバーブデプスＲＶＤが乗算される。そして
、レジスタ（ＭＲ）２２１に得られた各乗算結果は、加
減算器２１７において、レジスタ（ＡＲ）２２２に得ら
れている累算値に順次累算され、新たなレジスタ（ＡＲ
）２２２の値とされる（ステップＳ１６０４〜Ｓ１６１
０）。このようにして、図５の乗算器５１３〜５１８の
機能及び累算器５２７の機能と等価な処理が実現される
。

【０１３５】コムフィルタ５０３〜５１０の各右チャネ
ル用出力ＣＲＯ１〜ＣＲＯ８にリバーブデプスＲＶＤが
重み付けがなされ、それらの累算結果がレジスタ（ＡＲ
）２２２に得られたら、その内容が出力用のレジスタ（
ＳＲ）２２４に移され（ステップＳ１６１１）、レジス
タ（ＳＲ）２２４の内容がワークメモリ（Ｗ）２０４の
図１８のアドレス１Ｄにリバーブ右チャネル用出力ＲＯ
Ｔとして格納される（ステップＳ１６１２）。

【０１３６】そして、このリバーブ右チャネル用出力Ｒ
ＯＴは、信号出力用のレジスタ（ＯＲ）２２５に設定さ
れることにより、図３のリバーブ効果付加部３０８から
のリバーブ右チャネル用出力ＲＯＴとして出力される（
ステップＳ１６１３）。

【０１３７】以上の様に、図１又は図２のＤＳＰ１０５
が、図１６の動作フローチャートで示される処理のプロ
グラムをサンプリングタイミング毎に繰り返すことによ
り、図５の乗算器５１１〜５１８及び累算器５２７によ
る累算機能が実現される。

【０１３８】次に、図５の乗算器５１９〜５２６及び累
算器５２８による累算機能を実現するためには、ＤＳＰ
１０５が、コムフィルタ５０３〜５１０の各左チャンネ
ル用出力ＣＬＯ１〜ＣＬＯ８に対して、図１６の動作フ
ローチャートと同様の処理のプログラムを実行すれば良
く、これにより、ワークメモリ（Ｗ）２０４の図１８の
アドレス１Ｅにリバーブ左チャネル出力ＬＯＴが得られ
、信号出力用のレジスタ（ＯＲ）２２５に設定されるこ
とにより、図３のリバーブ効果付加部３０８からのリバ
ーブ左チャネル出力ＬＯＴとして出力される。

【０１３９】以上のように、図１又は図２のＤＳＰ１０
５が、図１４〜図１６の動作フローチャートで示される
処理のプログラムをサンプリングタイミング毎に繰り返
すことにより、図３又は図５のリバーブ効果付加部３０
８の機能が実現される。

【０１４０】最後に、図３の加算器３０９及び３１０の
機能を実現するための、図１又は図２のＤＳＰ１０５の
動作につき説明する。すなわち、図２のＤＳＰ１０５で
、まず、前述のように、音源１０４からＤＳＰ１０５内
のワークメモリ（Ｗ）２０４に得られている右チャンネ
ルダイレクト音Ｒがレジスタ（Ａ０）２１４に読み出さ
れ、前述の図１６の処理により同じくワークメモリ（Ｗ
）２０４に得られたリバーブ右チャネル用出力ＲＯＴが
レジスタ（Ａ１）２１５に読み出される。そして、加減
算器２１７において、両レジスタの内容が加算され、そ
の加算結果がレジスタ（ＡＲ）２２２及びレジスタ（Ｓ
Ｒ）２２４を介してワークメモリ（Ｗ）２０４のアドレ
ス１Ｆに右チャネル楽音出力ＲＯＵＴとして格納された
後、出力レジスタ（ＯＲ）２２５に転送され、同レジス
タから図１のＤ／Ａ変換器１０７に出力される。これにより、図３の加算器３０９の機能と等価な処理が
実現される。

【０１４１】左チャンネルに対しても同様にして、ワー
クメモリ（Ｗ）２０４上の音源１０４からの左チャンネ
ルダイレクト音Ｌとリバーブ左チャンネル出力ＬＯＴと
加減算器２１７で加算され、その加算結果がワークメモ
リ（Ｗ）２０４のアドレス２０に左チャネル楽音出力Ｌ
ＯＵＴとして格納された後、出力レジスタ（ＯＲ）２２
５に転送され、同レジスタから図１のＤ／Ａ変換器１０
７に出力される。これにより、図３の加算器３１０の機
能と等価な処理が実現される。

【０１４２】以上の実施例においては、ビブラート効果
の深さの変化幅を制御するビブラート深さ係数ＦＭＤの
値と、ビブラート効果の速さの変化幅を制御するＬＦＯ
レート対応値ＲＡＴの値とが、演奏情報のキーノートに
基づいて検出されるコードの種類に応じて自動的に変化
され、設定されるように構成されている。すなわち、鍵
盤によるコード音の押鍵操作に連動してビブラート効果
の深さや速さが変化するように構成されている。これに
対して、ビブラート深さ係数ＦＭＤの値とＬＦＯレート
対応値ＲＡＴの値とが、リバーブ効果の場合と同様にペ
ダルの踏み込み量に応じて変化するように構成されても
よい。このように構成される場合の他の実施例の具体的
な動作につき、以下に説明する。

【０１４３】まず、構成については、上述の実施例にお
ける図１〜図５の構成と全く同様である。次に、具体的
な動作については、図６〜図８のＣＰＵの動作フローチ
ャートで説明した処理のうち、図６のタイマ１処理の破
線Ｓ６００で囲まれたステップＳ６０４、Ｓ６０５、及
びＳ６０６の処理は実行されず、また、図８のタイマ３
処理が図２０のタイマ３処理で置き換えられる。以下に
、この部分の動作について説明する。なお、上述した実
施例と同一の部分については構成、動作ともに説明は省
略する。

【０１４４】図２０に示す他の実施例におけるタイマ３
処理では、ステップＳ２００１〜Ｓ２００３までの処理
は、図８に示した一実施例のタイマ３処理におけるステ
ップＳ８０３〜Ｓ８０３までの処理と同一である。

【０１４５】図２０のステップＳ２００３においては、
前述の一実施例で述べたように、ペダルデータＰＤの変
化した値に応じてＲＯＭ１０２上のリバーブ用テーブル
がアクセスされ、対応するリバーブデプスＲＶＤ及びリ
バーブタイムＲＶＴが読み出され、ＲＡＭ１０３に設定
される。

【０１４６】そして、同じくペダルデータＰＤの変化し
た値に応じて、ＲＯＭ１０２上の特には図示しないビブ
ラート用テーブルがアクセスされ、対応するビブラート
深さ係数ＦＭＤ及びＬＦＯレート対応値ＲＡＴが読み出
され、ＲＡＭ１０３に設定される（ステップＳ２００４
）。このビブラート用テーブルは、図１０に示したリバ
ーブ用テーブルと同様なテーブルであり、ビブラート深
さ係数ＦＭＤを同図のリバーブデプスＲＶＤに、ＬＦＯ
レート対応値ＲＡＴを同図のリバーブタイムＲＶＴに対
応させて構成されたものである。

【０１４７】次に、このようにして、上記ステップＳ２
００３及びＳ２００４で得られたリバーブデプスＲＶＤ
、リバーブタイムＲＶＴ、ビブラート深さ係数ＦＭＤ及
びＬＦＯレート対応値ＲＡＴが、ＤＳＰ１０５内の係数
メモリ（Ｐ）２０３に転送される（ステップＳ２００５
）。

【０１４８】ここで、リバーブデプスＲＶＤ及びリバー
ブタイムＲＶＴは、図５で説明したように、コムフィル
タ５０３〜５１０及び乗算器５１１〜５２６に供給され
、これらが図１０に示されるテーブル特性に基づいてペ
ダル踏み込み量によって可変されることにより、異なる
残響音が得られる。すなわち、ペダル１１０の踏み込み
量が大きいほど、残響が深くかかり、残響時間も長くな
ることは、前述の一実施例でも述べた通りである。

【０１４９】また、ビブラート深さ係数ＦＭＤ及びＬＦ
Ｏレート対応値ＲＡＴは、図４で説明したように、ビブ
ラートアドレス演算部４０６の乗算器４１４及び三角波
ジェネレータ部４０４の加算器４０８に供給され、これ
が上述した図１０のリバーブ用テーブルと同様なビブラ
ート用テーブルで定まるテーブル特性に基づいてペダル
踏み込み量によって可変されることにより、異なる揺ら
ぎ効果が得られる。すなわち、ペダル１１０の踏み込み
量が大きいほど、揺らぎが深くかかり、揺らぎ時間も長
くなる。この場合、右ペダルでビブラート効果を、左ペ
ダルでリバーブ効果を制御するようにしてもよい。勿論
、その逆でもよい。

【０１５０】このように、上述の他の実施例によれば、
ペダル１１０からの踏み込み量の情報によってビブラー
ト効果の制御を実現できる。なお、この実施例における
、図１、図２又は図３のＤＳＰ１０５の動作についても
、図１１〜図１６の動作フローチャートとに基づき説明
したものと全く同様である。

【０１５１】

【発明の効果】本発明によれば、残響音発生手段におい
て残響音を発生するために使用される音源手段からの原
楽音信号を変調手段によって変調することにより、操作
手段を用いてアコースティックピアノのペダル効果と同
様に、共鳴音に揺らぎやうねりの効果を付加することが
可能となる。

【０１５２】従って、鍵操作によっても揺らぎやうねり
を伴った共鳴音効果を得ることが可能となり、また、よ
りリアルで心地よいペダル効果を得ることが可能となる
。

【図面の簡単な説明】

【図１】本発明の一実施例の全体構成図である。

【図２】ＤＳＰの構成図である。

【図３】音源、ＤＳＰの動作原理ブロック図である。

【図４】ビブラート効果付加部の動作原理ブロック図で
ある。

【図５】リバーブ効果付加部の動作原理ブロック図であ
る。

【図６】ＣＰＵのタイマ１処理の動作フローチャートで
ある。

【図７】ＣＰＵのタイマ２処理の動作フローチャートで
ある。

【図８】ＣＰＵのタイマ３処理の動作フローチャートで
ある。

【図９】キーフォローテーブルを示した図である。

【図１０】リバーブ用テーブルを示した図である。

【図１１】三角波ジェネレータ部の動作フローチャート
である。

【図１２】ＬＰＦ部の動作フローチャートである。

【図１３】ビブラート演算部の動作フローチャートであ
る。

【図１４】リバーブ効果付加部のオールパスフィルタの
機能を実現するＤＳＰの動作フローチャートである。

【図１５】リバーブ効果付加部のコムフィルタの機能を
実現するＤＳＰの動作フローチャートである。

【図１６】リバーブ効果付加部での右チャネル累算動作
を実現するＤＳＰの動作フローチャートである。

【図１７】係数メモリマップを示した図である。

【図１８】ワークメモリマップを示した図である。

【図１９】アドレスオフセットメモリマップを示した図
である。

【図２０】ＣＰＵのタイマ３処理の他の実施例の動作フ
ローチャートである。

【符号の説明】

１０１　　ＣＰＵ１０２　　ＲＯＭ１０３　　ＲＡＭ１０４　　音源１０５　　ＤＳＰ１０６　　遅延用メモリ１０８　　鍵盤１１０　　ペダル

Claims

【特許請求の範囲】

【請求項１】　　演奏情報に応じて楽音信号を発生する
音源手段と、前記音源手段から発生される原楽音信号の
周波数又は位相のいずれか一方を変調する変調手段と、
該変調手段により変調された楽音信号に対し残響効果を
付加して残響音を発生する残響音発生手段と、演奏者に
よる操作に基づいて前記残響音の音量を制御するための
操作情報を発生する操作手段と、該操作手段からの操作
情報に従って前記残響音発生手段で発生される残響音の
音量を制御する残響音量制御手段と、前記残響音発生手
段で発生される残響音を前記音源手段から発生される原
楽音信号に加算し、楽音出力信号として出力する加算手
段と、を有することを特徴とするペダル効果付加装置を
内蔵した電子楽器。
【請求項２】　　前記残響音発生手段で発生される残響
音の残響時間を前記操作手段からの操作情報に従って制
御する残響時間制御手段を更に有することを特徴とする
請求項１記載のペダル効果付加装置を内蔵した電子楽器
。
【請求項３】　　前記変調手段により変調される楽音信
号の変調特性を前記操作手段からの操作情報に従って制
御する変調特性制御手段を更に有することを特徴とする
請求項１又は２記載のペダル効果付加装置を内蔵した電
子楽器。
【請求項４】　　前記変調手段により変調される楽音信
号の変調特性を前記演奏情報に従って制御する変調特性
制御手段を更に有することを特徴とする請求項１又は２
記載のペダル効果付加装置を内蔵した電子楽器。
【請求項５】　　前記変調特性制御手段が前記変調特性
の制御に使用する前記演奏情報は、演奏された和音コー
ドの種類を示す情報であることを特徴とする請求項４記
載のペダル効果付加装置を内蔵した電子楽器。
【請求項６】　　前記操作手段はペダル操作手段である
ことを特徴とする請求項１、２、３、４又は５記載のペ
ダル効果付加装置を内蔵した電子楽器。
【請求項７】　　前記演奏情報を発生するための鍵盤を
更に有することを特徴とする請求項１、２、３、４、５
又は６記載のペダル効果付加装置を内蔵した電子楽器。