JPH0421427B2 - - Google Patents
Info
- Publication number
- JPH0421427B2 JPH0421427B2 JP60120648A JP12064885A JPH0421427B2 JP H0421427 B2 JPH0421427 B2 JP H0421427B2 JP 60120648 A JP60120648 A JP 60120648A JP 12064885 A JP12064885 A JP 12064885A JP H0421427 B2 JPH0421427 B2 JP H0421427B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- counter
- processing device
- digital processing
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、静止形電力変換装置を構成するス
イツチング素子の点弧制御をマイクロコンピユー
タの如きデイジタル処理装置を用いて行なうため
のデイジタル位相制御装置、特に前記静止形電力
変換装置の電源から取り出してくる同期信号とし
ての多相交流の同期位相の異常検出機能を備えた
デイジタル位相制御装置に関する。
イツチング素子の点弧制御をマイクロコンピユー
タの如きデイジタル処理装置を用いて行なうため
のデイジタル位相制御装置、特に前記静止形電力
変換装置の電源から取り出してくる同期信号とし
ての多相交流の同期位相の異常検出機能を備えた
デイジタル位相制御装置に関する。
最近は、かかる位相制御をアナログ式にて行な
うアナログ位相制御装置にかわり、これをマイク
ロコンピユータの如き処理装置を用いてデイジタ
ル的に行なうデイジタル位相制御装置が用いられ
るようになつて来た。
うアナログ位相制御装置にかわり、これをマイク
ロコンピユータの如き処理装置を用いてデイジタ
ル的に行なうデイジタル位相制御装置が用いられ
るようになつて来た。
このような位相制御装置においては、静止形電
力変換装置の電源から取り出してくる同期信号と
しての多相交流の同期位相に異常が生じると制御
（点弧）パルス出力時点のずれ、または制御パル
スの欠相の如き問題が生じるにもかゝわらず、従
来はこのような検出機能が全く無く、そのために
は特別なハードウエアが必要になるという問題が
あつた。したがつて、この発明は、静止形電力変
換装置の電源から取り出してくる同期信号として
の多相交流の同期位相の異常検出機能を簡単かつ
安価にデイジタル位相制御装置に付与することを
目的とする。
力変換装置の電源から取り出してくる同期信号と
しての多相交流の同期位相に異常が生じると制御
（点弧）パルス出力時点のずれ、または制御パル
スの欠相の如き問題が生じるにもかゝわらず、従
来はこのような検出機能が全く無く、そのために
は特別なハードウエアが必要になるという問題が
あつた。したがつて、この発明は、静止形電力変
換装置の電源から取り出してくる同期信号として
の多相交流の同期位相の異常検出機能を簡単かつ
安価にデイジタル位相制御装置に付与することを
目的とする。
デイジタル処理装置に、静止形電力変換装置の
電源から取り出してくる同期信号としての多相交
流の同期位相の推移の上限値および相間位相差を
それぞれ正常値と比較してその異常を検出する検
出機能を付与する。
電源から取り出してくる同期信号としての多相交
流の同期位相の推移の上限値および相間位相差を
それぞれ正常値と比較してその異常を検出する検
出機能を付与する。
デイジタル処理装置は、各相対応の同期位相角
検出用カウンタから、各相の１周期にわたる位相
角の推移を取り込み、監視して、それが所定の上
限値を超えたとき、又は各相間の位相差が所定の
正常値を外れたとき、そのことを検出して、同期
信号異常と判断し、異常に対処する処理を行うわ
けである。
検出用カウンタから、各相の１周期にわたる位相
角の推移を取り込み、監視して、それが所定の上
限値を超えたとき、又は各相間の位相差が所定の
正常値を外れたとき、そのことを検出して、同期
信号異常と判断し、異常に対処する処理を行うわ
けである。
第１図はこの発明の実施例を示すブロツク図で
あり、第２図はデイジタル位相制御方式が適用さ
れる三相サイリスタ変換器主回路を示す概要図で
ある。なお、この三相サイリスタ変換器は第２図
の如く、三相ブリツジ結線された６つのサイリス
タＵ〜Ｚより構成されており、直流出力端子は
Ｐ、Ｎで示されている。
あり、第２図はデイジタル位相制御方式が適用さ
れる三相サイリスタ変換器主回路を示す概要図で
ある。なお、この三相サイリスタ変換器は第２図
の如く、三相ブリツジ結線された６つのサイリス
タＵ〜Ｚより構成されており、直流出力端子は
Ｐ、Ｎで示されている。
第１図において、１（１1〜１3）は第２図の交
流側端子Ｒ、Ｓ、Ｔから図示されない変成器を介
して取り出される線間電圧Vsに対し、その電圧
が正の期間のみ同期電圧パルスを出力する波形整
形回路、２（２1〜２3）は同期信号位相角検出用
カウンタであり、前述の同期電圧パルスの立上が
りごとにリセツトされる。任意の時点における位
相角は、このカウンタ２の内容を読み込めば時間
換算値として得られる。このカウンタ２の基準と
なるクロツクパルスは、マイクロコンピユータの
如きデイジタル処理装置（CPU）３より供給さ
れる。また、このカウンタ２はエンドレスカウン
タであり、同期電圧パルスがなくなつた場合でも
基準クロツクパルスのカウントを継続し、オーバ
ーフローすれば自動的に初期値よりカウントを繰
り返すようになつている。４は位相器カウンタ内
蔵の比較器であり、CPU３からの制御パルスVp
の出力時点にリセツトされ、次回制御パルス出力
時点の時間換算値をCPU３より渡されており、
これと自分自身のカウント値が一致する時点にお
いて、CPU３に対して割込み信号を発する。
CPU３はこれを受けて制御パルスVpを出力す
る。つまりカウンタ兼比較器４は、CPU３から
の制御パルスVpの出力時点にリセツトされる。
流側端子Ｒ、Ｓ、Ｔから図示されない変成器を介
して取り出される線間電圧Vsに対し、その電圧
が正の期間のみ同期電圧パルスを出力する波形整
形回路、２（２1〜２3）は同期信号位相角検出用
カウンタであり、前述の同期電圧パルスの立上が
りごとにリセツトされる。任意の時点における位
相角は、このカウンタ２の内容を読み込めば時間
換算値として得られる。このカウンタ２の基準と
なるクロツクパルスは、マイクロコンピユータの
如きデイジタル処理装置（CPU）３より供給さ
れる。また、このカウンタ２はエンドレスカウン
タであり、同期電圧パルスがなくなつた場合でも
基準クロツクパルスのカウントを継続し、オーバ
ーフローすれば自動的に初期値よりカウントを繰
り返すようになつている。４は位相器カウンタ内
蔵の比較器であり、CPU３からの制御パルスVp
の出力時点にリセツトされ、次回制御パルス出力
時点の時間換算値をCPU３より渡されており、
これと自分自身のカウント値が一致する時点にお
いて、CPU３に対して割込み信号を発する。
CPU３はこれを受けて制御パルスVpを出力す
る。つまりカウンタ兼比較器４は、CPU３から
の制御パルスVpの出力時点にリセツトされる。
第３図は第１図における正常時の動作を説明す
るための各部波形図で、ａは波形整形回路１に入
力される同期信号電圧（静止形電力変換装置の電
源RSTより取り込まれた３相交流電圧）、ｂは同
期電圧パルス、ｃは同期カウンタ２の出力波形を
それぞれ示している。なお、ｃのカウンタ出力は
デイジタル量であるが、わかり易くするためにア
ナログ的に示している。
るための各部波形図で、ａは波形整形回路１に入
力される同期信号電圧（静止形電力変換装置の電
源RSTより取り込まれた３相交流電圧）、ｂは同
期電圧パルス、ｃは同期カウンタ２の出力波形を
それぞれ示している。なお、ｃのカウンタ出力は
デイジタル量であるが、わかり易くするためにア
ナログ的に示している。
すなわち、同期信号の各相の位相差関係は、ど
の相が最も進んでいるかによつて三通りの場合が
考えられるが、どの位相関係の状態においても位
相差は必ず120°el（電気角）または240°elである。
また、同期信号の零クロス点を基準に考えると、
位相角は360°el以下である。したがつて、同期信
号が正常である限り、同期カウンタ２は必ず
360°elごとにリセツトされ、同期信号間の位相差
は120°elまたは240°elであり、各相の位相差は
360°elを越えることはない筈であり、これらの関
係が成り立たないときに異常と判定する、という
のがこの発明の原理である。
の相が最も進んでいるかによつて三通りの場合が
考えられるが、どの位相関係の状態においても位
相差は必ず120°el（電気角）または240°elである。
また、同期信号の零クロス点を基準に考えると、
位相角は360°el以下である。したがつて、同期信
号が正常である限り、同期カウンタ２は必ず
360°elごとにリセツトされ、同期信号間の位相差
は120°elまたは240°elであり、各相の位相差は
360°elを越えることはない筈であり、これらの関
係が成り立たないときに異常と判定する、という
のがこの発明の原理である。
ここで、同期信号の三相中の一相が欠相した場
合を考えると、第１図に示す同期カウンタ２のリ
セツト信号がなくなりカウンタのリセツト動作は
行なわれなくなるが、クロツクパルスがあるため
カウント動作はエンドレスに継続する。従つて、
欠相した相の同期カウンタはやがて360°el相当の
カウント値を越えた値となる。このため、今回の
制御パルス出力時点での位相角の検出をこの同期
カウンタを用いて行なう時点になると、位相角が
360°elより大きい値になつていることから、同期
信号異常が検出される。第４図Ａはこの場合の同
期カウンタの動きを示すもので、破線は欠相した
相の同期カウンタの正常時の動きを示しており、
α360は360°el相当のカウント値、αnaxは同期カウン
タのオーバーフローする直前の値である。
合を考えると、第１図に示す同期カウンタ２のリ
セツト信号がなくなりカウンタのリセツト動作は
行なわれなくなるが、クロツクパルスがあるため
カウント動作はエンドレスに継続する。従つて、
欠相した相の同期カウンタはやがて360°el相当の
カウント値を越えた値となる。このため、今回の
制御パルス出力時点での位相角の検出をこの同期
カウンタを用いて行なう時点になると、位相角が
360°elより大きい値になつていることから、同期
信号異常が検出される。第４図Ａはこの場合の同
期カウンタの動きを示すもので、破線は欠相した
相の同期カウンタの正常時の動きを示しており、
α360は360°el相当のカウント値、αnaxは同期カウン
タのオーバーフローする直前の値である。
第４図Ａにおいて、○イの期間にの相が欠相し
たと考えると、相の同期カウンタは360°elを越
えてカウントを継続し、○ロの期間において同期信
号異常が検出される。この検出は、必ず○ロの期間
で行なわれる。カウンタ兼比較器４は、今回の点
弧パルス出力時点からの経過時間とCPU３にて
演算した今回点弧パルスから次回点弧パルス出力
時点までの時間間隔を比較し一致した時点が次回
の点弧パルス出力時点であり、CPU３に対し点
弧パルス出力のための割り込み信号を発生させ
る。
たと考えると、相の同期カウンタは360°elを越
えてカウントを継続し、○ロの期間において同期信
号異常が検出される。この検出は、必ず○ロの期間
で行なわれる。カウンタ兼比較器４は、今回の点
弧パルス出力時点からの経過時間とCPU３にて
演算した今回点弧パルスから次回点弧パルス出力
時点までの時間間隔を比較し一致した時点が次回
の点弧パルス出力時点であり、CPU３に対し点
弧パルス出力のための割り込み信号を発生させ
る。
第４図Ａの○イの期間で同期信号が欠相しても、
○イの期間では、点弧位相角は正しい値であり、こ
れを基に点弧パルス間隔一定制御を行つても、○ロ
の期間より前では、正しい位相制御が行なえる。
○イの期間では、点弧位相角は正しい値であり、こ
れを基に点弧パルス間隔一定制御を行つても、○ロ
の期間より前では、正しい位相制御が行なえる。
次に、同期信号電圧の陥没が発生すると、同期
カウンタのリセツト動作が本来の同期信号電圧の
零クロス点以外で行なわれる。第４図Ｂはこの場
合のカウンタの動きを示しており、破線は正常な
場合の同期カウンタの動きである。同図Ｂの○イの
時点で同期信号電圧の陥没が発生すると、同期カ
ウンタは360°elを越えてカウントはしないが各相
間の位相差が乱れるため同期信号異常となる。も
し、○ロの期間に異常が検出されなかつたとして
も、○ハの期間では復帰しているため、特に問題と
なることはない。同期信号の欠相は、如何なる時
点で発生するかは予測できず、偶然第４図Ｂのよ
うに問題とならない場合もあるが、第４図Ａの可
能性もあり、異常検出機能は必要である。
カウンタのリセツト動作が本来の同期信号電圧の
零クロス点以外で行なわれる。第４図Ｂはこの場
合のカウンタの動きを示しており、破線は正常な
場合の同期カウンタの動きである。同図Ｂの○イの
時点で同期信号電圧の陥没が発生すると、同期カ
ウンタは360°elを越えてカウントはしないが各相
間の位相差が乱れるため同期信号異常となる。も
し、○ロの期間に異常が検出されなかつたとして
も、○ハの期間では復帰しているため、特に問題と
なることはない。同期信号の欠相は、如何なる時
点で発生するかは予測できず、偶然第４図Ｂのよ
うに問題とならない場合もあるが、第４図Ａの可
能性もあり、異常検出機能は必要である。
この発明によれば、デイジタル位相制御装置に
おいてその基準位相となる同期信号の相数に等し
い数の同期カウンタを設けて各相の瞬時の位相角
および位相差を検出し、これを基準値と比較する
ことにより異常を判別できるので、同期信号異常
を確実に検出することができ、したがつて新たな
故障が発生することもなく、誤パルス出力の問題
のない信頼性の高い制御装置が特にハードウエア
を追加することもなく実現し得る利点がもたらさ
れる。
おいてその基準位相となる同期信号の相数に等し
い数の同期カウンタを設けて各相の瞬時の位相角
および位相差を検出し、これを基準値と比較する
ことにより異常を判別できるので、同期信号異常
を確実に検出することができ、したがつて新たな
故障が発生することもなく、誤パルス出力の問題
のない信頼性の高い制御装置が特にハードウエア
を追加することもなく実現し得る利点がもたらさ
れる。
第１図はこの発明の実施例を示すブロツク図、
第２図は電力変換装置の主回路を示す概要図、第
３図は第１図における正常時の動作を説明するた
めの各部波形図、第４図は第１図における異常時
の動作を説明するためのカウンタ出力波形図であ
る。 符号説明、１（１1〜１3）……波形整形回路、
２（２1〜２3）……同期カウンタ、３……デイジ
タル処理装置（マイクロコンピユータ）、４……
比較器、Ｕ〜Ｗ，Ｘ〜Ｚ……サイリスタ。
第２図は電力変換装置の主回路を示す概要図、第
３図は第１図における正常時の動作を説明するた
めの各部波形図、第４図は第１図における異常時
の動作を説明するためのカウンタ出力波形図であ
る。 符号説明、１（１1〜１3）……波形整形回路、
２（２1〜２3）……同期カウンタ、３……デイジ
タル処理装置（マイクロコンピユータ）、４……
比較器、Ｕ〜Ｗ，Ｘ〜Ｚ……サイリスタ。
Claims (1)
- 【特許請求の範囲】 １ 静止形電力変換装置の電源から取り出された
多相交流を取り込み、各相対応に波形整形してそ
れぞれ出力する各相対応の波形整形回路１と、 前記各相対応の波形整形回路１からの、各相に
同期した同期信号としての出力を入力され、該出
力に同期してクロツクをカウントし、各相の１周
期毎にリセツトされてはカウント動作を再開する
ことにより、各相の１周期にわたる位相角の推移
を、カウント値として、繰り返し出力している各
相対応の同期位相角検出用カウンタ２と、 前記静止形電力変換装置に対する次回の点弧パ
ルス出力時点を演算により求めるデイジタル処理
装置３と、 前記クロツクをカウントし、そのカウント値が
前記デイジタル処理装置３より与えられる次回の
点弧パルス出力時点と一致すると、前記デイジタ
ル処理装置３に対し、割込信号を出力すると共
に、リセツトしてカウント動作を再開するカウン
タ兼比較器４と、 前記カウンタ兼比較器４から割込信号を入力さ
れると、点弧パルス出力を前記静止形電力変換装
置に向け出力すると共に、次回の点弧パルス出力
時点を演算により求めて前記カウンタ兼比較器４
に渡す前記デイジタル処理装置３と、から成るデ
イジタル位相制御装置において、 前記デイジタル処理装置３は、前記各相対応の
同期位相角検出用カウンタ２から、各相の１周期
にわたる位相角の推移を取り込み、監視して、そ
れが所定の上限値を超えたとき、又は各相間の位
相差が所定の正常値を外れたとき、そのことを検
出して、同期信号異常と判断し、異常に対処する
処理を行う処理装置から成ることを特徴とするデ
イジタル位相制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12064885A JPS61280764A (ja) | 1985-06-05 | 1985-06-05 | デイジタル位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12064885A JPS61280764A (ja) | 1985-06-05 | 1985-06-05 | デイジタル位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61280764A JPS61280764A (ja) | 1986-12-11 |
| JPH0421427B2 true JPH0421427B2 (ja) | 1992-04-10 |
Family
ID=14791425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12064885A Granted JPS61280764A (ja) | 1985-06-05 | 1985-06-05 | デイジタル位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61280764A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4798878B2 (ja) * | 2001-06-13 | 2011-10-19 | キヤノン株式会社 | 画像形成装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143323A (ja) * | 1983-02-03 | 1984-08-16 | Oki Electric Ind Co Ltd | ポジ型フオトレジストコ−テイング欠陥の修正方法 |
-
1985
- 1985-06-05 JP JP12064885A patent/JPS61280764A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61280764A (ja) | 1986-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4427933A (en) | Load commutated inverter gating control system and motor drive with such control system | |
| US4449087A (en) | Flux feedback firing control for a load commutated inverter | |
| GB2056128A (en) | Closed loop micro computer controlled pulse with modulated inverter-induction machine drive system | |
| AU567449B2 (en) | Start-up control method and apparatus for a polyphase induction motor | |
| CN86107483A (zh) | 用于驱动交流电动机的装置 | |
| US4771224A (en) | Digital pulse generator for controlled thyristor switches and motor drive embodying the same | |
| US4937463A (en) | Flat frequency, constant voltage power source device | |
| EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| Kumar et al. | A microprocessor-based DC drive control scheme using predictive synchronization | |
| JPS61280764A (ja) | デイジタル位相制御装置 | |
| JP2540945B2 (ja) | 静止形電力変換装置のディジタル位相制御装置 | |
| US4814967A (en) | Digitally-controlled cycloconverter | |
| JPS618678A (ja) | 直流値検出装置 | |
| Dawson et al. | High performance single-chip gating circuit for a phase-controlled bridge | |
| JPS6084973A (ja) | 電圧形インバ−タの電流制御方法 | |
| JP2643176B2 (ja) | 多相交流整流回路 | |
| JP6832210B2 (ja) | インバータ | |
| SU1663684A1 (ru) | Устройство дл защиты погружного электродвигател с двум и более фазными обмотками от аномального режима | |
| JPH0528788B2 (ja) | ||
| JPS618679A (ja) | 直流電圧値検出装置 | |
| JPS6053559B2 (ja) | Ａｃ誘導モ−タのための自己較正型力率制御装置 | |
| SU917293A1 (ru) | Устройство дл управлени асинхронным электродвигателем | |
| JPS62196098A (ja) | 交流電動機制御用インバ−タ装置 | |
| JPS5926800Y2 (ja) | 電動機駆動制御装置 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 |