JPH0528788B2 - - Google Patents
Info
- Publication number
- JPH0528788B2 JPH0528788B2 JP60233890A JP23389085A JPH0528788B2 JP H0528788 B2 JPH0528788 B2 JP H0528788B2 JP 60233890 A JP60233890 A JP 60233890A JP 23389085 A JP23389085 A JP 23389085A JP H0528788 B2 JPH0528788 B2 JP H0528788B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- separator
- counter
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、停電や欠相時、瞬時信号と限時信号
を出力する低電圧検出回路に関する。
を出力する低電圧検出回路に関する。
サイリスタレオナードなど、コンバータ制御に
サイリスタを使用する回路は、多くの機器に使用
されている。そしてその点弧角制御回路は、電源
電圧位相に同期したランプ信号と、点弧角指令を
コンパレータで比較し、信号がクロスする時に点
弧パルスを出力する方式が一般的であつた。
サイリスタを使用する回路は、多くの機器に使用
されている。そしてその点弧角制御回路は、電源
電圧位相に同期したランプ信号と、点弧角指令を
コンパレータで比較し、信号がクロスする時に点
弧パルスを出力する方式が一般的であつた。
しかし、最近では、回路の無調整化と信頼性向
上のために、CPUなどを用いてデイジタル化が
図られている。この結果、信号発生回路も、１相
の同期信号を用いて、演算あるいはROMテーブ
ルからの読み出しにより、３相分の点弧角信号を
出力できるようになつた。
上のために、CPUなどを用いてデイジタル化が
図られている。この結果、信号発生回路も、１相
の同期信号を用いて、演算あるいはROMテーブ
ルからの読み出しにより、３相分の点弧角信号を
出力できるようになつた。
一方、同期信号になる基準相に欠相、瞬停など
が生じた場合、その影響が、３相すべての点弧角
信号に及ぶため、該点弧によるサイリスタ破壊
や、ヒユーズ溶断故障を生じる可能性がある。
が生じた場合、その影響が、３相すべての点弧角
信号に及ぶため、該点弧によるサイリスタ破壊
や、ヒユーズ溶断故障を生じる可能性がある。
これに対し、従来使用されてきた低電圧検出方
法は、第４図に示すように制御電源トランス１の
２次電圧をダイオードブリツジ２で整流し、その
電圧値をコンパレータ３で基準値と比較して、低
電圧信号としていた。フイルタ４は、動作時間を
設定するためのものである。
法は、第４図に示すように制御電源トランス１の
２次電圧をダイオードブリツジ２で整流し、その
電圧値をコンパレータ３で基準値と比較して、低
電圧信号としていた。フイルタ４は、動作時間を
設定するためのものである。
また、実開昭55−1706号公報には、電源の電圧
が所定値以下になつたことを検知する検知回路
と、この検知回路の検知信号によりその検知期間
だけ動作するパルス発生回路と、このパルス発生
回路から出力されるパルスをカウントしそのカウ
ント内容が所定値になると信号を出力するカウン
タとを備えた電源の電圧変動検出回路が記載され
ている。
が所定値以下になつたことを検知する検知回路
と、この検知回路の検知信号によりその検知期間
だけ動作するパルス発生回路と、このパルス発生
回路から出力されるパルスをカウントしそのカウ
ント内容が所定値になると信号を出力するカウン
タとを備えた電源の電圧変動検出回路が記載され
ている。
しかしながら、前記第４図に示した従来の方式
では、瞬停、全停、低電圧については検出できる
が、動作時間を決めるフイルタ４により、欠相状
態であつてもフイルタ４の出力はそれに応じて下
がらないため、欠相は十分に検出できない。
では、瞬停、全停、低電圧については検出できる
が、動作時間を決めるフイルタ４により、欠相状
態であつてもフイルタ４の出力はそれに応じて下
がらないため、欠相は十分に検出できない。
また実開昭55−1706号公報に記載された回路で
は、パルスをカウントしている途中で欠相が発生
すると、カウントアツプ前にカウント値がリセツ
トされることがあり、欠相を十分に検出すること
ができないという問題があつた。
は、パルスをカウントしている途中で欠相が発生
すると、カウントアツプ前にカウント値がリセツ
トされることがあり、欠相を十分に検出すること
ができないという問題があつた。
従つて、デイジタル方式の点弧角制御回路を用
いる場合、これら従来の低電圧検出方式では、欠
相保護が十分にできない。
いる場合、これら従来の低電圧検出方式では、欠
相保護が十分にできない。
本発明は、欠相保護に対して対策を有しない従
来の問題点を解決し、デイジタル化により検出信
号の時間精度を向上した低電圧検出方式を提供す
ることを目的とするものである。
来の問題点を解決し、デイジタル化により検出信
号の時間精度を向上した低電圧検出方式を提供す
ることを目的とするものである。
本発明の低電圧検出回路は、三相交流の電源電
圧の全波整流を行う整流回路と、この整流回路で
全波整流された電圧を直流の基準電圧と比較する
コンパレータと、このコンパレータの出力信号の
パルス幅に基づいて低電圧信号とノイズとを分別
する分別器と、この分別器の出力が発生してから
所定の周期のクロツクパルスをカウント開始する
カウンタと、このカウンタが予め設定されたタイ
マー時間T2に相当するカウント数をカウントア
ツプした後に前記分別器の出力信号が継続してい
ればその信号を出力する論理回路と、前記カウン
タが前記分別器の出力を発生してから、前記タイ
マー時間T2よりも長い、予め設定されたタイマ
ー時間T1に相当するカウント数をカウントアツ
プするまでの間オン信号を出力する論理回路と、
タイマー時間T1をカウント中は前記分別器の信
号をカウンタクリア信号として出力しない論理回
路とを備えたことを特徴とする。
圧の全波整流を行う整流回路と、この整流回路で
全波整流された電圧を直流の基準電圧と比較する
コンパレータと、このコンパレータの出力信号の
パルス幅に基づいて低電圧信号とノイズとを分別
する分別器と、この分別器の出力が発生してから
所定の周期のクロツクパルスをカウント開始する
カウンタと、このカウンタが予め設定されたタイ
マー時間T2に相当するカウント数をカウントア
ツプした後に前記分別器の出力信号が継続してい
ればその信号を出力する論理回路と、前記カウン
タが前記分別器の出力を発生してから、前記タイ
マー時間T2よりも長い、予め設定されたタイマ
ー時間T1に相当するカウント数をカウントアツ
プするまでの間オン信号を出力する論理回路と、
タイマー時間T1をカウント中は前記分別器の信
号をカウンタクリア信号として出力しない論理回
路とを備えたことを特徴とする。
本発明の低電圧回路は、次のように低電圧信号
が出力される。
が出力される。
整流回路により得た３相全波整流信号をコン
パレータに入力して、停電、電圧低下、欠相な
どによる停電圧を瞬時に検出する。
パレータに入力して、停電、電圧低下、欠相な
どによる停電圧を瞬時に検出する。
カウンタでは、サイリスタの点弧信号除去の
ため、パルス幅T1秒（例えば30ｍｓ）の信号
を出力する。
ため、パルス幅T1秒（例えば30ｍｓ）の信号
を出力する。
カウンタと論理回路により、低電圧検出後、
T2秒（例えば15ｍｓ）後に低電圧状態が継続
していれば、低電圧信号、欠相信号を出力す
る。
T2秒（例えば15ｍｓ）後に低電圧状態が継続
していれば、低電圧信号、欠相信号を出力す
る。
低電圧検出後、T2秒後に電圧が正常な値に
復帰していれば、T1秒後に、サイリスタ点弧
信号を正常に戻す。
復帰していれば、T1秒後に、サイリスタ点弧
信号を正常に戻す。
以下、本発明を図面に示す実施例に基づいて具
体的に説明する。
体的に説明する。
第１図は、本発明の一実施例を示すブロツク図
である。図中３は低電圧を遅れなく検出するコン
パレータ、５は低電圧検出レベルの設定器、６は
転流重なり角と低電圧を区別するためのパルス幅
分別器、７〜９はAND回路、１０はNOT回路、
１１はOR回路、１２はタイマの役割を果たすカ
ウンタである。
である。図中３は低電圧を遅れなく検出するコン
パレータ、５は低電圧検出レベルの設定器、６は
転流重なり角と低電圧を区別するためのパルス幅
分別器、７〜９はAND回路、１０はNOT回路、
１１はOR回路、１２はタイマの役割を果たすカ
ウンタである。
信号Ａは、トランスで降圧した電源を３相全波
整流した信号である。低電圧や欠相などにより信
号Ａが低電圧検出レベルの信号Ｂより低くなる
と、第２図のようにコンパレータ３はただちにこ
れを検出し、信号Ｃを出力する。信号Ｃは、主電
源の電源インピーダンスが高い場合の転流重なり
角によつても出力するので、パルス幅分別器６で
これを区別し、低電圧検出信号だけを信号C′とし
て出力する。
整流した信号である。低電圧や欠相などにより信
号Ａが低電圧検出レベルの信号Ｂより低くなる
と、第２図のようにコンパレータ３はただちにこ
れを検出し、信号Ｃを出力する。信号Ｃは、主電
源の電源インピーダンスが高い場合の転流重なり
角によつても出力するので、パルス幅分別器６で
これを区別し、低電圧検出信号だけを信号C′とし
て出力する。
第３図は低電圧発生時の各部の動作を示すタイ
ムチヤートであり、正常時は、カウンタ１２はカ
ウントアツプしているため、AND回路７は、信
号C′に遅れなく信号Ｅを出力し、これがカウンタ
１２のクリア信号となる。
ムチヤートであり、正常時は、カウンタ１２はカ
ウントアツプしているため、AND回路７は、信
号C′に遅れなく信号Ｅを出力し、これがカウンタ
１２のクリア信号となる。
ここで、T1＝30ｍｓ、T2＝15ｍｓ、T2を256
パルスのカウント時間とすると、クロツクＤの周
波数は1.71KHzとなる。
パルスのカウント時間とすると、クロツクＤの周
波数は1.71KHzとなる。
信号Ｅがハイレベル（以下“Ｈ”と略称する）
になると同時に、カウンタ１２の出力信号はロー
レベルになり、クロツクＤを512パルスカウント
後、“Ｈ”に戻る。従つてこの信号Ｈを使用すれ
ば、T1秒の間、OR回路１１は信号Ｊを出力し、
これがサイリスタの点弧信号除去信号となる。ま
た信号ＧはクロツクＤを256パルスカウントし、
T2秒後に、T2秒幅のパルスとなる。信号Ｇが
“Ｈ”の期間に、信号C′が再び出力されれば、
AND回路９は、低電圧信号Ｉを出力する。
になると同時に、カウンタ１２の出力信号はロー
レベルになり、クロツクＤを512パルスカウント
後、“Ｈ”に戻る。従つてこの信号Ｈを使用すれ
ば、T1秒の間、OR回路１１は信号Ｊを出力し、
これがサイリスタの点弧信号除去信号となる。ま
た信号ＧはクロツクＤを256パルスカウントし、
T2秒後に、T2秒幅のパルスとなる。信号Ｇが
“Ｈ”の期間に、信号C′が再び出力されれば、
AND回路９は、低電圧信号Ｉを出力する。
また、信号Ｇが“Ｈ”の間に欠相が発生すれ
ば、論理回路９が低電圧信号としてこれを検出
し、T2秒経過後に、停電圧信号とは時間幅の異
なる欠相信号（第２図参照）を信号Ｉとして出力
する。
ば、論理回路９が低電圧信号としてこれを検出
し、T2秒経過後に、停電圧信号とは時間幅の異
なる欠相信号（第２図参照）を信号Ｉとして出力
する。
以上のように、本実施例では、T1＝30ｍｓ、
T2＝15ｍｓ、クロツクＤ＝17.1KHzとしている
が、仕様に応じて、これらの値は変更することが
できる。
T2＝15ｍｓ、クロツクＤ＝17.1KHzとしている
が、仕様に応じて、これらの値は変更することが
できる。
上述したように本発明によれば、下記の効果を
奏する。
奏する。
調整、設定を必要とする個所がなく、回路の
信頼性を向上することができる。
信頼性を向上することができる。
クロツク信号を使用しているため、検出時間
精度が飛躍的に向上する。
精度が飛躍的に向上する。
欠相検出が確実に行えるようになり、その結
果、運転中の電源異常に対し、確実に保護でき
る。
果、運転中の電源異常に対し、確実に保護でき
る。
第１図は本発明の実施例のブロツク図、第２図
は欠相検出時の各部の波形を示すタイムチヤー
ト、第３図は正常動作時の各部の波形を示すタイ
ムチヤート、第４図は従来の例を示すブロツク図
である。 １：制御電源トランス、２：ダイオードブリツ
ジ、３：コンパレータ、５：低電圧検出レベル設
定器、６：パルス幅分別器、７〜９：AND回路、
１０：NOT回路、１１：OR回路、１２：カウン
タ。
は欠相検出時の各部の波形を示すタイムチヤー
ト、第３図は正常動作時の各部の波形を示すタイ
ムチヤート、第４図は従来の例を示すブロツク図
である。 １：制御電源トランス、２：ダイオードブリツ
ジ、３：コンパレータ、５：低電圧検出レベル設
定器、６：パルス幅分別器、７〜９：AND回路、
１０：NOT回路、１１：OR回路、１２：カウン
タ。
Claims (1)
- １ 三相交流の電源電圧の全波整流を行う整流回
路２と、この整流回路２で全波整流された電圧を
直流の基準電圧と比較するコンパレータ３と、こ
のコンパレータ３の出力信号のパルス幅に基づい
て低電圧信号とノイズとを分別する分別器６と、
この分別器６の出力が発生してから所定の周期の
クロツクパルスをカウント開始するカウンタ１２
と、このカウンタ１２が予め設定されたタイマー
時間T2に相当するカウント数をカウントアツプ
した後に前記分別器６の出力信号が継続していれ
ばその信号を出力する論理回路９と、前記カウン
タ１２が前記分別器６の出力が発生してから、前
記タイマー時間T2よりも長い、予め設定された
タイマー時間T1に相当するカウント数をカウン
トアツプするまでの間オン信号を出力する論理回
路１１と、タイマー時間T1をカウント中は前記
分別器６の信号をカウンタクリア信号として出力
しない論理回路７とを備えたことを特徴とする低
電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23389085A JPS6293671A (ja) | 1985-10-18 | 1985-10-18 | 低電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23389085A JPS6293671A (ja) | 1985-10-18 | 1985-10-18 | 低電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6293671A JPS6293671A (ja) | 1987-04-30 |
| JPH0528788B2 true JPH0528788B2 (ja) | 1993-04-27 |
Family
ID=16962167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23389085A Granted JPS6293671A (ja) | 1985-10-18 | 1985-10-18 | 低電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6293671A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4915982B2 (ja) * | 2005-09-01 | 2012-04-11 | 株式会社リコー | 電源制御方法及びヒータ制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551706U (ja) * | 1978-05-30 | 1980-01-08 | ||
| JPH0228832B2 (ja) * | 1981-05-22 | 1990-06-26 | Mitsubishi Electric Corp | Denkiryokenshutsusochi |
-
1985
- 1985-10-18 JP JP23389085A patent/JPS6293671A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6293671A (ja) | 1987-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4434403A (en) | Universal reset circuit for digital circuitry | |
| JP2819255B2 (ja) | 多規格交流のａｃ／ｄｃコンバータ | |
| US4594531A (en) | Circuit arrangement for operating high-pressure gas discharge lamps | |
| EP0140934B1 (en) | Start-up control method and apparatus for a polyphase induction motor | |
| US4423477A (en) | Rectifier controller | |
| JPH0528788B2 (ja) | ||
| EP1204198B1 (en) | Method and system for detecting a zero current level in a line commutated converter | |
| JPS6067864A (ja) | 交流電圧検出回路 | |
| JPH08275532A (ja) | サイリスタ整流装置 | |
| JPS59206772A (ja) | 瞬時停電検知装置 | |
| JPH01126565A (ja) | 電圧異常検知方式 | |
| JPH0949859A (ja) | 停電検出回路 | |
| JPH0431772A (ja) | 停電検出回路 | |
| JPH0282168A (ja) | 交流電圧の電圧低下検出装置 | |
| JP2000116186A (ja) | Ａｃサーボモータ制御装置および欠相検出回路 | |
| JPS60232422A (ja) | 火炎電流検出装置 | |
| JPS618678A (ja) | 直流値検出装置 | |
| CA1136703A (en) | Crest firing means | |
| JP2549072B2 (ja) | 波形異常検出回路 | |
| JP2733450B2 (ja) | 停電検出装置 | |
| JPS61295825A (ja) | 多相交流電源の瞬停検出装置 | |
| JPS62100176A (ja) | 電力変換装置の欠相検出装置 | |
| JPS58143277A (ja) | 停電検出装置 | |
| JPH02136024A (ja) | 停電検出回路 | |
| JPH0968548A (ja) | 停電検出回路 |