JPH04214670A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法Info
- Publication number
- JPH04214670A JPH04214670A JP3068981A JP6898191A JPH04214670A JP H04214670 A JPH04214670 A JP H04214670A JP 3068981 A JP3068981 A JP 3068981A JP 6898191 A JP6898191 A JP 6898191A JP H04214670 A JPH04214670 A JP H04214670A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- photoelectric conversion
- gate electrode
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は固体撮像素子、特に残
像特性の良好な固体撮像素子及びその製造方法に関する
ものである。
像特性の良好な固体撮像素子及びその製造方法に関する
ものである。
【０００２】
【従来の技術】図５は一般的な固体撮像素子の平面図で
ある。図において、６は信号読み出しゲート電極、９は
光電変換部、１０は電荷転送部、１１は信号読み出し部
である。なお、この図では電荷転送ゲート電極は省略し
てある。次に図５中のＡ−Ａ´断面図である図６を用い
て、従来例の固体撮像素子の構造および製造方法につい
て説明する。
ある。図において、６は信号読み出しゲート電極、９は
光電変換部、１０は電荷転送部、１１は信号読み出し部
である。なお、この図では電荷転送ゲート電極は省略し
てある。次に図５中のＡ−Ａ´断面図である図６を用い
て、従来例の固体撮像素子の構造および製造方法につい
て説明する。
【０００３】図６は、図５のＡ−Ａ´断面の構造を示す
図であり、図において、１はｐ型半導体基板、２ａは電
荷転送部となるｎ型埋め込み層、３は光電変換部となる
ｎ型半導体層、４は光電変換部での暗電流発生をおさえ
るｐ＋ 型半導体層、５は電荷転送ゲート電極、１３は
ゲート絶縁膜である。
図であり、図において、１はｐ型半導体基板、２ａは電
荷転送部となるｎ型埋め込み層、３は光電変換部となる
ｎ型半導体層、４は光電変換部での暗電流発生をおさえ
るｐ＋ 型半導体層、５は電荷転送ゲート電極、１３は
ゲート絶縁膜である。
【０００４】次に動作について説明する。この固体撮像
素子では、ｎ型半導体層３で光電変換された信号電荷が
信号読み出しゲート電極６下の信号読み出し部１１を通
ってｎ型埋め込み層２ａにあるタイミングで移され、こ
の後に電荷転送チャネルを通って出力される。
素子では、ｎ型半導体層３で光電変換された信号電荷が
信号読み出しゲート電極６下の信号読み出し部１１を通
ってｎ型埋め込み層２ａにあるタイミングで移され、こ
の後に電荷転送チャネルを通って出力される。
【０００５】次に、図７（ａ） 〜（ｃ） を参照して
、図６で示した構造の固体撮像素子の製造方法について
説明する。まず、ｐ型基板１表面の光電変換部となる領
域以外をレジスト７ａで覆い、光電変換部となる領域に
ｎ型不純物を注入し、この後、適当な熱処理を加えてｎ
型半導体層３を形成する（図７（ａ） ）。
、図６で示した構造の固体撮像素子の製造方法について
説明する。まず、ｐ型基板１表面の光電変換部となる領
域以外をレジスト７ａで覆い、光電変換部となる領域に
ｎ型不純物を注入し、この後、適当な熱処理を加えてｎ
型半導体層３を形成する（図７（ａ） ）。
【０００６】次にレジスト７ａを除去し、電荷転送部と
なる領域以外をレジスト７ｂで覆い、電荷転送部となる
領域にｎ型不純物を注入し、適当な熱処理を加えてｎ−
型埋め込み層２ａを形成する（図７（ｂ） ）。
なる領域以外をレジスト７ｂで覆い、電荷転送部となる
領域にｎ型不純物を注入し、適当な熱処理を加えてｎ−
型埋め込み層２ａを形成する（図７（ｂ） ）。
【０００７】この後、レジスト７ｂを除去し、基板全面
を熱酸化して絶縁膜１３を形成し、該絶縁膜１３を介し
て電荷転送ゲート電極５，信号読み出しゲート電極６を
それぞれ形成し、これらをマスクとして利用して、光電
変換部のｎ型半導体層３に、暗電流低減のためのｐ＋
型半導体層４をイオン注入により形成する（図７（ｃ）
）。
を熱酸化して絶縁膜１３を形成し、該絶縁膜１３を介し
て電荷転送ゲート電極５，信号読み出しゲート電極６を
それぞれ形成し、これらをマスクとして利用して、光電
変換部のｎ型半導体層３に、暗電流低減のためのｐ＋
型半導体層４をイオン注入により形成する（図７（ｃ）
）。
【０００８】
【発明が解決しようとする課題】従来の固体撮像素子は
以上のようにして製造されており、半導体層３が形成さ
れた後に読みだしゲート電極６を形成するため、信号読
み出しゲート電極６と光電変換部９のｎ型半導体層３の
エッジが自己整合的に一致せず、このため、図８（ａ）
，（ｄ） に示すような状態となり以下のような不都合
が生じていた。
以上のようにして製造されており、半導体層３が形成さ
れた後に読みだしゲート電極６を形成するため、信号読
み出しゲート電極６と光電変換部９のｎ型半導体層３の
エッジが自己整合的に一致せず、このため、図８（ａ）
，（ｄ） に示すような状態となり以下のような不都合
が生じていた。
【０００９】詳述すると例えば、図８（ａ） のように
、信号読み出しゲート電極６のエッジが光電変換部９の
ｎ型半導体層３上に張り出した場合は、図７（ｃ） で
示した工程で光電変換部上にｐ＋ 型半導体層４が半導
体層３に対して正しく形成されなくなる。するとこれら
の断面での完全空乏時のポテンシャルは図８（ｂ） の
ようになり、光電変換部９から信号読み出し部１１を通
って電荷転送部１０に信号電荷を読み出す際に、ポテン
シャルのくぼみが生じて、このくぼみに電荷が嵌まり込
み信号電荷の読み残しが発生し、残像特性が悪くなる。
、信号読み出しゲート電極６のエッジが光電変換部９の
ｎ型半導体層３上に張り出した場合は、図７（ｃ） で
示した工程で光電変換部上にｐ＋ 型半導体層４が半導
体層３に対して正しく形成されなくなる。するとこれら
の断面での完全空乏時のポテンシャルは図８（ｂ） の
ようになり、光電変換部９から信号読み出し部１１を通
って電荷転送部１０に信号電荷を読み出す際に、ポテン
シャルのくぼみが生じて、このくぼみに電荷が嵌まり込
み信号電荷の読み残しが発生し、残像特性が悪くなる。
【００１０】また、図８（ａ） とは逆に図８（ｃ）
に示すように、信号読み出しゲート電極６のエッジが光
電変換部９のｎ型半導体層３から離れた場合は、信号読
み出し部１１のｐ型領域にもｐ＋ 型半導体層４が形成
されるため、図８（ｄ ）に示すように、信号読み出し
時にポテンシャルの障壁が生じ、この障壁を越えられな
い電荷が生じ、信号電荷の読み残しが発生する。
に示すように、信号読み出しゲート電極６のエッジが光
電変換部９のｎ型半導体層３から離れた場合は、信号読
み出し部１１のｐ型領域にもｐ＋ 型半導体層４が形成
されるため、図８（ｄ ）に示すように、信号読み出し
時にポテンシャルの障壁が生じ、この障壁を越えられな
い電荷が生じ、信号電荷の読み残しが発生する。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、光電変換部からの信号電荷の読
み残しを生じることのない固体撮像素子及びその製造方
法を得ることを目的とする。
ためになされたもので、光電変換部からの信号電荷の読
み残しを生じることのない固体撮像素子及びその製造方
法を得ることを目的とする。
【００１２】
【課題を解決するための手段】この発明に係る固体撮像
素子及びその製造方法は、光電変換部，電荷転送部，信
号読み出し部となる基板全面に第２導電型の半導体層を
形成し、その上に読み出しゲート電極をレジストを用い
てパターニングした後、該読み出しゲート電極パターニ
ング時のマスクを用いて光電変換部の第２導電型の半導
体層及び第１導電型の半導体層を形成するようにしたも
のである。
素子及びその製造方法は、光電変換部，電荷転送部，信
号読み出し部となる基板全面に第２導電型の半導体層を
形成し、その上に読み出しゲート電極をレジストを用い
てパターニングした後、該読み出しゲート電極パターニ
ング時のマスクを用いて光電変換部の第２導電型の半導
体層及び第１導電型の半導体層を形成するようにしたも
のである。
【００１３】またこの発明に係る固体撮像素子及びその
製造方法は、基板面にマスクを形成して光電変換部とな
る領域に第１及び第２導電型の不純物注入を行ない、第
１及び第２導電型の半導体層を形成した後、該第１及び
第２導電型の半導体層の一部を覆うようにしてゲート電
極を形成するようにしたものである。
製造方法は、基板面にマスクを形成して光電変換部とな
る領域に第１及び第２導電型の不純物注入を行ない、第
１及び第２導電型の半導体層を形成した後、該第１及び
第２導電型の半導体層の一部を覆うようにしてゲート電
極を形成するようにしたものである。
【００１４】
【作用】この発明においては、読み出しゲート電極をパ
ターニングした際に用いたレジストをマスクとして、光
電変換部を構成する第１及び第２導電形の半導体層が自
己整合的に形成され、また信号読み出し部が第２導電型
となっているためゲート電極に加えるバイアス電流を低
くできる。
ターニングした際に用いたレジストをマスクとして、光
電変換部を構成する第１及び第２導電形の半導体層が自
己整合的に形成され、また信号読み出し部が第２導電型
となっているためゲート電極に加えるバイアス電流を低
くできる。
【００１５】また、基板面に同一マスクを用いて第１及
び第２導電型の不純物注入を行ない自己整合的に光電変
換部が形成され、またゲート電極が光電変換部の一部に
重なるように形成されているため、ゲート電極からの電
気力線が重なり部における第１導電型の半導体層にてシ
ールドされる。
び第２導電型の不純物注入を行ない自己整合的に光電変
換部が形成され、またゲート電極が光電変換部の一部に
重なるように形成されているため、ゲート電極からの電
気力線が重なり部における第１導電型の半導体層にてシ
ールドされる。
【００１６】
【実施例】図１（ａ） 〜（ｃ） はこの発明の一実施
例による固体撮像素子の製造方法を示す断面図であり、
図７と同一符号は同一または相当部分を示し、２はｐ型
半導体基板１全面に形成されたｎ− 型埋め込み層であ
る。
例による固体撮像素子の製造方法を示す断面図であり、
図７と同一符号は同一または相当部分を示し、２はｐ型
半導体基板１全面に形成されたｎ− 型埋め込み層であ
る。
【００１７】以下、その製造方法について説明する。ま
ず、ｐ型半導体基板１上に、電荷転送部，信号読み出し
部，光電変換部となる領域全面にｎ− 型埋め込み層２
を形成する（図１（ａ） ）。
ず、ｐ型半導体基板１上に、電荷転送部，信号読み出し
部，光電変換部となる領域全面にｎ− 型埋め込み層２
を形成する（図１（ａ） ）。
【００１８】次に、基板全面を熱酸化して絶縁膜１３を
形成し、電荷転送部，信号読み出し部に、それぞれ電荷
転送ゲート電極５および信号読み出しゲート電極６を形
成する（図１（ｂ） ）。
形成し、電荷転送部，信号読み出し部に、それぞれ電荷
転送ゲート電極５および信号読み出しゲート電極６を形
成する（図１（ｂ） ）。
【００１９】次に信号読み出しゲート電極６をパターニ
ングした際に用いたレジスト７をマスクの一部とし、さ
らにレジスト８を形成して、光電変換部のみにｎ不純物
およびｐ不純物を注入し、ｎ型半導体層３およびｐ＋
型半導体層４を順次形成する（図１（ｃ） ）。ここで
、ｎ型不純物を注入する際の注入エネルギーは、光電変
換部のｎ型接合を深くしたいのであれば、充分に高いエ
ネルギーで注入を行えばよく、この場合は信号読み出し
ゲート電極６のパターニング時のレジスト７をこの高い
エネルギーの注入のマスクとして利用できるように厚く
しておけばよい。そして、この後不要なレジスト７等を
除去して、図２に示す構造の固体撮像素子が得られる。
ングした際に用いたレジスト７をマスクの一部とし、さ
らにレジスト８を形成して、光電変換部のみにｎ不純物
およびｐ不純物を注入し、ｎ型半導体層３およびｐ＋
型半導体層４を順次形成する（図１（ｃ） ）。ここで
、ｎ型不純物を注入する際の注入エネルギーは、光電変
換部のｎ型接合を深くしたいのであれば、充分に高いエ
ネルギーで注入を行えばよく、この場合は信号読み出し
ゲート電極６のパターニング時のレジスト７をこの高い
エネルギーの注入のマスクとして利用できるように厚く
しておけばよい。そして、この後不要なレジスト７等を
除去して、図２に示す構造の固体撮像素子が得られる。
【００２０】以上のようにして製造することで、固体撮
像素子の信号読み出しゲート電極６のエッジと光電変換
部のｎ型半導体層３のエッジを自己整合的に形成するこ
とができ、図８を用いて説明したようなポテンシャルの
くぼみや障壁が生じて信号電荷の読み残しが発生するこ
とがなくなる。
像素子の信号読み出しゲート電極６のエッジと光電変換
部のｎ型半導体層３のエッジを自己整合的に形成するこ
とができ、図８を用いて説明したようなポテンシャルの
くぼみや障壁が生じて信号電荷の読み残しが発生するこ
とがなくなる。
【００２１】次に動作について図３および図４（ａ）
〜（ｃ） を用いて説明する。なお、図４（ｂ） ，（
ｃ） のポテンシャル線はそれぞれ図４（ａ） に対応
させて示されたものである。固体撮像素子の光電変換部
の表面にｐ＋ 型半導体層４が形成されているので、光
電変換部のｎ型半導体層３が完全に空乏化した場合のポ
テンシャル値は何がしかの値φＰＤに固定される。ここ
で、このポテンシャル値φＰＤと電荷転送部および信号
読み出し部のポテンシャルが図３に示す条件となるよう
に、ｎ− 型埋め込み層２，ｎ型半導体層３，ｐ＋ 型
半導体層４の注入量，接合深さを適当に選んだとする。
〜（ｃ） を用いて説明する。なお、図４（ｂ） ，（
ｃ） のポテンシャル線はそれぞれ図４（ａ） に対応
させて示されたものである。固体撮像素子の光電変換部
の表面にｐ＋ 型半導体層４が形成されているので、光
電変換部のｎ型半導体層３が完全に空乏化した場合のポ
テンシャル値は何がしかの値φＰＤに固定される。ここ
で、このポテンシャル値φＰＤと電荷転送部および信号
読み出し部のポテンシャルが図３に示す条件となるよう
に、ｎ− 型埋め込み層２，ｎ型半導体層３，ｐ＋ 型
半導体層４の注入量，接合深さを適当に選んだとする。
【００２２】このとき、図３に示すクロック振幅で、す
なわち信号読み出しゲート電極６にはＶＬＴＧ からＶ
ＨＴＧ の振幅のクロックを加え、電荷転送ゲート電極
５にはＶＬ からＶＨ 振幅のクロックを加えれば、電
荷転送および電荷蓄積時に信号読み出しゲート電極６の
バイアスがＶＬＴＧ であれば、図４（ｂ） に示すよ
うにΔφ＝φＰＤ−φｐｉｎＴＧ のポテンシャル差に
、光電変換された信号電荷を蓄積することができる。
なわち信号読み出しゲート電極６にはＶＬＴＧ からＶ
ＨＴＧ の振幅のクロックを加え、電荷転送ゲート電極
５にはＶＬ からＶＨ 振幅のクロックを加えれば、電
荷転送および電荷蓄積時に信号読み出しゲート電極６の
バイアスがＶＬＴＧ であれば、図４（ｂ） に示すよ
うにΔφ＝φＰＤ−φｐｉｎＴＧ のポテンシャル差に
、光電変換された信号電荷を蓄積することができる。
【００２３】また、信号読み出し時に、信号読み出しゲ
ート電極６のバイアスをＶＨＴＧ ，電荷転送部で信号
が読み出される部分の電荷転送ゲート電極５のバイアス
をＶＨ にすると図４（ｃ） に示すように、信号読み
出し方向にポテンシャル差がつき、完全に信号電荷を読
み出すことができる。このとき、前述したように信号読
み出しゲート電極６のエッジと光電変換部のｎ型半導体
層３のエッジが自己整合的に形成されているために従来
問題となっていた図８に示したようなポテンシャルのく
ぼみや障壁は生じない。
ート電極６のバイアスをＶＨＴＧ ，電荷転送部で信号
が読み出される部分の電荷転送ゲート電極５のバイアス
をＶＨ にすると図４（ｃ） に示すように、信号読み
出し方向にポテンシャル差がつき、完全に信号電荷を読
み出すことができる。このとき、前述したように信号読
み出しゲート電極６のエッジと光電変換部のｎ型半導体
層３のエッジが自己整合的に形成されているために従来
問題となっていた図８に示したようなポテンシャルのく
ぼみや障壁は生じない。
【００２４】また、図９（ａ） に示すように、従来の
固体撮像素子では光電変換部９のポテンシャル極値は、
ｐ＋ 型半導体層４の存在によって表面よりも深い所に
生じるので、信号読み出しゲート電極６のエッジと光電
変換部９のｎ型半導体層３のエッジが単に一致していて
も、信号読み出し部１１はｐ型なので、完全に信号電荷
を読み出すには信号読み出しゲート電極６に高いバイア
スをかけなければならないが、本実施例では、信号読み
出し部１１がｎ− 型の埋め込みチャネルになっている
ので、図９（ｂ） に示すようにその部分のポテンシャ
ルは深さ方向に変化し、信号読み出しゲート電極６に加
えるバイアスとして高い値を必要としなくなる。
固体撮像素子では光電変換部９のポテンシャル極値は、
ｐ＋ 型半導体層４の存在によって表面よりも深い所に
生じるので、信号読み出しゲート電極６のエッジと光電
変換部９のｎ型半導体層３のエッジが単に一致していて
も、信号読み出し部１１はｐ型なので、完全に信号電荷
を読み出すには信号読み出しゲート電極６に高いバイア
スをかけなければならないが、本実施例では、信号読み
出し部１１がｎ− 型の埋め込みチャネルになっている
ので、図９（ｂ） に示すようにその部分のポテンシャ
ルは深さ方向に変化し、信号読み出しゲート電極６に加
えるバイアスとして高い値を必要としなくなる。
【００２５】このように本実施例によれば、基板１全面
に埋め込み層２を形成し、該埋め込み層２上方に電荷転
送ゲート電極５及び信号読み出し電極６をレジスト７で
パターニングした後、信号読み出し電極６パターニング
時に用いたレジスト７をマスクとして自己整合的にｎ型
半導体層３およびｐ＋ 型半導体層４を順次形成して光
電変換部を作成したから、信号読み出し電極６のエッジ
とｎ型半導体層３のエッジにずれが生じることがなく、
電荷読み出しの妨げとなるポテンシャルのくぼみや障壁
が現れることがなく、残像特性のすぐれた固体撮像素子
が得られる。
に埋め込み層２を形成し、該埋め込み層２上方に電荷転
送ゲート電極５及び信号読み出し電極６をレジスト７で
パターニングした後、信号読み出し電極６パターニング
時に用いたレジスト７をマスクとして自己整合的にｎ型
半導体層３およびｐ＋ 型半導体層４を順次形成して光
電変換部を作成したから、信号読み出し電極６のエッジ
とｎ型半導体層３のエッジにずれが生じることがなく、
電荷読み出しの妨げとなるポテンシャルのくぼみや障壁
が現れることがなく、残像特性のすぐれた固体撮像素子
が得られる。
【００２６】また、基板全面にｎ− 型埋め込み層２が
形成されているため、信号読み出し部１１はｎ型となっ
ていることから、この部分でのポテンシャルが光電変換
部のポテンシャルに近づくこととなり、信号読み出しゲ
ート電極６に加えるバイアスを低いものとすることがで
きる。
形成されているため、信号読み出し部１１はｎ型となっ
ていることから、この部分でのポテンシャルが光電変換
部のポテンシャルに近づくこととなり、信号読み出しゲ
ート電極６に加えるバイアスを低いものとすることがで
きる。
【００２７】なお、光電変換部に信号電荷を蓄積するた
めには、図３の式Δφ＝φＰＤ−φｐｉｎＴＧ をΔφ
＞０にしなければならず、光電変換部に電荷転送部のｎ
− 型埋め込み層２に加えてｎ型不純物を注入している
のはそのためである。
めには、図３の式Δφ＝φＰＤ−φｐｉｎＴＧ をΔφ
＞０にしなければならず、光電変換部に電荷転送部のｎ
− 型埋め込み層２に加えてｎ型不純物を注入している
のはそのためである。
【００２８】また、上記従来ではｎ− 埋め込み層２の
接合深さがｎ半導体層３よりも浅くなるように形成した
が、例えば図１４に示すように、ｎ− 埋め込み層２作
成時のイオン注入エネルギーを１５０ｋｅＶとして１１
００℃で充分拡散させ、ｎ型半導体層３形成時のイオン
注入エネルギーを１５０〜２００ｋｅＶとして行ない、
ｎ− 埋め込み層２の接合深さがｎ型半導体層３の接合
深さよりも深くなるようにしてもよく、このようにする
ことで電荷容量を向上させることができる。
接合深さがｎ半導体層３よりも浅くなるように形成した
が、例えば図１４に示すように、ｎ− 埋め込み層２作
成時のイオン注入エネルギーを１５０ｋｅＶとして１１
００℃で充分拡散させ、ｎ型半導体層３形成時のイオン
注入エネルギーを１５０〜２００ｋｅＶとして行ない、
ｎ− 埋め込み層２の接合深さがｎ型半導体層３の接合
深さよりも深くなるようにしてもよく、このようにする
ことで電荷容量を向上させることができる。
【００２９】また、上記実施例では、図３で信号読み出
し部のＶＬＴＧ をこの部分のポテンシャルがピンニン
グに達する値としたが、光電変換部に信号が蓄積される
のであれば、この値に限らないことは勿論である。
し部のＶＬＴＧ をこの部分のポテンシャルがピンニン
グに達する値としたが、光電変換部に信号が蓄積される
のであれば、この値に限らないことは勿論である。
【００３０】また、光電変換部にｎ型およびｐ型不純物
イオンを注入する順序はどちらが先でもよく、また、電
荷転送部，信号読み出し部のゲート電極群をそれぞれ形
成する順序も特に制約のないことは言うまでもない。
イオンを注入する順序はどちらが先でもよく、また、電
荷転送部，信号読み出し部のゲート電極群をそれぞれ形
成する順序も特に制約のないことは言うまでもない。
【００３１】さらに光電変換部の表面はｐ＋ 構造にし
なくともよく、例えばｎ型，ｐ型不純物を適切に注入し
て信号読み出し時に完全に空乏化するようなｎ型構造の
みが形成されたものであってもよい。
なくともよく、例えばｎ型，ｐ型不純物を適切に注入し
て信号読み出し時に完全に空乏化するようなｎ型構造の
みが形成されたものであってもよい。
【００３２】次に本発明の第２の実施例について説明す
る。図１０は本発明の第２の実施例による固体撮像素子
の平面図、図１１は図１０のＩ−Ｉ’断面図、図１２（
ａ） 〜（ｃ） は第２の実施例による固体撮像素子の
製造方法を示す断面図、図１３は本実施例による固体撮
像素子の電荷読み出し時のポテンシャル変化を示した図
である。なお、ここで電荷転送電極は簡単のため省略し
てある。また図中、図５ないし図８と同一符号は同一の
ものを示し、６ａは信号読み出しゲート電極、１２はマ
スク材、１３はゲート酸化膜を示す。
る。図１０は本発明の第２の実施例による固体撮像素子
の平面図、図１１は図１０のＩ−Ｉ’断面図、図１２（
ａ） 〜（ｃ） は第２の実施例による固体撮像素子の
製造方法を示す断面図、図１３は本実施例による固体撮
像素子の電荷読み出し時のポテンシャル変化を示した図
である。なお、ここで電荷転送電極は簡単のため省略し
てある。また図中、図５ないし図８と同一符号は同一の
ものを示し、６ａは信号読み出しゲート電極、１２はマ
スク材、１３はゲート酸化膜を示す。
【００３３】まず、図１２を用いて製造方法について説
明する。ただしこの図では光電変換部の形成法のみを示
している。図（ａ） に示すように、ｐ型半導体基板１
上の光電変換部が形成される領域にイオン注入が可能な
ように開口を有するマスク材１２を形成する。
明する。ただしこの図では光電変換部の形成法のみを示
している。図（ａ） に示すように、ｐ型半導体基板１
上の光電変換部が形成される領域にイオン注入が可能な
ように開口を有するマスク材１２を形成する。
【００３４】次に図（ｂ） に示すように、このマスク
材１２を用いて、光電変換部となる領域にｐ型及びｎ型
イオンの注入を行い、ｎ型半導体層３及びｐ＋ 半導体
層４を形成して光電変換部を作成する。ここでｎ型イオ
ンの注入エネルギーは、光電変換部表面のｐ型半導体層
４より深い部分にｎ型半導体層３が形成可能な程度に高
いエネルギー、たとえば２００ｋｅＶ〜１０００ｋｅＶ
で注入を行う必要がある。
材１２を用いて、光電変換部となる領域にｐ型及びｎ型
イオンの注入を行い、ｎ型半導体層３及びｐ＋ 半導体
層４を形成して光電変換部を作成する。ここでｎ型イオ
ンの注入エネルギーは、光電変換部表面のｐ型半導体層
４より深い部分にｎ型半導体層３が形成可能な程度に高
いエネルギー、たとえば２００ｋｅＶ〜１０００ｋｅＶ
で注入を行う必要がある。
【００３５】次に図（ｃ） に示すように、この光電変
換部のｎ型半導体層３及びｐ＋ 半導体層４の一部とオ
ーバーラップ（寸法Ｌ１ ）するようにゲート酸化膜１
３を介して電荷読み出しゲート６ａを形成することで、
図１０及び図１１に示すような固体撮像素子を得ること
ができる。
換部のｎ型半導体層３及びｐ＋ 半導体層４の一部とオ
ーバーラップ（寸法Ｌ１ ）するようにゲート酸化膜１
３を介して電荷読み出しゲート６ａを形成することで、
図１０及び図１１に示すような固体撮像素子を得ること
ができる。
【００３６】次に図１３を用いて作用効果について説明
する。本実施例では、光電変換部のｐ型半導体層４及び
ｎ型半導体層３が同一マスク材を用いて自己整合的に形
成されているため、ｎ型半導体層３に対するｐ型半導体
層４の位置がずれることがなく形成され、信号電荷の読
み出しの際にポテンシャルのくぼみや障壁が生じること
がなく、上記実施例と同様に残像特性が良好な固体撮像
素子を得ることができる。
する。本実施例では、光電変換部のｐ型半導体層４及び
ｎ型半導体層３が同一マスク材を用いて自己整合的に形
成されているため、ｎ型半導体層３に対するｐ型半導体
層４の位置がずれることがなく形成され、信号電荷の読
み出しの際にポテンシャルのくぼみや障壁が生じること
がなく、上記実施例と同様に残像特性が良好な固体撮像
素子を得ることができる。
【００３７】また、光電変換部の表面のｐ型層４は、Ｓ
ｉ表面に空乏層が到達し、Ｓｉ表面の界面準位から暗電
流が発生するのを防ぐために形成されている。従って、
このｐ型層４は通常濃度が濃くなるように形成されてい
る。そして本実施例では、電荷読み出しゲート電極６ａ
が、ｐ型半導体層４及びｎ型半導体層３と一部オーバー
ラップするように形成されている。先に述べたようにこ
のｐ型半導体層４は濃度が十分濃く形成されていれば、
ゲート電極６ａがオーバーラップしている領域では、ゲ
ート電極６ａから出た電気力線は、この高濃度ｐ型層４
にシールドされ、該オーバーラップ領域ではゲート電極
６ａに印加される電位レベルに変動が生じてもポテンシ
ャルレベルには影響が及ばなくなる。図１３（ａ）のゲ
ート電極６がオーバーラップしている領域Ｌ１ は、マ
スクズレに対し十分マージンが生じる程度に形成するこ
とが可能であり、この場合、図１３（ｂ） に示すよう
に、読み出し方向にポテンシャルの障壁やくぼみを生じ
ることがないようにすることができる。
ｉ表面に空乏層が到達し、Ｓｉ表面の界面準位から暗電
流が発生するのを防ぐために形成されている。従って、
このｐ型層４は通常濃度が濃くなるように形成されてい
る。そして本実施例では、電荷読み出しゲート電極６ａ
が、ｐ型半導体層４及びｎ型半導体層３と一部オーバー
ラップするように形成されている。先に述べたようにこ
のｐ型半導体層４は濃度が十分濃く形成されていれば、
ゲート電極６ａがオーバーラップしている領域では、ゲ
ート電極６ａから出た電気力線は、この高濃度ｐ型層４
にシールドされ、該オーバーラップ領域ではゲート電極
６ａに印加される電位レベルに変動が生じてもポテンシ
ャルレベルには影響が及ばなくなる。図１３（ａ）のゲ
ート電極６がオーバーラップしている領域Ｌ１ は、マ
スクズレに対し十分マージンが生じる程度に形成するこ
とが可能であり、この場合、図１３（ｂ） に示すよう
に、読み出し方向にポテンシャルの障壁やくぼみを生じ
ることがないようにすることができる。
【００３８】なお、上記実施例では電荷読み出しゲート
電極６ａを、電荷転送電極とは別のものとして形成した
が、電荷転送電極が電荷読み出し動作を兼用する構造の
ものであってもよい。
電極６ａを、電荷転送電極とは別のものとして形成した
が、電荷転送電極が電荷読み出し動作を兼用する構造の
ものであってもよい。
【００３９】さらに第１の実施例のように電荷転送領域
をｎ型の半導体層とすることで、バイアスを低減するよ
うにしてもよい。
をｎ型の半導体層とすることで、バイアスを低減するよ
うにしてもよい。
【００４０】
【発明の効果】以上のようにこの本発明によれば、光電
変換部，電荷転送部，信号読み出し部となる基板全面に
第２導電型の半導体層を形成し、その上に読み出しゲー
ト電極をレジストを用いてパターニングした後、該読み
出しゲート電極パターニング時のマスクを用いて光電変
換部の第２導電型の半導体層及び第１導電型の半導体層
を形成するようにしたから、光電変換部を構成する第１
及び第２導電形の半導体層が自己整合的に形成され、信
号の読み残しが生じず、残像特性の優れた固体撮像素子
が得られ、また信号読み出し部が第２導電型となってい
るためゲート電極に加えるバイアス電流を低くすること
ができるという効果がある。
変換部，電荷転送部，信号読み出し部となる基板全面に
第２導電型の半導体層を形成し、その上に読み出しゲー
ト電極をレジストを用いてパターニングした後、該読み
出しゲート電極パターニング時のマスクを用いて光電変
換部の第２導電型の半導体層及び第１導電型の半導体層
を形成するようにしたから、光電変換部を構成する第１
及び第２導電形の半導体層が自己整合的に形成され、信
号の読み残しが生じず、残像特性の優れた固体撮像素子
が得られ、また信号読み出し部が第２導電型となってい
るためゲート電極に加えるバイアス電流を低くすること
ができるという効果がある。
【００４１】また、基板面にマスクを形成して光電変換
部となる領域に第１及び第２導電型の不純物注入を行な
い、第１及び第２導電型の半導体層を形成した後、該第
１及び第２導電型の半導体層の一部を覆うようにしてゲ
ート電極を形成するようにしたから、自己整合的に光電
変換部が形成され、また光電変換部の一部にゲート電極
が重なるように形成されているため、ゲート電極からの
電気力線が重なり部における第１導電型の半導体層にて
シールドされ、信号読み出しゲートをマスクズレに対し
十分マージンをもって形成することができ、電荷読み出
し時にポテンシャルの障壁やくぼみを生じず、電荷の読
み残しが生じず、残像特性の優れた固体撮像素子を得る
ことができるという効果がある。
部となる領域に第１及び第２導電型の不純物注入を行な
い、第１及び第２導電型の半導体層を形成した後、該第
１及び第２導電型の半導体層の一部を覆うようにしてゲ
ート電極を形成するようにしたから、自己整合的に光電
変換部が形成され、また光電変換部の一部にゲート電極
が重なるように形成されているため、ゲート電極からの
電気力線が重なり部における第１導電型の半導体層にて
シールドされ、信号読み出しゲートをマスクズレに対し
十分マージンをもって形成することができ、電荷読み出
し時にポテンシャルの障壁やくぼみを生じず、電荷の読
み残しが生じず、残像特性の優れた固体撮像素子を得る
ことができるという効果がある。
【図１】この発明の第１の実施例による固体撮像素子の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図２】この発明の第１の実施例による固体撮像素子の
構造を示す断面図である。
構造を示す断面図である。
【図３】この発明の第１の一実施例による固体撮像素子
の光電変換部及び電荷転送部のポテンシャル設定を説明
するための図である。
の光電変換部及び電荷転送部のポテンシャル設定を説明
するための図である。
【図４】この発明の第１の一実施例による固体撮像素子
の電荷蓄積時及び電荷読み出し時のポテンシャル関係を
説明するための図である。
の電荷蓄積時及び電荷読み出し時のポテンシャル関係を
説明するための図である。
【図５】一般的な固体撮像素子の構造を示す平面図であ
る。
る。
【図６】従来の固体撮像素子の構造を示す断面図である
。
。
【図７】従来の固体撮像素子の製造方法を示す断面図で
ある。
ある。
【図８】従来の固体撮像素子の問題点を説明するための
図である。
図である。
【図９】従来及び本発明による固体撮像素子の光電変換
部及び信号読み出し部のポテンシャルを説明するための
図である。
部及び信号読み出し部のポテンシャルを説明するための
図である。
【図１０】この発明の第２の実施例による固体撮像素子
の構造を示す平面図である。
の構造を示す平面図である。
【図１１】この発明の第２の実施例による固体撮像素子
の断面図である。
の断面図である。
【図１２】この発明の第２の実施例による固体撮像素子
の製造方法を示す断面図である。
の製造方法を示す断面図である。
【図１３】この発明の第２の実施例による固体撮像素子
の電荷読み出し動作時のポテンシャル分布を示す図であ
る。
の電荷読み出し動作時のポテンシャル分布を示す図であ
る。
【図１４】この発明の第１の一実施例による固体撮像素
子の変形例の構造を示す断面図である。
子の変形例の構造を示す断面図である。
１ ｐ型半導体基板
２ ｎ− 型埋め込み層
３ ｎ型半導体層
４ ｐ＋ 型半導体層
５ 電荷転送ゲート電極
６ 信号読み出しゲート電極
６ａ 信号読み出しゲート電極
７ レジスト
１２ マスク材
１３ ゲート絶縁膜
Claims (5)
- 【請求項１】 第１導電型の半導体基板面に形成され
た第２導電型の半導体層及び該第２導電型の半導体層上
に形成された第１導電型の半導体層とからなる光電変換
部と、上記半導体基板面に設けられ、上記光電変換部の
光電荷をゲート電極に加わる電位に応じて転送する第２
導電型の半導体層からなる電荷転送部とを有する固体撮
像素子において、上記光電変換部を構成する第２導電型
の半導体層のエッジ部と、その上方の第１導電型の半導
体層のエッジ部とは、ゲート電極のエッジ部と一致した
ものとなっており、上記光電変換部と電荷転送部との間
の基板面に第２導電型の半導体層を有するものであるこ
とを特徴とする固体撮像素子。 - 【請求項２】 基板面に電荷転送部，信号読み出し部
，光電変換部が形成され、電荷転送部及び信号読み出し
部上方に、それぞれ電荷転送ゲート電極及び信号読み出
しゲート電極が形成されてなる固体撮像素子を製造する
方法において、第１導電型の半導体基板全面に第２導電
型の半導体層を形成する工程と、上記電荷転送部及び信
号読み出し部上方に、それぞれ電荷転送ゲート電極及び
信号読み出しゲート電極をレジストを用いて順次パター
ニングして形成する工程と、上記信号読み出しゲート電
極をパターニングした際に用いたレジストをマスクとし
て、上記光電変換部となる半導体基板面に第１及び第２
導電型の不純物を注入して、第１導電型の半導体層及び
第２導電型の半導体層を形成する工程とを含むことを特
徴とする固体撮像素子の製造方法。 - 【請求項３】 第１導電型の半導体基板面に形成され
た第２導電型の半導体層及び該第２導電型の半導体層上
に形成された第１導電型の半導体層とからなる光電変換
部と、上記半導体基板面に設けられ、光電変換部の光電
荷をゲート電極に加わる電位に応じて転送する第２導電
型の半導体層からなる電荷転送部とを有する固体撮像素
子において、上記ゲート電極は、上記光電変換部を構成
する第１及び第２導電型の半導体層の一部を覆うように
して設けられたものであることを特徴とする固体撮像素
子。 - 【請求項４】 基板面に電荷転送部，信号読み出し部
，光電変換部が形成され、電荷転送部及び信号読み出し
部上方に、それぞれ電荷転送ゲート電極及び信号読み出
しゲート電極が形成されてなる固体撮像素子を製造する
方法において、基板面に光電変換部となる領域を除いて
マスク材を形成する工程と、該マスク材を用いて、上記
光電変換部となる領域に第１及び第２導電型の不純物注
入を行ない第１及び第２導電型の半導体層を形成する工
程と、上記マスク材を用いて形成された光電変換部を構
成する第１及び第２導電型の半導体層の一部を覆うよう
にしてゲート電極を形成する工程とを含むことを特徴と
する固体撮像素子の製造方法。 - 【請求項５】 光電変換部形成時に用いられる不純物
の注入エネルギーは、第２導電型の不純物注入エネルギ
ーの方が第１導電型の不純物注入エネルギーよりも大き
いことを特徴とする請求項２または４記載の固体撮像素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068981A JP2595138B2 (ja) | 1990-06-14 | 1991-03-06 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15790790 | 1990-06-14 | ||
| JP2-157907 | 1990-06-14 | ||
| JP3068981A JP2595138B2 (ja) | 1990-06-14 | 1991-03-06 | 固体撮像素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04214670A true JPH04214670A (ja) | 1992-08-05 |
| JP2595138B2 JP2595138B2 (ja) | 1997-03-26 |
Family
ID=26410166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068981A Expired - Lifetime JP2595138B2 (ja) | 1990-06-14 | 1991-03-06 | 固体撮像素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2595138B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762557A (en) * | 1980-10-02 | 1982-04-15 | Nec Corp | Solid state image pickup device and driving method therefor |
| JPH0230183A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 固体撮像素子 |
| JPH02168670A (ja) * | 1988-09-22 | 1990-06-28 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
-
1991
- 1991-03-06 JP JP3068981A patent/JP2595138B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5762557A (en) * | 1980-10-02 | 1982-04-15 | Nec Corp | Solid state image pickup device and driving method therefor |
| JPH0230183A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 固体撮像素子 |
| JPH02168670A (ja) * | 1988-09-22 | 1990-06-28 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2595138B2 (ja) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173064A (en) | Split gate electrode, self-aligned antiblooming structure and method of making same | |
| JPH07202158A (ja) | Ｃｃｄ型固体撮像素子 | |
| JP2797993B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS62222667A (ja) | 固体撮像装置 | |
| JPH04214670A (ja) | 固体撮像素子及びその製造方法 | |
| JP3406832B2 (ja) | 固体撮像装置 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH03261172A (ja) | 固体撮像素子 | |
| JPH0230183A (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2936153B2 (ja) | 固体撮像素子の製造方法 | |
| JPH07142696A (ja) | 固体撮像装置 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
| EP0607874A1 (en) | Solid state image sensor | |
| JP3384509B2 (ja) | 固体撮像素子 | |
| JPH04218966A (ja) | 固体撮像装置 | |
| JP2555888B2 (ja) | 固体撮像素子の製造方法 | |
| JP2723854B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPS60169165A (ja) | 固体撮像素子 | |
| JP2870853B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| JPH03181171A (ja) | 固体撮像素子およびその製造方法 | |
| JPH04291965A (ja) | 固体撮像装置及びその製造方法 | |
| JPS6262067B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 15 |