JPH04215112A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スタンバイ機能を備え
、さらに外部のクリスタル振動子、あるいは外部のクロ
ック生成回路からの入力に基づき、動作するためのクロ
ックを内部で生成するタイプのマイクロコンピュータに
関する。

【０００２】

【従来の技術】マイクロコンピュータ（以下マイコンと
いう）にはシングルチップ・マイコン（あるいはワンチ
ップ・マイコン等）と呼ばれる、周辺回路を内蔵するタ
イプがある。周辺回路としては、割り込みコントローラ
、ＤＭＡ（ダイレクト・メモリ・アクセス）コントロー
ラ、タイマ、シリアル・インターフェース等があり、各
種システムの制御を行っている。

【０００３】マイコンには、通常スタンバイ機能と呼ば
れる機能が備えられている。例えば、マイコンを応用し
たシステム装置としてプリンタを想定した場合、パソコ
ン等の外部機器からのデータを受け取り、受け取ったデ
ータをマイコンが処理した後、印字部に受渡し印字処理
を行なうといった制御処理が行われる。こうした場合、
外部機器からデータが送られてきたときのみマイコンは
上記の動作を行ない、それ以外の時には消費電力を削減
するためにマイコン内部に供給されているクロックを止
め内部の動作を停止するスタンバイ機能がマイコンに備
えられている。以下に、上記スタンバイ機能を備えた従
来のマイコンについて詳細に説明する。

【０００４】図４は従来のシステム装置３００の構成を
示す。システム装置３００は、マイコン３０１と、タイ
マ等の各種周辺装置３２０，３２１と、上記マイコン３
０１を動作させるためのクロックを上記マイコンが発生
するためのクリスタル振動子３０５とを含んでいる。

【０００５】マイコン３０１は、ＣＰＵ３０２と、タイ
マ，シリアル・インターフェース等の内蔵周辺回路３０
３と、マイコン３０１全体を動作させるため上記ＣＰＵ
３０２および上記内蔵周辺回路３０３に対して供給され
るシステム・クロックを発生するクロック制御回路３０
４とから構成されている。

【０００６】ＣＰＵ３０２および内蔵周辺回路３０３は
、上記クロック制御回路３０４から供給されるシステム
クロックを基準として、それぞれ各種命令の実行、また
は各周辺機能特有の制御が行われている。なお、ＣＰＵ
３０２と内蔵周辺回路３０３とは、不図示の内部バスに
より接続されている。

【０００７】次に、クロック制御回路３０４の動作につ
いて説明する。クロック制御回路３０４は、Ｘ１端子３
３０，Ｘ２端子３３１にクリスタル振動子３０５を接続
した場合に、抵抗３０６およびインバータ３０７により
信号線３０８上にクロックを得る構成となっている。こ
の信号線３０８上に得られたクロックは、ＣＬＫＯＵＴ
端子３３２から出力して外部の周辺装置３２０，３２１
へ供給されると共に、分周器３１１で分周されてＣＰＵ
３０２を始めとしてマイコン３０１全体に供給される。

【０００８】ここで、セット／リセット型のフリップ・
フロップ３１０は、マイコン３０１がマイコン３０１全
体に対するシステム・クロックの供給を停止する状態（
以下ＳＴＯＰ状態という）であることを示すフリップ・
フロップである。ＣＰＵ３０２は、ＳＴＯＰ命令を実行
するとマイコン３０１内部の動作状態がＳＴＯＰ状態に
遷移することが可能な状態になるまで待ち合わせを行な
う。マイコン３０１内部がＳＴＯＰ状態に遷移すること
が可能となったとき、ＣＰＵ３０２は信号３０９を活性
化する。信号３０９が活性化されたことによりフリップ
・フロップ３１０はセットされる。逆に、ＲＥＳＥＴ端
子３３４からのリセット信号やＮＭＩ端子３３５からの
ノン・マスカブル割込み要求信号等のＳＴＯＰ状態を解
除する信号が入力された場合、フリップ・フロップ３１
０はリセットされる。マイコン３０１がＳＴＯＰ状態に
遷移しようとすると、フリップ・フロップ３１０がセッ
トされるため、インバータ３１６の出力が“０”となる
。このため、ＮＡＮＤゲート３１７の出力値が“１”と
なり、信号線３０８上に得られていたクロックはマスク
され出力されない。したがって、バッファ３１８を介し
て出力されるＣＬＫＯＵＴ端子３３２からの出力値は“
１”となる。一方、ＳＴＯＰ状態を解除しようとすると
フリップ・フロップ３１０がリセットされるためインバ
ータ３１６の出力値が“１”となる。このため、ＣＬＫ
ＯＵＴ端子３３２からは信号線３０８上に得られていた
クロックがそのまま出力される。

【０００９】また、トランスファ・ゲート３１４，３１
５はマイコン３０１がＳＴＯＰ状態になったときに信号
線３１２，３１３が中間レベルとなることを防止するた
めに設けられたものである。マイコン３０１がＳＴＯＰ
状態に遷移しようとしフリップ・フロップ３１０の出力
値が“１”となると、トランスファ・ゲート３１５がＯ
Ｎするため、信号線３１２はロウ・レベルに固定される
。一方、トランスファ・ゲート３１４はＯＦＦするため
信号線３１３はハイ・レベルに固定される。

【００１０】上述のようにして、マイコン３０１が通常
状態である場合にはＣＬＫＯＵＴ端子３３２からはクロ
ックが出力し、マイコン３０１がＳＴＯＰ状態になった
場合にはクロック出力を停止するようにクロック制御回
路３０４は制御を行っている。

【００１１】ここで、クロック制御回路３０４は図５に
示すように、クリスタル振動子の代わりに、外部のクロ
ック生成回路４０５からクロックを入力する場合にも適
用できる構成を採っている。この場合、外部クロック生
成回路４０５で生成したクロックをＸ１端子３３０に入
力し、Ｘ２端子３３１にはＸ１端子３３０に入力したク
ロックと反転したクロックを入力することが一般的にな
されており、信号線３０８上にはＸ２端子３３１から入
力したクロックと同相のクロックを得ることができる。 また、外部クロック生成回路４０５を用いた場合にもク
リスタル振動子３０５と同様、マイコン３０１がＳＴＯ
Ｐ状態になった場合にはクロック制御回路３０４の制御
によりＣＬＫＯＵＴ端子３３２からのクロック出力は停
止する。

【００１２】また、従来の技術においては、命令のエミ
ュレーション機能を備え、マイコンがＳＴＯＰ状態であ
ることを示すステータスを出力するマイコンもある。こ
ういったマイコンの場合、ＣＰＵがＳＴＯＰ命令を実行
してもマイコン内部のクロック生成部におけるクロック
の発生を停止させず、ＣＰＵがＳＴＯＰ命令を実行した
ときに命令をデコードしてＳＴＯＰ状態となったことを
示すステータス信号をＣＰＵが活性化していた。また、
ＲＥＳＥＴ端子またはＮＭＩ端子から入力信号が入力さ
れたときクロック生成部より動作クロックの供給を開始
した後、ＳＴＯＰ状態が解除されたことを示すＣＰＵス
テータス信号を非活性化状態にする方式をとっていた。

【００１３】

【発明が解決しようとする課題】上述した従来のクロッ
ク制御回路を備えたマイクロコンピュータにおいて、上
述したようにマイコンがＳＴＯＰ状態に入ると、トラン
スファ・ゲート３１５がＯＮしトランスファ・ゲート３
１４がＯＦＦすることによって、信号線３１２がロウ・
レベルに、信号線３１３がハイ・レベルに固定されこれ
らの信号線が中間レベルにならないようにしている。こ
こで、外部クロック生成回路４０５からクロックを入力
した場合、マイコン３０１がＳＴＯＰ状態に入っている
ときにも、外部クロック生成回路４０５で生成されたク
ロックがＸ１端子３０３，Ｘ２端子３３１から入力され
ている。ところが、Ｘ１端子３３０から入力されるクロ
ックのレベルがハイ・レベルとなった場合、トランスフ
ァ・ゲート３１５がＯＮしているため信号線３１２に膨
大な電流が流れ、短絡を起こしてしまうといった問題点
がある。

【００１４】また、マイコン内部がＳＴＯＰ状態に入っ
ても外部クロック生成回路４０５はクロックの生成を停
止しない。そこで、マイコンがＳＴＯＰ状態に入るとＣ
ＬＫＯＵＴ端子３３２の出力が“１”になることを利用
して、ＣＬＫＯＵＴ端子をモニタし、“１”を出力し続
けることを検知したときに外部クロック生成回路を停止
することができる。ところが、外部クロック生成回路４
０５を停止することができたとしても、マイコンのＳＴ
ＯＰ状態が解除されたことをリアルタイムに検知する手
段がないため、外部クロック生成回路４０５の動作を再
開することができず、結果的に、マイコンがＳＴＯＰ状
態に入ったときに外部クロック生成回路４０５を停止す
ることができなかった。

【００１５】また、命令のエミュレーション機能を備え
、マイコンがＳＴＯＰ状態であることを示すステータス
を出力するマイコンにおいて、外部クロック生成回路を
用いてシステム・クロックを供給する場合、上記と同様
、ＳＴＯＰ状態を示すステータスをマイコン外部で判断
して外部クロック生成回路を停止することはできるが、
マイコンのＳＴＯＰ状態が解除されたことを外部でリア
ルタイムに検知する手段がないため、この場合にも外部
クロック生成回路の動作を再開することができなかった
。そのため、ＳＴＯＰ状態に入っても消費電力を低減す
ることができないといった問題が生じていた。

【００１６】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、マイクロコンピュータが動作するためのシス
テム・クロックを該マイクロコンピュータ内部で発生す
る場合と、外部のクロック発生回路からシステム・クロ
ックを入力した場合とのいずれの場合にも、システム・
クロックを供給できる構成をもったクロック発生手段を
備えたマイクロコンピュータにおいて、マイクロコンピ
ュータの命令により上記クロック発生回路がシステム・
クロックの供給を停止する状態になったときにセットさ
れ、外部からの入力信号によりシステム・クロックの供
給を再び開始するときにリセットされる保持手段と、上
記保持手段の内容を外部に出力する出力手段と、上記出
力手段からの出力値を外部で判断することにより、シス
テム・クロックをマイクロコンピュータ内部で発生する
場合と外部のクロック発生回路からシステム・クロック
を入力した場合とのいずれの場合にも、マイクロコンピ
ュータの命令により前記クロック発生手段によるシステ
ム・クロックの発生を停止する手段と、上記出力手段か
らの出力値を外部で判別することにより、システム・ク
ロックをマイクロコンピュータ内部で発生する場合と外
部のクロック発生回路からシステム・クロックを入力し
た場合とのいずれの場合にも、外部からの入力信号によ
り前記クロック発生手段によるシステム・クロックの発
生を再び開始する手段とを有している。

【００１７】したがって、外部のクロック発生手段から
クロックを入力した場合に、マイクロコンピュータがＳ
ＴＯＰ状態となったこと、あるいはＳＴＯＰ状態が解除
されたことを外部で検出し、マイクロコンピュータに対
し、外部で生成したクロックの供給を停止、あるいはク
ロックの供給を再開することができる。

【００１８】

【実施例】以下、図面により本発明の実施例を詳述する
。

【００１９】本発明のマイクロコンピュータの第１の実
施例について第１図を用いて説明する。システム装置１
００は、マイコン１０１と、タイマ等の各種周辺装置１
２０，１２１と、上記マイコン１０１を動作させるため
のクロックを生成しマイコン３０１に対して供給する外
部クロック生成回路１０５とを含んでいる。

【００２０】マイコン１０１は、ＣＰＵ１０２と、タイ
マ，シリアル・インターフェース等の内蔵周辺装置１０
３と、マイコン１０１全体を動作させるために上記ＣＰ
Ｕ１０２および内蔵周辺回路１０３に供給してシステム
・クロックを発生するクロック制御回路１０４とから構
成されている。

【００２１】ＣＰＵ１０２は上記クロック制御回路１０
４から供給されたシステムクロックを基準として各種命
令の実行を行っている。また、内蔵周辺回路１０３は、
例えばタイマである場合には上記システムクロックを元
にタイマ・カウンタを計数したり、例えばシリアル・イ
ンターフェースである場合には上記システムクロックを
元にシリアルデータを入出力する等、クロック制御回路
１０４から供給されるシステムクロックを基準とした制
御が行われている。なお、ＣＰＵ１０２と内蔵周辺回路
１０３とは、不図示の内部バスにより接続されている。

【００２２】次に、クロック制御回路１０４の動作につ
いて説明する。クロック制御回路１０４は入力端子であ
るＸ１端子１３０，Ｘ２端子１３１にクリスタル振動子
／セラミック発振子を接続した場合に、抵抗１０６およ
びインバータ１０７により信号線１０８上にクロックを
得る構成となっている。この構成は、本実施例のように
外部のクロック生成回路からクロックを入力する場合に
も適用できる。外部クロック生成回路１０５から出力さ
れるクロックを後述のＡＮＤゲート１２４を介してＸ１
端子１３０から入力し、Ｘ１端子１３０から入力された
クロックと反転したクロックをＸ２端子１３１から入力
する。クロック制御回路１０４は、このＸ１端子１３０
およびＸ２端子１３１から入力されたクロックをもとに
して、Ｘ２端子１３１から入力されるクロックと同相の
クロックを信号線１０８上に得る。この信号線１０８上
に得たクロックはバッファ１１８を介してＣＬＫＯＵＴ
端子１３２から出力して外部の周辺装置１２０，１２１
へ供給されると共に、分周器１１１で分周されてシステ
ム・クロックとしてＣＰＵ１０２を始めとしてマイコン
１０１全体に供給される。

【００２３】ここで、セット／リセット型のフリップ・
フロップ１１０は、マイコン１０１がＳＴＯＰ状態であ
ることを示すフリップ・フロップである。ＣＰＵ１０２
は、ＳＴＯＰ命令を実行するとマイコン１０１内部の動
作状態がＳＴＯＰ状態に遷移することが可能な状態にな
るまで待ち合わせを行なう。例えば、ＳＯＴＰ状態に遷
移しようとしたとき、内蔵周辺回路３０３に含まれるＤ
ＭＡコントローラがデータ転送を行っている最中である
場合、データ転送が終了するまで待つ等の待ち合わせを
行なう。データ転送が終了する等して、マイコン１０１
内部がＳＴＯＰ状態に遷移することが可能となったとき
、ＣＰＵ１０２は信号１０９を活性化し、フリップ・フ
ロップ１１０をセットする。逆に、ＲＥＳＥＴ端子１３
４からのリセット信号やＮＭＩ端子１３５からのノン・
マスカブル割込み要求信号等のＳＴＯＰ状態を解除する
信号が入力されたとき、フリップ・フロップ１１０はリ
セットされる。マイコン１０１がＳＴＯＰ状態に遷移し
ようとすると、フリップ・フロップ１１０がセットされ
るため、インバータ１１６の出力値が“０”となる。 このため、ＮＡＮＤゲート１１７の出力値が“１”とな
り、信号線１０８上に得られていたクロックはマスクさ
れ出力されない。したがって、バッファ１１８を介して
出力されるＣＬＫＯＵＴ端子１３２からの出力値は“１
”となる。一方、上述したリセット信号ノン・マスカブ
ル割込み要求信号によりＳＴＯＰ状態を解除しようとす
るとフリップ・フロップ１１０がリセットされるためイ
ンバータ１１６の出力値が“１”となる。このため、Ｃ
ＬＫＯＵＴ端子１３２からは信号線１０８上に得られて
いたクロックがそのまま出力される。

【００２４】一方、フリップ・フロップ１１０の出力は
インバータ１２２を介してＳＴＯＰＳ端子１３３から外
部に出力される。マイコン１０１がＳＴＯＰ状態である
とき、フリップ・フロップ１１０の出力値は“１”であ
るので、ＳＴＯＰＳ端子１３３はロウ・レベルを出力す
る。逆に、マイコン１０１がＳＴＯＰ状態でないとき、
フリップ・フロップ１１０の出力値は“０”であるので
、ＳＴＯＰＳ端子１３３はハイ・レベルを出力する。 ＡＮＤゲート１２４は、上記ＳＴＯＰＳ端子１３３から
の出力値と、外部クロック生成回路１０５からの出力値
とを入力し、その出力値をマイコン１０１のＸ１端子１
３０に入力している。マイコン１０１がＳＴＯＰ状態で
ない場合、ＳＴＯＰＳ端子１３３からの出力値はハイ・
レベルとなるため、外部クロック生成回路１０５からの
出力であるクロックがそのままＸ１端子１３０に入力さ
れる。Ｘ２端子１３１にはＸ１端子１３０に入力された
クロックと反転したクロックが入力される。また、マイ
コン１０１がＳＴＯＰ状態である場合、ＳＴＯＰＳ端子
１３３からの出力値はロウ・レベルとなるため外部クロ
ック生成回路１０５からのクロック出力はマスクされ、
Ｘ１端子１３０には常にロウ・レベルが入力される。Ｘ
２端子１３１には常にハイ・レベルが入力される。ＲＥ
ＳＥＴ端子１３４からのリセット信号やＮＭＩ端子１３
５からのノン・マスカブル割込み要求信号等が入力され
たとき、フリップ・フロップ１１０はリセットされ、Ｓ
ＴＯＰＳ端子１３３が再びハイ・レベルとなる。このた
め、外部クロック生成回路１０５からの出力であるクロ
ックがそのままＸ１端子１３０に入力され、Ｘ２端子１
３１にはＸ１端子１３０に入力されたクロックと反転し
たクロックが入力される。

【００２５】トランスファ・ゲート１１４，１１５はマ
イコン１０１がＳＴＯＰ状態になったときに信号線１１
２，１１３が中間レベルとなることを防止するために設
けられたものである。マイコン１０１がＳＴＯＰ状態に
遷移しようとしフリップ・フロップ１１０の出力値が“
１”となると、トランスファ・ゲート１１５がＯＮし、
トランスファ・ゲート１１４はＯＦＦする。このとき、
上述したように、Ｘ１端子１３０にはロウ・レベルが入
力され、Ｘ２端子１３１にはハイ・レベルが入力される
ので、信号線１１２はロウ・レベルに、また信号線１１
３はハイ・レベルに固定される。ＲＥＳＥＴ端子１３４
からのリセット信号やＮＭＩ端子１３５からのノン・マ
スカブル割込み要求信号等が入力されたとき、フリップ
・フロップ１１０はリセットされるため、トランスファ
・ゲート１１５がＯＦＦし、トランスファ・ゲート１１
４はＯＮする。このとき、上述したようにＸ１端子１３
０およびＸ２端子１３１からは、外部クロック生成回路
１０５からの出力であるクロックが入力されるので、再
び信号線１０８上にクロックが得られ、マイコン１０１
へのクロックの供給を開始すると共に、ＣＬＫＯＵＴ端
子１３２から外部へクロックを出力する。

【００２６】図３は上述した動作を示すタイミングチャ
ートである。

【００２７】このように、マイコン１０１が外部クロッ
クにより動作する場合において、マイコン１０１がＳＴ
ＯＰ状態である場合には、ＣＬＫＯＵＴ端子１３２から
のクロック出力を停止すると共に、ＳＴＯＰＳ端子１３
３が非活性化することによって外部クロックの入力を停
止するようにしている。また、ＳＴＯＰ状態を解除しよ
うとした場合、上記ＳＴＯＰＳ端子１３３が活性化する
ので、Ｘ１端子１３０およびＸ２端子１３１からは再び
外部クロックが入力され、ＣＬＫＯＵＴ端子１３２から
は信号線１０８上に得られたクロックが出力される。

【００２８】第２の実施例について図２を用いて説明す
る。なお、本実施例の構成は前実施例とほぼ同様の構成
であるので異なる部分についてのみ説明する。

【００２９】ＳＴＯＰ状態であることを示すＳＴＯＰＳ
端子１３３の状態は信号線１２７を介してＡＮＤゲート
１２４に入力される他、外部クロック生成回路１０５に
も伝えられる。ＳＴＯＰＳ端子１３３からの出力がロウ
・レベルとなった場合、すなわちマイコン１０１がＳＴ
ＯＰ状態に遷移しようとする場合、外部クロック生成回
路１０５はクロックの生成を停止する。また、ＳＴＯＰ
Ｓ端子１３３からの出力がハイ・レベルとなった場合、
すなわちマイコン１０１がＳＴＯＰ状態を解除しようと
する場合、外部クロック生成回路１０５はクロックの生
成を再開する。

【００３０】動作タイミングチャートは図３と同様であ
る。

【００３１】

【発明の効果】以上説明したように、本発明のクロック
制御回路を備えたマイクロコンピュータは、マイクロコ
ンピュータ自身がＳＴＯＰ状態に入っているか否かを外
部で判別することができる。

【００３２】このため、外部でクロックを生成しマイク
ロコンピュータに該クロックを供給する方式を採った場
合に、マイクロコンピュータがＳＴＯＰ状態に入ったと
しても、上記ＳＴＯＰ状態の判別結果により外部から供
給するクロックを停止することができるため、内部のゲ
ートがＯＮすることによって引き起こされる短絡を防止
することができる。

【００３３】また、ＳＴＯＰ状態の判別結果により外部
でのクロック生成そのものを停止することもでき、ＳＴ
ＯＰ状態に入ったときにマイクロコンピュータを含むシ
ステム全体の消費電力を低減することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施例におけるクロック制御回
路を含むマイクロコンピュータを備えたシステム装置の
ブロック図である。

【図２】本発明の第二の実施例におけるクロック制御回
路を含むマイクロコンピュータを備えたシステム装置の
ブロック図である。

【図３】クロック制御回路の動作タイミングチャートで
ある。

【図４】従来のクロック制御回路を含むマイクロコンピ
ュータを備えたシステム装置のブロック図である。

【図５】従来のクロック制御回路を含むマイクロコンピ
ュータを備えたシステム装置のブロック図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　マイクロコンピュータが動作するため
   のシステム・クロックを該マイクロコンピュータ内部で
   発生する場合と外部のクロック発生回路からシステム・
   クロックを入力した場合といずれの場合にもシステム・
   クロックを供給できる構成をもったクロック発生手段を
   備えたマイクロコンピュータにおいて、命令により上記
   クロック発生回路がシステム・クロックの供給を停止す
   る状態になったときにセットされ、外部からの入力信号
   によりシステム・クロックの供給を再び開始するときに
   リセットされる保持手段と、上記保持手段の内容を外部
   に出力する出力手段と、上記出力手段からの出力値を外
   部で判断することにより、システム・クロックをマイク
   ロコンピュータ内部で発生する場合と外部のクロック発
   生回路からシステム・クロックを入力した場合とのいず
   れの場合にも、マイクロコンピュータの命令により前記
   クロック発生手段によるシステム・クロックの発生を停
   止する手段と、上記出力手段からの出力値を外部で判別
   することにより、システム・クロックをマイクロコンピ
   ュータ内部で発生する場合と外部のクロック発生回路か
   らシステム・クロックを入力した場合とのいずれの場合
   にも、外部からの入力信号により前記クロック発生手段
   によるシステム・クロックの発生を再び開始する手段と
   を有することを特徴とするマイクロコンピュータ。