JPH042159A - 抵抗体およびその製造方法 - Google Patents
抵抗体およびその製造方法Info
- Publication number
- JPH042159A JPH042159A JP10244190A JP10244190A JPH042159A JP H042159 A JPH042159 A JP H042159A JP 10244190 A JP10244190 A JP 10244190A JP 10244190 A JP10244190 A JP 10244190A JP H042159 A JPH042159 A JP H042159A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- substrate
- substance
- insulating film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000126 substance Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 239000012530 fluid Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 26
- 239000002184 metal Substances 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000010409 thin film Substances 0.000 abstract description 12
- 238000007747 plating Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000002427 irreversible effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は抵抗体およびその製造方法に関するものである
。
。
(従来の技術)
近年の半導体デバイスの発展にはめざましいものがある
。シリコンおよび化合物半導体デバイスの高性能・高速
化に伴い、これらのデバイスで形成されるアナログ回路
およびディジタル回路の動作領域も数GHzから数十G
Hzの周波数領域にまで及ぶようになってきている。と
ころでこれらの高速動作回路の抵抗素子としては、イオ
ン注入等の不純物拡散により活性化させた半導体層(第
5図(C))を抵抗体(11)として用いたものや、イ
オン注入により周囲を高抵抗化させた導電層(第5図(
d))を抵抗体(工2)として用いたものが知られてい
る。ところでこれらの半導体基板の一部を利用して形成
された抵抗体では、抵抗体の周辺領域で接合容量をつく
り、また半導体基板中のトラップ等の影響により寄生容
量をつくる。高周波領域ではその容量成分も犬きくなり
、回路の伝搬遅延時間を大きくする。またさらに半導体
積層構造上に設けられた抵抗体では、抵抗体層と別の導
電層の間でのキャリアのカンプリングにより、GHz以
上の超高周波領域において大きな抵抗値の周波数分散を
生じ、よって抵抗値が本来の設計値と太きくずれてしま
うという問題もある。
。シリコンおよび化合物半導体デバイスの高性能・高速
化に伴い、これらのデバイスで形成されるアナログ回路
およびディジタル回路の動作領域も数GHzから数十G
Hzの周波数領域にまで及ぶようになってきている。と
ころでこれらの高速動作回路の抵抗素子としては、イオ
ン注入等の不純物拡散により活性化させた半導体層(第
5図(C))を抵抗体(11)として用いたものや、イ
オン注入により周囲を高抵抗化させた導電層(第5図(
d))を抵抗体(工2)として用いたものが知られてい
る。ところでこれらの半導体基板の一部を利用して形成
された抵抗体では、抵抗体の周辺領域で接合容量をつく
り、また半導体基板中のトラップ等の影響により寄生容
量をつくる。高周波領域ではその容量成分も犬きくなり
、回路の伝搬遅延時間を大きくする。またさらに半導体
積層構造上に設けられた抵抗体では、抵抗体層と別の導
電層の間でのキャリアのカンプリングにより、GHz以
上の超高周波領域において大きな抵抗値の周波数分散を
生じ、よって抵抗値が本来の設計値と太きくずれてしま
うという問題もある。
この問題に対して第5図(a)のような絶縁膜(4)上
の薄膜抵抗体(1)が採用される。この構造の抵抗体の
場合は、抵抗体(1)の下部の絶縁膜(4)により高周
波領域でも容量成分を小さく抑えることができ、広い周
波数領域において安定した抵抗値が得られる。
の薄膜抵抗体(1)が採用される。この構造の抵抗体の
場合は、抵抗体(1)の下部の絶縁膜(4)により高周
波領域でも容量成分を小さく抑えることができ、広い周
波数領域において安定した抵抗値が得られる。
(発明が解決しようとする課題)
しかし絶縁上の薄膜抵抗体では、通電時に発せられる熱
により抵抗体の温度が上昇しやすい。これは絶縁膜の熱
伝導性が悪いためである。この抵抗体の温度上昇は、抵
抗体材料の比抵抗の温度係数を零としなければ、抵抗値
を大きく変化させる。また仮に抵抗材料の温度係数を零
にしても、電流レベルによる抵抗値の非線形性を生じた
り、ある温度以上では非可逆的な変化を起こさせる等の
問題がある。これらの問題は回路を微細化、集積化する
に従って顕著となり、回路動作の信頼性を確保できなく
なる。
により抵抗体の温度が上昇しやすい。これは絶縁膜の熱
伝導性が悪いためである。この抵抗体の温度上昇は、抵
抗体材料の比抵抗の温度係数を零としなければ、抵抗値
を大きく変化させる。また仮に抵抗材料の温度係数を零
にしても、電流レベルによる抵抗値の非線形性を生じた
り、ある温度以上では非可逆的な変化を起こさせる等の
問題がある。これらの問題は回路を微細化、集積化する
に従って顕著となり、回路動作の信頼性を確保できなく
なる。
抵抗体で発生した熱により抵抗体部分の温度が上昇し抵
抗値が変化すると、本来適正値で設計された回路動作点
からのずれが起こり、回路の高速性・信頼性を損なう。
抗値が変化すると、本来適正値で設計された回路動作点
からのずれが起こり、回路の高速性・信頼性を損なう。
抵抗体の温度上昇を、以下の熱伝導の式で考える。
Q=λ(T2−Tρ1
ここで、Qは物質から単位面積当り単位時間に放熱され
る熱量、λは熱伝導率、T2は抵抗体の温度、T1は外
部の温度、Lは熱伝導経路の距離である。この式より、
熱伝導率λが大きい物質は効率的に放熱が行われ、従っ
て素子の温度上昇が低減される。
る熱量、λは熱伝導率、T2は抵抗体の温度、T1は外
部の温度、Lは熱伝導経路の距離である。この式より、
熱伝導率λが大きい物質は効率的に放熱が行われ、従っ
て素子の温度上昇が低減される。
ところで素子を含めて半導体表面は絶縁膜で保護される
が、一般に絶縁膜の熱伝導率は小さく、二酸化シリコン
では3.3 X 10 cal/cm−s・00程度
である。そのため基板表面への放熱効果は小さく、よっ
て基板裏面から放熱する構造を用いることが好ましい。
が、一般に絶縁膜の熱伝導率は小さく、二酸化シリコン
では3.3 X 10 cal/cm−s・00程度
である。そのため基板表面への放熱効果は小さく、よっ
て基板裏面から放熱する構造を用いることが好ましい。
たとえばパワー用トランジスタの場合では、トランジス
タ素子の下部の半導体基板をエツチングにより除去し、
その部分に金属をメツキ法などにより充填し、さらに基
板裏面全体に金属をつけたヒートシンク構造を形成し、
素子部で発生した熱を基板裏面から効率良く放出し、素
子部での温度上昇を抑制し、温度上昇によるトランジス
タの誤動作を防止する方法がとられる。またヒートシン
ク金属は、電解効果トランジスタではソース電極、バイ
ポーラトランジスタではエミッタ電極に直付けされ、グ
ランドの役目も担っている。
タ素子の下部の半導体基板をエツチングにより除去し、
その部分に金属をメツキ法などにより充填し、さらに基
板裏面全体に金属をつけたヒートシンク構造を形成し、
素子部で発生した熱を基板裏面から効率良く放出し、素
子部での温度上昇を抑制し、温度上昇によるトランジス
タの誤動作を防止する方法がとられる。またヒートシン
ク金属は、電解効果トランジスタではソース電極、バイ
ポーラトランジスタではエミッタ電極に直付けされ、グ
ランドの役目も担っている。
しかし抵抗体の場合このヒートシンク金属を利用すると
、第5図(b)のように抵抗体(1)とヒートシンク金
属(8)の間で容量成分をつくり、この容量成分により
回路の高速動作を損なう。また抵抗体(1)の電極(2
)も回路中では様々な電位が与えられるから、ヒートシ
ンク金属(8)を抵抗体電極(2)に直付けする事はで
きない。そのため、ヒートシンク金属(8)を抵抗体に
近接させることができず、有効な放熱効果を得ることが
できない。また、絶縁膜上の薄膜抵抗体の場合には、第
5図(a)のように抵抗体が上部および下部から絶縁膜
ではさまれた構造であるため放熱効果は一層小さくなり
、温度の上昇による抵抗値の信頼性の低減がますます問
題となる。
、第5図(b)のように抵抗体(1)とヒートシンク金
属(8)の間で容量成分をつくり、この容量成分により
回路の高速動作を損なう。また抵抗体(1)の電極(2
)も回路中では様々な電位が与えられるから、ヒートシ
ンク金属(8)を抵抗体電極(2)に直付けする事はで
きない。そのため、ヒートシンク金属(8)を抵抗体に
近接させることができず、有効な放熱効果を得ることが
できない。また、絶縁膜上の薄膜抵抗体の場合には、第
5図(a)のように抵抗体が上部および下部から絶縁膜
ではさまれた構造であるため放熱効果は一層小さくなり
、温度の上昇による抵抗値の信頼性の低減がますます問
題となる。
本発明の目的は、抵抗体が通電時に発生する熱による温
度上昇により、比抵抗が設計値から変化したり、動作時
の電流レベルによる抵抗値の非線形性や非可逆的な変化
を生じることを防止し、しかも放熱構造を作ることによ
り抵抗値の周波数分散や容量成分が発生することを避け
、よって回路の超高速動作を妨げない抵抗体を提供する
ことにある。
度上昇により、比抵抗が設計値から変化したり、動作時
の電流レベルによる抵抗値の非線形性や非可逆的な変化
を生じることを防止し、しかも放熱構造を作ることによ
り抵抗値の周波数分散や容量成分が発生することを避け
、よって回路の超高速動作を妨げない抵抗体を提供する
ことにある。
(課題を解決するための手段)
本発明の抵抗体は、半導体基板上または半導体基板上の
絶縁膜上に形成された抵抗体と、この抵抗体下部に設け
られた高熱伝導率かつ低誘電率の特性を有する物質1と
、この物質1下部に前記半導体基板裏面まで突き抜けて
設けられた高熱伝導率の特性を有する物質2とからなる
ことを特徴とする。
絶縁膜上に形成された抵抗体と、この抵抗体下部に設け
られた高熱伝導率かつ低誘電率の特性を有する物質1と
、この物質1下部に前記半導体基板裏面まで突き抜けて
設けられた高熱伝導率の特性を有する物質2とからなる
ことを特徴とする。
なおこのような抵抗体としては、半導体基板上に絶縁膜
が形成されこの絶縁膜上に形成された薄膜抵抗体、およ
び高抵抗の半導体基板の一部の領域を低抵抗化すること
により形成された抵抗体、および半導体基板上に導電層
が形成されこの導電層の周囲を高抵抗化することにより
形成された抵抗体がある。
が形成されこの絶縁膜上に形成された薄膜抵抗体、およ
び高抵抗の半導体基板の一部の領域を低抵抗化すること
により形成された抵抗体、および半導体基板上に導電層
が形成されこの導電層の周囲を高抵抗化することにより
形成された抵抗体がある。
また前記抵抗体の製造方法としては、半導体基板上また
は半導体基板上の絶縁膜上に抵抗体を形成する工程と、
この抵抗体下部の半導体基板を裏面から除去する工程と
、除去された部分に高熱伝導率でかつ低誘電率の特性を
有する流動性の物質1を充填する工程と、引き続き前記
物質1を固化させる工程と、さらに基板裏面から前記物
質1と接するように高熱伝導率の特性を有する物質2を
取り付ける工程とを含む構成とする。
は半導体基板上の絶縁膜上に抵抗体を形成する工程と、
この抵抗体下部の半導体基板を裏面から除去する工程と
、除去された部分に高熱伝導率でかつ低誘電率の特性を
有する流動性の物質1を充填する工程と、引き続き前記
物質1を固化させる工程と、さらに基板裏面から前記物
質1と接するように高熱伝導率の特性を有する物質2を
取り付ける工程とを含む構成とする。
(作用)
本発明では、抵抗体が熱伝導率の高い物質の上に形成さ
れるため、抵抗体と基板裏面との間の熱抵抗が低減され
、抵抗体からの発熱を効率よく基板裏面から放熱させる
ことができる。これにより抵抗体の温度上昇を抑制する
ことができ、抵抗体の信頼性を高めることができる。ま
た、この抵抗体を負荷抵抗として使用した回路を超高周
波領域で動作させる場合、この抵抗体は低誘電率の物質
上に形成されるため基板や基板裏面との間の容量や抵抗
値の周波数分散を抑制でき、回路の高速動作を損なわな
い。また本発明による抵抗体は、発熱による温度上昇が
抑制されるため微細化に適し、よって超高速動作の集積
回路に適する。
れるため、抵抗体と基板裏面との間の熱抵抗が低減され
、抵抗体からの発熱を効率よく基板裏面から放熱させる
ことができる。これにより抵抗体の温度上昇を抑制する
ことができ、抵抗体の信頼性を高めることができる。ま
た、この抵抗体を負荷抵抗として使用した回路を超高周
波領域で動作させる場合、この抵抗体は低誘電率の物質
上に形成されるため基板や基板裏面との間の容量や抵抗
値の周波数分散を抑制でき、回路の高速動作を損なわな
い。また本発明による抵抗体は、発熱による温度上昇が
抑制されるため微細化に適し、よって超高速動作の集積
回路に適する。
(実施例)
以下に、本発明の詳細な説明する。第1図(a)〜(C
)は半導体基板(5)上に絶縁膜(4)、薄膜抵抗体(
1)、電極(2ン、絶縁膜(3)が順次形成されている
抵抗体である。第1図(a)は薄膜抵抗体(1)下部の
半導体基板および絶縁膜の全部を物質1(6)に置き換
えたもの、第1図(b)は抵抗体下部の半導体基板(5
)および絶縁膜(4)の全部を除去したうち、その一部
を物質1(6)に置き換えたもの、第1図(c)は抵抗
体下部の半導体基板の全部および絶縁膜の一部を物質1
(6)に置換したもので、さらに各々物質1(6)に接
するように物質2(7)を取り付けた実施例である。
)は半導体基板(5)上に絶縁膜(4)、薄膜抵抗体(
1)、電極(2ン、絶縁膜(3)が順次形成されている
抵抗体である。第1図(a)は薄膜抵抗体(1)下部の
半導体基板および絶縁膜の全部を物質1(6)に置き換
えたもの、第1図(b)は抵抗体下部の半導体基板(5
)および絶縁膜(4)の全部を除去したうち、その一部
を物質1(6)に置き換えたもの、第1図(c)は抵抗
体下部の半導体基板の全部および絶縁膜の一部を物質1
(6)に置換したもので、さらに各々物質1(6)に接
するように物質2(7)を取り付けた実施例である。
また第1図(a)の抵抗体の製造方法の実施例を第4図
に示す。まず半導体基板(5)上に絶縁膜(4)、薄膜
抵抗体(1)、電極(2)、絶縁膜(3)を順次形成す
る(第4図(a))。引き続き抵抗体下部の半導体基板
(5)および絶縁膜(4)を基板裏面からエツチングし
、すべて除去する(第4図(b))。次に除去した部分
に低誘電率で高熱伝導率の物質1(6)を充填する(第
4図(C))。さらに第4図(d)のように基板裏面か
ら熱伝導率の良い金属(物質2(7))を、物質1(6
)と接するように形成する(たとえば物質2は金メツキ
法で形成したAu)。
に示す。まず半導体基板(5)上に絶縁膜(4)、薄膜
抵抗体(1)、電極(2)、絶縁膜(3)を順次形成す
る(第4図(a))。引き続き抵抗体下部の半導体基板
(5)および絶縁膜(4)を基板裏面からエツチングし
、すべて除去する(第4図(b))。次に除去した部分
に低誘電率で高熱伝導率の物質1(6)を充填する(第
4図(C))。さらに第4図(d)のように基板裏面か
ら熱伝導率の良い金属(物質2(7))を、物質1(6
)と接するように形成する(たとえば物質2は金メツキ
法で形成したAu)。
ところで抵抗体下部の基板領域および絶縁膜を除去した
部分に物質を充填する工程については、ICレベルの回
路でもその抵抗体のサイズは数十μm程度であり、基板
の厚さは300〜500pmであるため、そのアスペク
ト比が大きく、物質を充填するのはプロセス上困難であ
る。しかし、たとえば流動性のシリコン樹脂またはエポ
キシ樹脂を採用すれば、比較的簡単に充填することが可
能である。
部分に物質を充填する工程については、ICレベルの回
路でもその抵抗体のサイズは数十μm程度であり、基板
の厚さは300〜500pmであるため、そのアスペク
ト比が大きく、物質を充填するのはプロセス上困難であ
る。しかし、たとえば流動性のシリコン樹脂またはエポ
キシ樹脂を採用すれば、比較的簡単に充填することが可
能である。
またこれらの樹脂材料はLSI封止材料に用いられてお
り、流動性が良く、半導体に影響を及ぼす可動イオンが
ない、熱伝導率が大きい、誘電率が小さい等の特徴を持
ち半導体プロセス上信頼性を得られる。また充填した樹
脂は100〜150°C程度の加熱により比較的簡単に
固化させることができる。
り、流動性が良く、半導体に影響を及ぼす可動イオンが
ない、熱伝導率が大きい、誘電率が小さい等の特徴を持
ち半導体プロセス上信頼性を得られる。また充填した樹
脂は100〜150°C程度の加熱により比較的簡単に
固化させることができる。
表1にシリコン樹脂とエポキシ樹脂、GaAs、表1
熱伝導率と比誘電率 第5図(a)の従来の薄膜抵抗体では、二酸化シリコン
の熱伝導率がGaAsやSiの半導体材料に比べて非常
に小さく、薄膜抵抗体上部および下部が二酸化シリコン
膜で絶縁されているこの構造では、抵抗体で発生した熱
は試料表面および基板裏面に伝わりにくく、その結果抵
抗体部分の温度が上昇しやすい。一方、第1図(a)の
構造の抵抗体では、抵抗体下部の基板および絶縁膜をす
べて除去し、その部分に二酸化シリコンよりも2桁近く
熱伝導率が良い樹脂が充填されているため、基板裏面か
ら有効な放熱が行われ、抵抗体の温度上昇は改善される
。
熱伝導率と比誘電率 第5図(a)の従来の薄膜抵抗体では、二酸化シリコン
の熱伝導率がGaAsやSiの半導体材料に比べて非常
に小さく、薄膜抵抗体上部および下部が二酸化シリコン
膜で絶縁されているこの構造では、抵抗体で発生した熱
は試料表面および基板裏面に伝わりにくく、その結果抵
抗体部分の温度が上昇しやすい。一方、第1図(a)の
構造の抵抗体では、抵抗体下部の基板および絶縁膜をす
べて除去し、その部分に二酸化シリコンよりも2桁近く
熱伝導率が良い樹脂が充填されているため、基板裏面か
ら有効な放熱が行われ、抵抗体の温度上昇は改善される
。
さらに、このような樹脂の誘電率は二酸化シリコンと同
等であるため、抵抗体に無用な容量成分を作らず、よっ
て安定した抵抗値が得られる。さらに基板裏面には、上
記樹脂と接するように金属層(例えばAu層)を設ける
ため、抵抗体で発生した熱は樹脂を介して基板裏面から
効率よく放熱できるようになる。この構造で、ヒートシ
ンク金属層(7)を容量成分が大きく成らない程度に抵
抗体(1)に接近させた場合(第1図(b))では、さ
らに放熱効果は大きくできる。
等であるため、抵抗体に無用な容量成分を作らず、よっ
て安定した抵抗値が得られる。さらに基板裏面には、上
記樹脂と接するように金属層(例えばAu層)を設ける
ため、抵抗体で発生した熱は樹脂を介して基板裏面から
効率よく放熱できるようになる。この構造で、ヒートシ
ンク金属層(7)を容量成分が大きく成らない程度に抵
抗体(1)に接近させた場合(第1図(b))では、さ
らに放熱効果は大きくできる。
また第2図は高抵抗の半導体基板の一部の領域を低抵抗
化することにより形成された抵抗体(11)、第3図は
半導体基板上に導電層が形成され、前記導電層の周囲を
高抵抗化することにより形成された抵抗体(12)にお
いて抵抗体下部の半導体基板の全部を物質1に置換し、
さらに各々物質1に接するように物質2を取り付けた実
施例である。この場合は、樹脂の熱伝導率はGaAsや
Siの半導体材料よりも小さいため熱伝導の点では劣る
が、しかし誘電率は1/3以下であるため、樹脂層の厚
みを最適化し、さらに基板裏面からの金属ヒートシンク
を抵抗体に接近させることにより、熱伝導を維持しつつ
容量成分を低減した抵抗体を形成することができる。
化することにより形成された抵抗体(11)、第3図は
半導体基板上に導電層が形成され、前記導電層の周囲を
高抵抗化することにより形成された抵抗体(12)にお
いて抵抗体下部の半導体基板の全部を物質1に置換し、
さらに各々物質1に接するように物質2を取り付けた実
施例である。この場合は、樹脂の熱伝導率はGaAsや
Siの半導体材料よりも小さいため熱伝導の点では劣る
が、しかし誘電率は1/3以下であるため、樹脂層の厚
みを最適化し、さらに基板裏面からの金属ヒートシンク
を抵抗体に接近させることにより、熱伝導を維持しつつ
容量成分を低減した抵抗体を形成することができる。
(発明の効果)
以上説明したように本発明によれば、抵抗体下部に設け
た放熱体により抵抗体で発生する熱を有効に基板裏面か
ら放熱することができるため、発熱による温度上昇によ
り抵抗値の変化および抵抗体の非可逆的な変化が生じる
ことを抑制することができ、抵抗体の信頼性を高めるこ
とができる。
た放熱体により抵抗体で発生する熱を有効に基板裏面か
ら放熱することができるため、発熱による温度上昇によ
り抵抗値の変化および抵抗体の非可逆的な変化が生じる
ことを抑制することができ、抵抗体の信頼性を高めるこ
とができる。
また放熱体構造による抵抗体と基板等の間の容量成分を
抑制できるため、この抵抗体を含む集積回路を高周波領
域で動作させた場合でも抵抗値の周波数分散を生じるこ
となく、安定した抵抗値を得ることができる。また本構
造の抵抗体の製造方法は、流動性の高熱伝導率かつ低誘
電率の特性を有する物質を採用することにより、抵抗体
下部の半導体基板および絶縁膜を除去した部分に充填し
、その後加熱して固化させることができ、通常の半導体
プロセスが適用可能である。
抑制できるため、この抵抗体を含む集積回路を高周波領
域で動作させた場合でも抵抗値の周波数分散を生じるこ
となく、安定した抵抗値を得ることができる。また本構
造の抵抗体の製造方法は、流動性の高熱伝導率かつ低誘
電率の特性を有する物質を採用することにより、抵抗体
下部の半導体基板および絶縁膜を除去した部分に充填し
、その後加熱して固化させることができ、通常の半導体
プロセスが適用可能である。
第1図(a)から第1図(c)は本発明の抵抗体の一実
施例を示す構造図である。第2図および第3図は本発明
の抵抗体の他の実施例を示す構造図である。第4図は第
1図(a)の抵抗体を形成する際の工程図である。第5
図(a)から第5図(d)は従来の抵抗体の構造図であ
る。 1・・・薄膜抵抗体、11・・・抵抗体、12・・・抵
抗体、2・・・電極、3・、・抵抗体保護絶縁膜、40
0.抵抗体下地絶縁、5・・・基板、51・・・注入に
より高抵抗化された基板領域、6・・・物質1.7・・
・物質2. 8・・・ヒートシンク金属
施例を示す構造図である。第2図および第3図は本発明
の抵抗体の他の実施例を示す構造図である。第4図は第
1図(a)の抵抗体を形成する際の工程図である。第5
図(a)から第5図(d)は従来の抵抗体の構造図であ
る。 1・・・薄膜抵抗体、11・・・抵抗体、12・・・抵
抗体、2・・・電極、3・、・抵抗体保護絶縁膜、40
0.抵抗体下地絶縁、5・・・基板、51・・・注入に
より高抵抗化された基板領域、6・・・物質1.7・・
・物質2. 8・・・ヒートシンク金属
Claims (2)
- (1)半導体基板上または半導体基板上の絶縁膜上に形
成された抵抗体と、この抵抗体下部に設けられた高熱伝
導率でかつ低誘電率の特性を有する物質1と、この物質
1下部に前記半導体基板裏面まで突き抜けて設けられた
高熱伝導率の特性を有する物質2とからなることを特徴
とする抵抗体。 - (2)半導体基板上または半導体基板上の絶縁膜上に抵
抗体を形成する工程と、この抵抗体下部の半導体基板を
裏面から除去する工程と、除去された部分に高熱伝導率
でかつ低誘電率の特性を有する流動性の物質1を充填す
る工程と、引き続き前記物質1を固化させる工程と、さ
らに基板裏面から前記物質1と接するように高熱伝導率
の特性を有する物質2を取り付ける工程とを含むことを
特徴とする抵抗体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102441A JP2623903B2 (ja) | 1990-04-18 | 1990-04-18 | 抵抗体およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2102441A JP2623903B2 (ja) | 1990-04-18 | 1990-04-18 | 抵抗体およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH042159A true JPH042159A (ja) | 1992-01-07 |
| JP2623903B2 JP2623903B2 (ja) | 1997-06-25 |
Family
ID=14327554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2102441A Expired - Fee Related JP2623903B2 (ja) | 1990-04-18 | 1990-04-18 | 抵抗体およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623903B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018549A (ja) * | 1983-07-12 | 1985-01-30 | Mitsubishi Chem Ind Ltd | モノアゾ化合物及び反応型モノアゾ染料 |
| JPS62108567A (ja) * | 1985-11-06 | 1987-05-19 | Nec Corp | 半導体集積回路装置 |
-
1990
- 1990-04-18 JP JP2102441A patent/JP2623903B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6018549A (ja) * | 1983-07-12 | 1985-01-30 | Mitsubishi Chem Ind Ltd | モノアゾ化合物及び反応型モノアゾ染料 |
| JPS62108567A (ja) * | 1985-11-06 | 1987-05-19 | Nec Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2623903B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508230A (en) | Method for making a semiconductor device with diamond heat dissipation layer | |
| US9960098B2 (en) | Systems and methods for thermal conduction using S-contacts | |
| JP3905580B2 (ja) | 冷却改善用の熱伝達構造を有する高密度cmos集積回路 | |
| JP2018117054A (ja) | 半導体装置および電力変換装置 | |
| US20090115052A1 (en) | Hybrid silicon/non-silicon electronic device with heat spreader | |
| JP2002319658A (ja) | 半導体装置 | |
| US3753056A (en) | Microwave semiconductor device | |
| US3743897A (en) | Hybrid circuit arrangement with metal oxide varistor shunt | |
| US4951123A (en) | Integrated circuit chip assembly utilizing selective backside deposition | |
| US6788552B1 (en) | Method and apparatus for reducing substrate bias voltage drop | |
| JP2007157835A (ja) | 実装基板 | |
| TW419801B (en) | High frequency semiconductor device and manufacturing method thereof | |
| US2629767A (en) | Semiconductor amplifier or oscillator device | |
| JPH042159A (ja) | 抵抗体およびその製造方法 | |
| CN119542271A (zh) | 用于高效散热的封装结构 | |
| EP3297022B1 (en) | Top side cooling for gan power device | |
| JP7298679B2 (ja) | 炭化珪素半導体装置 | |
| JP2005026434A (ja) | 半導体装置 | |
| JPH10135408A (ja) | 回路基板および半導体装置 | |
| US3457476A (en) | Gate cooling structure for field effect transistors | |
| JPH03171657A (ja) | 半導体装置 | |
| US4204218A (en) | Support structure for thin semiconductor wafer | |
| JPH11135692A (ja) | 集積回路 | |
| JP2572098B2 (ja) | 半導体装置 | |
| JPS63302535A (ja) | ガリウム砒素集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |