JPH04217052A - 記憶データ保護装置 - Google Patents
記憶データ保護装置Info
- Publication number
- JPH04217052A JPH04217052A JP2403529A JP40352990A JPH04217052A JP H04217052 A JPH04217052 A JP H04217052A JP 2403529 A JP2403529 A JP 2403529A JP 40352990 A JP40352990 A JP 40352990A JP H04217052 A JPH04217052 A JP H04217052A
- Authority
- JP
- Japan
- Prior art keywords
- read
- rom
- program data
- reading
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cash Registers Or Receiving Machines (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は記憶データ保護装置に
関する。
関する。
【０００２】
【従来の技術】マイクロコンピュータはソフトウェアに
より動作するが、外部ＲＯＭを使用してソフトウェアを
記憶するマイクロコンピュータは外部ＲＯＭの内容を簡
単にコピーされてしまう。また、ＲＯＭを内蔵している
マイクロコンピュータにしても外部から内蔵ＲＯＭの内
容を読み出すことは簡単である。
より動作するが、外部ＲＯＭを使用してソフトウェアを
記憶するマイクロコンピュータは外部ＲＯＭの内容を簡
単にコピーされてしまう。また、ＲＯＭを内蔵している
マイクロコンピュータにしても外部から内蔵ＲＯＭの内
容を読み出すことは簡単である。
【０００３】
【発明が解決しようとする課題】そこで、読み出しが不
可能なマイクロコンピュータにすれば内蔵ＲＯＭの内容
をコピーされることを防止できる。しかし、マイクロコ
ンピュータの製造時において内蔵ＲＯＭの内容が正しい
か否かを判断するには、ＲＯＭの内容を読み出すしか方
法がないので、読み出しが不可能なマイクロコンピュー
タにすると、内蔵ＲＯＭの内容をチェックできない。
可能なマイクロコンピュータにすれば内蔵ＲＯＭの内容
をコピーされることを防止できる。しかし、マイクロコ
ンピュータの製造時において内蔵ＲＯＭの内容が正しい
か否かを判断するには、ＲＯＭの内容を読み出すしか方
法がないので、読み出しが不可能なマイクロコンピュー
タにすると、内蔵ＲＯＭの内容をチェックできない。
【０００４】この発明の課題は、記憶したプログラムデ
ータの読み出しを一度行なったら次から読み出しができ
ないようにすることである。
ータの読み出しを一度行なったら次から読み出しができ
ないようにすることである。
【０００５】
【課題を解決するための手段】この発明の手段は次の通
りである。記憶手段１（図１の機能ブロック図を参照、
以下同じ）は例えばＥＰ−ＲＯＭやＥＥ−ＰＲＯＭによ
り構成されるもので、プログラムデータを記憶する。書
込手段２は記憶手段１にプログラムデータを書き込む。 読出手段３は記憶手段１に記憶されたプログラムデータ
を読み出す。特定データ書込手段４は記憶手段１から読
出手段２がプログラムデータを読み出した後に特定デー
タ、例えばＲＯＭ外部リードフラグ「０」を記憶手段１
に書き込む。制御手段５は記憶手段１に特定データが記
憶されている場合は読出手段２によるプログラムデータ
の読み出しを不可とする。
りである。記憶手段１（図１の機能ブロック図を参照、
以下同じ）は例えばＥＰ−ＲＯＭやＥＥ−ＰＲＯＭによ
り構成されるもので、プログラムデータを記憶する。書
込手段２は記憶手段１にプログラムデータを書き込む。 読出手段３は記憶手段１に記憶されたプログラムデータ
を読み出す。特定データ書込手段４は記憶手段１から読
出手段２がプログラムデータを読み出した後に特定デー
タ、例えばＲＯＭ外部リードフラグ「０」を記憶手段１
に書き込む。制御手段５は記憶手段１に特定データが記
憶されている場合は読出手段２によるプログラムデータ
の読み出しを不可とする。
【０００６】
【作用】この発明の手段の作用は次の通りである。記憶
手段１にから読出手段２がプログラムデータを読み出し
た後に、読出手段２によるプログラムデータの読み出し
ができる。この後、特定データ書込手段４により特定デ
ータが記憶手段１に書き込まれる。記憶手段１に特定デ
ータが記憶されている場合、読出手段２によるプログラ
ムデータの読み出しを制御手段５が不可とするので、プ
ログラムデータの読み出しができない。従って、記憶し
たプログラムデータの読み出しを一度行なったら次から
読み出すことはできないようにすることができる。
手段１にから読出手段２がプログラムデータを読み出し
た後に、読出手段２によるプログラムデータの読み出し
ができる。この後、特定データ書込手段４により特定デ
ータが記憶手段１に書き込まれる。記憶手段１に特定デ
ータが記憶されている場合、読出手段２によるプログラ
ムデータの読み出しを制御手段５が不可とするので、プ
ログラムデータの読み出しができない。従って、記憶し
たプログラムデータの読み出しを一度行なったら次から
読み出すことはできないようにすることができる。
【０００７】
【実施例】以下、一実施例を図２ないし図５を参照して
説明する。
説明する。
【０００８】図２はシステム構成を示す図である。同図
において、ワンタイムＲＯＭ１０は後述するＲＯＭ１１
とマイクロコンピュータ１２とにより構成されたもので
、ＲＯＭ読書装置２０とアドレスバスＡ、データバスＤ
、外部コントロールバスＣ、モードコントロールバスＭ
、および電源ラインＥを介して接続されている。
において、ワンタイムＲＯＭ１０は後述するＲＯＭ１１
とマイクロコンピュータ１２とにより構成されたもので
、ＲＯＭ読書装置２０とアドレスバスＡ、データバスＤ
、外部コントロールバスＣ、モードコントロールバスＭ
、および電源ラインＥを介して接続されている。
【０００９】ＲＯＭ読書装置２０はワンタイムＲＯＭ１
０にプログラムデータを書き込むと共に、プログラムデ
ータを読み出してベリファイする装置である。ＲＯＭ読
書装置２０はプログラムデータを記憶したマスタＲＯＭ
を内蔵すると共に、各種命令を入力するための入力部３
０が接続されている。
０にプログラムデータを書き込むと共に、プログラムデ
ータを読み出してベリファイする装置である。ＲＯＭ読
書装置２０はプログラムデータを記憶したマスタＲＯＭ
を内蔵すると共に、各種命令を入力するための入力部３
０が接続されている。
【００１０】図３はワンタイムＲＯＭ１０の内部構成を
示す図である。ＲＯＭ１１はプログラムデータを書き込
み可能なＲＯＭであり、例えばＥＰ−ＲＯＭやＥＥ−Ｐ
ＲＯＭにより構成されている。このＲＯＭ１１にはアド
レスバスＡおよびデータバスＤが接続されている。マイ
クロコンピュータ１２はＲＯＭ１１の読み出し及び書き
込みを制御するもので、アドレスバスＡ、データバスＤ
および外部コントロールバスＣが接続されている。また
、マイクロコンピュータ１２は書込信号ＷＲを出力して
ＲＯＭ１１の端子ＷＲに入力する。リード制御部１３は
ＲＯＭ１１の読み出しを制御するもので、アドレスバス
ＡおよびデータバスＤが接続されている。また、リード
制御部１３はオアゲート１４の一方入力端に対して読出
イネーブル信号ＲＤＥを出力する。さらに、マイクロコ
ンピュータ１２とリード制御部１３とはコントロールバ
スにより接続されている。オアゲート１４の他方入力端
にはマイクロコンピュータ１２から出力された読出信号
ＲＤが入力される。オアゲート１４の出力はＲＯＭ１１
の端子ＲＤに入力される。モードコントローラ１５はモ
ードコントロールバスＭと接続され、マイクロコンピュ
ータ１２にモードデータを出力する。
示す図である。ＲＯＭ１１はプログラムデータを書き込
み可能なＲＯＭであり、例えばＥＰ−ＲＯＭやＥＥ−Ｐ
ＲＯＭにより構成されている。このＲＯＭ１１にはアド
レスバスＡおよびデータバスＤが接続されている。マイ
クロコンピュータ１２はＲＯＭ１１の読み出し及び書き
込みを制御するもので、アドレスバスＡ、データバスＤ
および外部コントロールバスＣが接続されている。また
、マイクロコンピュータ１２は書込信号ＷＲを出力して
ＲＯＭ１１の端子ＷＲに入力する。リード制御部１３は
ＲＯＭ１１の読み出しを制御するもので、アドレスバス
ＡおよびデータバスＤが接続されている。また、リード
制御部１３はオアゲート１４の一方入力端に対して読出
イネーブル信号ＲＤＥを出力する。さらに、マイクロコ
ンピュータ１２とリード制御部１３とはコントロールバ
スにより接続されている。オアゲート１４の他方入力端
にはマイクロコンピュータ１２から出力された読出信号
ＲＤが入力される。オアゲート１４の出力はＲＯＭ１１
の端子ＲＤに入力される。モードコントローラ１５はモ
ードコントロールバスＭと接続され、マイクロコンピュ
ータ１２にモードデータを出力する。
【００１１】図４はＲＯＭ１１の内部構成を示す図であ
る。同図に示すように、ＲＯＭ１１はプログラムデータ
領域■−１と、暗証データ領域■−２と、ＲＯＭ外部リ
ードフラグ領域■−３とにより構成されている。プログ
ラムデータ領域■−１はＲＯＭ読書装置２０により書き
込まれるプログラムデータを記憶する領域である。暗証
データ領域■−２は外部からプログラムデータを読み出
す際に読み出しを許可するための暗証番号データを記憶
する領域であり、ＲＯＭ１１の製造時に例えばユーザー
毎に決められた暗証番号データが予め書き込まれている
。ＲＯＭ外部リードフラグ領域■−３はＲＯＭ外部リー
ドフラグを記憶する領域であり、ＲＯＭ外部リードフラ
グが「１」の場合は読み出し可を示し、「０」の場合は
読み出し不可を示す。このＲＯＭ外部リードフラグ領域
■−３にはＲＯＭ１１の製造時に読み出し可を示す「１
」が予め書き込まれている。
る。同図に示すように、ＲＯＭ１１はプログラムデータ
領域■−１と、暗証データ領域■−２と、ＲＯＭ外部リ
ードフラグ領域■−３とにより構成されている。プログ
ラムデータ領域■−１はＲＯＭ読書装置２０により書き
込まれるプログラムデータを記憶する領域である。暗証
データ領域■−２は外部からプログラムデータを読み出
す際に読み出しを許可するための暗証番号データを記憶
する領域であり、ＲＯＭ１１の製造時に例えばユーザー
毎に決められた暗証番号データが予め書き込まれている
。ＲＯＭ外部リードフラグ領域■−３はＲＯＭ外部リー
ドフラグを記憶する領域であり、ＲＯＭ外部リードフラ
グが「１」の場合は読み出し可を示し、「０」の場合は
読み出し不可を示す。このＲＯＭ外部リードフラグ領域
■−３にはＲＯＭ１１の製造時に読み出し可を示す「１
」が予め書き込まれている。
【００１２】次に、図５を参照して上記実施例の動作を
説明する。入力部３０において、電源スイッチをＯＮし
、次に暗証番号データを入力するとマイクロコンピュー
タ１２による図５の処理が開始される。
説明する。入力部３０において、電源スイッチをＯＮし
、次に暗証番号データを入力するとマイクロコンピュー
タ１２による図５の処理が開始される。
【００１３】ステップＳ１ではモードコントローラ１５
から送信されるモードデータが「ＲＯＭモード」である
か否かが判断される。「ＲＯＭモード」はＲＯＭ読書装
置２０の制御によりマスタＲＯＭに記憶したプログラム
データをワンタイムＲＯＭ１０のＲＯＭ１１に書き込む
モードである。このステップＳ１でＹＥＳの場合はステ
ップＳ２に進み、ＮＯの場合はステップＳ１３に進んで
マイクロコンピュータ１２による通常のアドレス指定を
行なう。
から送信されるモードデータが「ＲＯＭモード」である
か否かが判断される。「ＲＯＭモード」はＲＯＭ読書装
置２０の制御によりマスタＲＯＭに記憶したプログラム
データをワンタイムＲＯＭ１０のＲＯＭ１１に書き込む
モードである。このステップＳ１でＹＥＳの場合はステ
ップＳ２に進み、ＮＯの場合はステップＳ１３に進んで
マイクロコンピュータ１２による通常のアドレス指定を
行なう。
【００１４】「ＲＯＭモード」の場合、ステップＳ１か
らステップＳ２に進む。ステップＳ２においては、入力
部３０から入力された暗証番号データとＲＯＭ１１に記
憶された暗証番号データとが一致するか否かが判断され
る。このステップＳ２でＹＥＳの場合はステップＳ３に
進み、ＮＯの場合は暗証番号が不一致であるから図５の
処理を終了する。今、暗証番号が一致したとすると、ス
テップＳ２からステップＳ３に進む。
らステップＳ２に進む。ステップＳ２においては、入力
部３０から入力された暗証番号データとＲＯＭ１１に記
憶された暗証番号データとが一致するか否かが判断され
る。このステップＳ２でＹＥＳの場合はステップＳ３に
進み、ＮＯの場合は暗証番号が不一致であるから図５の
処理を終了する。今、暗証番号が一致したとすると、ス
テップＳ２からステップＳ３に進む。
【００１５】ステップＳ３ではデータバスＤを介してＲ
ＯＭ読書装置２０のマスタＲＯＭに記憶したプログラム
データをＲＯＭ１１に書き込む。続くステップＳ４によ
りＲＯＭ１１のＲＯＭ外部リードフラグ領域■−３に記
憶されたＲＯＭ外部リードフラグを読み出す。次のステ
ップＳ５においては、ＲＯＭ外部リードフラグが読み出
し可を示す「１」か否かが判断される。この場合、ＲＯ
Ｍ外部リードフラグ領域■−３には製造時に「１」が書
き込まれているので、ＲＯＭモードの１回目ではステッ
プＳ５でＹＥＳと判断されてステップＳ６に進む。
ＯＭ読書装置２０のマスタＲＯＭに記憶したプログラム
データをＲＯＭ１１に書き込む。続くステップＳ４によ
りＲＯＭ１１のＲＯＭ外部リードフラグ領域■−３に記
憶されたＲＯＭ外部リードフラグを読み出す。次のステ
ップＳ５においては、ＲＯＭ外部リードフラグが読み出
し可を示す「１」か否かが判断される。この場合、ＲＯ
Ｍ外部リードフラグ領域■−３には製造時に「１」が書
き込まれているので、ＲＯＭモードの１回目ではステッ
プＳ５でＹＥＳと判断されてステップＳ６に進む。
【００１６】ステップＳ６において、リード制御部１３
からオアゲート１４の一方入力端に対して出力される読
出イネーブル信号ＲＤＥをアクティブ即ち“１”とする
。次のステップＳ７では、読出信号ＲＤおよび書込信号
ＷＲを外部コントロールバスＣと接続する。ステップＳ
８においてＲＯＭ１１に記憶されたプログラムデータの
読み出しを可とする。続くステップＳ９ではＲＯＭ１１
に記憶されたプログラムデータを読み出し、ステップＳ
１０によりプログラムデータのベリファイ（検証）を行
なう。即ち、データバスＤを介してＲＯＭ１１のプログ
ラムデータをＲＯＭ読書装置２０に送出してマスタＲＯ
Ｍの内容とのベリファイを行なう。ステップＳ１１にお
いてはベリファイの結果がＯＫか否かが判断される。 ステップＳ１１でＹＥＳの場合はステップＳ１２に進み
、ＮＯの場合は図５の処理を終了する。ステップＳ１２
ではＲＯＭ１１のＲＯＭ外部リードフラグ領域■−３に
「０」を書き込んでＲＯＭ外部リードフラグを「読み出
し不可」とする。これにより、ＲＯＭ１１の内容はＲＯ
Ｍ読書装置２０による外部コントロールでは読み出し不
可となりＲＯＭ内容の解析が２度と出来なくなる。ステ
ップＳ１２の実行後は図５の処理を終了する。
からオアゲート１４の一方入力端に対して出力される読
出イネーブル信号ＲＤＥをアクティブ即ち“１”とする
。次のステップＳ７では、読出信号ＲＤおよび書込信号
ＷＲを外部コントロールバスＣと接続する。ステップＳ
８においてＲＯＭ１１に記憶されたプログラムデータの
読み出しを可とする。続くステップＳ９ではＲＯＭ１１
に記憶されたプログラムデータを読み出し、ステップＳ
１０によりプログラムデータのベリファイ（検証）を行
なう。即ち、データバスＤを介してＲＯＭ１１のプログ
ラムデータをＲＯＭ読書装置２０に送出してマスタＲＯ
Ｍの内容とのベリファイを行なう。ステップＳ１１にお
いてはベリファイの結果がＯＫか否かが判断される。 ステップＳ１１でＹＥＳの場合はステップＳ１２に進み
、ＮＯの場合は図５の処理を終了する。ステップＳ１２
ではＲＯＭ１１のＲＯＭ外部リードフラグ領域■−３に
「０」を書き込んでＲＯＭ外部リードフラグを「読み出
し不可」とする。これにより、ＲＯＭ１１の内容はＲＯ
Ｍ読書装置２０による外部コントロールでは読み出し不
可となりＲＯＭ内容の解析が２度と出来なくなる。ステ
ップＳ１２の実行後は図５の処理を終了する。
【００１７】また、上記ステップＳ５でＮＯと判断され
た場合、即ちＲＯＭ外部リードフラグが「読み出し不可
」である場合はステップＳ１４に進む。ステップＳ１４
ではリード制御部１３からオアゲート１４の一方入力端
に対して出力される読出イネーブル信号ＲＤＥをノン・
アクティブ即ち“０”とする。次のステップＳ１５にお
いてＲＯＭ１１に記憶されたプログラムデータの読み出
しを不可として図５の処理を終了する。
た場合、即ちＲＯＭ外部リードフラグが「読み出し不可
」である場合はステップＳ１４に進む。ステップＳ１４
ではリード制御部１３からオアゲート１４の一方入力端
に対して出力される読出イネーブル信号ＲＤＥをノン・
アクティブ即ち“０”とする。次のステップＳ１５にお
いてＲＯＭ１１に記憶されたプログラムデータの読み出
しを不可として図５の処理を終了する。
【００１８】このように、ＲＯＭ１１に記憶されたプロ
グラムデータを外部コントロールにより１度読み出すと
、ＲＯＭ外部リードフラグが「読み出し不可」に設定さ
れ、外部コントロールによる読み出しが２度と出来なく
なる。
グラムデータを外部コントロールにより１度読み出すと
、ＲＯＭ外部リードフラグが「読み出し不可」に設定さ
れ、外部コントロールによる読み出しが２度と出来なく
なる。
【００１９】
【発明の効果】この発明によれば、記憶したプログラム
データの読み出しを一度行なったら次から読み出すこと
ができない。従って、ＲＯＭ等に記憶したプログラムデ
ータをチェックでき且つ、チェック後、第３者には容易
に解析出来ないようにすることができる。
データの読み出しを一度行なったら次から読み出すこと
ができない。従って、ＲＯＭ等に記憶したプログラムデ
ータをチェックでき且つ、チェック後、第３者には容易
に解析出来ないようにすることができる。
【図１】本発明の機能ブロック図である。
【図２】システム構成を示す図である。
【図３】回路構成を示す図である。
【図４】ＲＯＭ１１の内部構成を示す図である。
【図５】動作を示すフローチャートである。
１…記憶手段
２…書込手段
３…読出手段
４…特定データ書込手段
５…制御手段
１０…ワンタイムＲＯＭ
１１…ＲＯＭ
１２…マイクロコンピュータ
１３…リード制御部
１４…オアゲート
１５…モードコントローラ
２０…ＲＯＭ読書装置
３０…入力部
Claims (1)
- 【請求項１】プログラムデータを記憶する記憶手段と、
この記憶手段にプログラムデータを書き込む書込手段と
、上記記憶手段に記憶されたプログラムデータを読み出
す読出手段と、上記読出手段がプログラムデータを読み
出した後に、特定データを上記記憶手段に書き込む特定
データ書込手段と、上記記憶手段に上記特定データが記
憶されている場合は上記読出手段によるプログラムデー
タの読み出しを不可とする制御手段とを具備したことを
特徴とする記憶データ保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403529A JPH04217052A (ja) | 1990-12-19 | 1990-12-19 | 記憶データ保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403529A JPH04217052A (ja) | 1990-12-19 | 1990-12-19 | 記憶データ保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217052A true JPH04217052A (ja) | 1992-08-07 |
Family
ID=18513259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403529A Pending JPH04217052A (ja) | 1990-12-19 | 1990-12-19 | 記憶データ保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001610A1 (ja) * | 2002-06-25 | 2003-12-31 | Sony Corporation | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
-
1990
- 1990-12-19 JP JP2403529A patent/JPH04217052A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004001610A1 (ja) * | 2002-06-25 | 2003-12-31 | Sony Corporation | 情報記憶装置、およびメモリアクセス制御方法、並びにコンピュータ・プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4000654B2 (ja) | 半導体装置及び電子機器 | |
| JP3025502B2 (ja) | 半導体メモリ装置 | |
| JPH0476749A (ja) | セキュリティ回路 | |
| JPH06236325A (ja) | データ記憶装置 | |
| US20120060215A1 (en) | Mobile terminal and method for protecting its system data | |
| JP2000259276A (ja) | パスワード制御装置 | |
| JP4489915B2 (ja) | 暗証コード照合機能をもった携帯型情報処理装置 | |
| CN108073413A (zh) | 芯片及芯片烧写方法 | |
| JP2000148594A (ja) | Ｒｏｍデータの読み出しプロテクト回路 | |
| JPS62245353A (ja) | Ｅｅｐｒｏｍのデ−タ書換え防止回路 | |
| JPS5894195A (ja) | ワンチツプ・マイクロコンピユ−タ | |
| JPH0922385A (ja) | データセキュリティ装置および方法 | |
| JPH11345286A (ja) | アクセス制御装置、認証システム及び記録媒体 | |
| JP3684062B2 (ja) | 不揮発性メモリのセキュリティ回路 | |
| JP3123539B2 (ja) | 携帯情報端末及び記録媒体 | |
| JP3039479B2 (ja) | 拡張ｂｉｏｓ保護システム | |
| JP3918089B2 (ja) | メモリ保護回路 | |
| JPH02177091A (ja) | Ｐｒｏｍ内蔵集積回路 | |
| JPH07271751A (ja) | セキュリティ回路内蔵マイクロコントローラ | |
| JPH0812655B2 (ja) | Ｐｒｏｍ内蔵マイコン | |
| JPH08185360A (ja) | 内蔵ｒｏｍ読み出し禁止装置 | |
| JPH05324486A (ja) | 記憶装置 | |
| JPH04304540A (ja) | 半導体記憶回路 | |
| JP2003249080A (ja) | 半導体記憶装置 | |
| JP2002251595A (ja) | メモリカード |