JPH0476749A - セキュリティ回路 - Google Patents

セキュリティ回路

Info

Publication number
JPH0476749A
JPH0476749A JP2191284A JP19128490A JPH0476749A JP H0476749 A JPH0476749 A JP H0476749A JP 2191284 A JP2191284 A JP 2191284A JP 19128490 A JP19128490 A JP 19128490A JP H0476749 A JPH0476749 A JP H0476749A
Authority
JP
Japan
Prior art keywords
circuit
memory
rom
security
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2191284A
Other languages
English (en)
Inventor
Katsumi Yaesawa
八重沢　勝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2191284A priority Critical patent/JPH0476749A/ja
Priority to EP91112018A priority patent/EP0467355B1/en
Priority to US07/731,763 priority patent/US5377343A/en
Priority to DE69128310T priority patent/DE69128310T2/de
Priority to KR1019910012222A priority patent/KR940005784B1/ko
Publication of JPH0476749A publication Critical patent/JPH0476749A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、マイクロコンピュータに内蔵されているメモ
リ（ＲＯＭ）に書き込まれたデータを保護するセキュリ
ティ回路に関するものであり、特にワンチップマイコン
に使用されるものである。
（従来の技術） ワンチップマイコンに内蔵されているＲＯＭに書き込ま
れたデータのセキュリティ問題は、かなり以前から検討
されており、いかにしてＲＯＭ内のデータの読み出しを
禁止するかが考えられてきた。従来の技術においては、
セキュリティコード（１ビツト）を記憶するＥＦＲＯＭ
にユーザが“０”又は“１°を書き込むことによってセ
キュリティ回路を動作させてＲＯＭ内のデータ（プログ
ラム）の読み出しを禁止するというセキュリティ動作を
行わせていた。
（発明が解決しようとする課題） このような従来の技術においては、セキュリティ回路が
一度動作するとユーザが維持管理のためにＲＯＭに記憶
されたデータを読み出しすることが不可能となる問題が
生していた。
本発明は上記事情を考慮してなされたものであって、セ
キュリティを掛けたユーザには、メモリに記憶されてい
るプログラム等のデータの読み出しを可能にするが、他
のユーザには読み出しを不可能にするセキュリティ回路
を提供することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明は、マイクロコンピュータに内蔵されているＲＯ
Ｍに記憶されているデータを保護するセキュリティ回路
において、入力されるセキュリティコードを記憶する不
揮発性の第１のメモリと、ＲＯＭに記憶されているデー
タを読み出すために入力されるキーコードをラッチする
ラッチ回路と、第１のメモリに記憶されているセキュリ
ティコードとラッチ回路によってラッチされたキーコー
ドとが一致しているかどうかを比較する比較回路と、こ
の比較回路によって比較された比較結果を記憶する不揮
発性の第２のメモリと、この第２のメモリに記憶されて
いる比較結果に基づいてセキュリティコードとキーコー
ドが不一致の場合はＲＯＭに記憶されているデータの読
み出しを禁止し、致している場合は外部から入力される
出力制御信号に基づいてＲＯＭに記憶されているデータ
の読み出しを制御する読み出し制御回路とを備えている
ことを特徴とする。
（作　用） このように構成された本発明のセキュリティ回路によれ
ば、セキュリティコードが入力されるとこのセキュリテ
ィコードは不揮発性の第１のメモリに記憶される。次に
ＲＯＭに記憶されているデータを読み出すためのキーコ
ードが入力されるとこのキーコードはラッチ回路によっ
てラッチされる。又、このラッチされたキーコードと不
揮発性の第１のメモリに記憶されているセキュリティコ
ードが比較回路に比較され、比較結果が不揮発性の第２
のメモリに記憶される。そしてこの第２のメモリに記憶
されている比較結果に基づいて、セキュリティコードと
キーコードが不一致の場合はＲＯＭに記憶されているデ
ータの読み出しが読み出し制御回路によって禁止され、
一致している場合は外部から入力される出力制御信号に
基づいて読み出し制御回路によってＲＯＭに記憶されて
いるデータの読み出しが制御される。これにより正しい
キーコードが入力されない限りＲＯＭからのデータの読
み出しが不可能となり、セキュリティを掛けたユーザに
はＲＯＭ’に記憶されているプログラム等のデータの読
み出しを可能にするが、他のユーザには読み出しを不可
能にすることができる。
（実施例） 第１図に本発明によるセキュリティ回路の一実施例の構
成を示す。この実施例のセキュリティ回路はメモリ２、
ラッチ回路４、比較回路６、ＡＮＤ回路７、フリップフ
ロップ（以下、Ｆ／Ｆという）８、ＮＯＴ回路９、ＮＡ
ＮＤ回路１０、メモリ１２、及び読み出し制御回路２０
とを備えており、マイクロコンピュータ等に内蔵されて
いるメモリ、例えばＥＦＲＯＭ　（図示せず）に記憶さ
れているデータを保護するものである。メモリ２は例え
ばＥＦＲＯＭからなる不揮発性メモリであって、外部か
ら入力されるセキュリティコードを記憶する。ラッチ回
路４はマイクロコンピュータ等に内蔵されているメモリ
に格納されているデータを読み出すために入力されるキ
ーコードをラッチする。比較回路６はメモリ２に記憶さ
れているセキュリティコードとラッチ回路４にラッチさ
れているキーコードとを比較する。メモリ１２は例えば
１ビツトのＥＰＲＯＭからなる不揮発性メモリであって
比較回路６によって比較された比較結果を記憶する。読
み出し制御回路２０はＡＮＤ回路２０ａ、ＯＲ回路２０
ｂ、ＮＯＴ回路２０ｃ１及びＡＮＤ回路２０ｄを有して
おり、図示していないマイクロコンピュータに内蔵され
ているメモリ（ＥＰＲＯＭ）に記憶されているデータの
読み出しを制御する。
次に、本実施例の構成及び作用を第１図を参照して説明
する。
先ず、セキュリティを掛けない場合、すなわちセキュリ
ティコードが人力される前は、メモリ２から読み出し制
御回路２０のＯＲ回路２０ｂに送られる信号Ｓ３は“１
”の状態にある。この時読み出し制御回路２０から出力
される、図示していないメモリ（ＥＦＲＯＭ）に記憶さ
れているデータの読み出しを制御する信号Ｓ１３は外部
からＮＯＴ回路２０ｃを介して入力される出力制御信号
ＯＥに応じたものとなる。すなわち信号ＯＥが１２の時
はＮＯＴ回路２０ｃの出力は“０１となり、したがって
ＡＮＤ回路２０ｄの出力である信号Ｓ１３は０”となっ
て図示していないメモリ（ＥＰＲＯＭ）からのデータの
読み出しを行わない。又、信号ＯＥが“０”の時はＮＯ
Ｔ回路２０ｃの出力が“１”となるから、ＡＮＤ回路２
０ｄの出力であるリードイネーブル信号Ｓ１３は“１″
となって図示していないメモリからのデータの読み出し
が可能となる。
次に、セキュリティを掛ける場合を説明する。
セキュリティコードと、メモリ２のアドレスか人力され
ると、アドレスデコーダ５０からメモリ２に送られる信
号Ｓ１が“０°となってメモリ２はデータが書き込まれ
る状態となり、データバスを介してメモリ２にセキュリ
ティコードが送られて記憶される。するとメモリ２から
読み出し制御回路２０のＯＲ回路２０ｂに送られる信号
Ｓ３は“０′となる。
このようにセキュリティコードが入力された後は、マイ
クロコンピュータ等に内蔵されている図示していないメ
モリに格納されているデータを読み出す場合はキーコー
ドとラッチ回路４のアドレスを入力する必要がある。キ
ーコードとう・ソチ回路４のアドレスが入力されると、
アドレスデコーダ５０からメモリ２、ラッチ回路４、及
びＦ／Ｆ８に信号Ｓ２が送られ、メモリ２は読み出しモ
ード、Ｆ／Ｆ８はセット状態になるとともにキーコード
がラッチ回路４にラッチされる。
そして、メモリ２に記憶されているセキュリティコード
とラッチ回路４にラッチされたキーコードとが比較回路
６において比較され、一致している場合は比較回路６か
らＡＮＤ回路７に送出される信号Ｓ４は“ブとなり、一
致していない場合は“０”となる。又、外部からＡＮＤ
回路７に送出される信号Ｓ５は書き込み電圧■ｐｐが印
加されているときは、“１”、印加されていないときは
“０”となる信号である。
今、信号Ｓ５は“１″でかつ、セキュリティコードとキ
ーコードが一致している場合、すなわち信号Ｓ４が“１
”の場合を考える。すると、ＡＮＤ回路の出力信号Ｓ６
は“１”となり、ＮＯＴ回路９の出力信号Ｓ７は“０”
となる。これによってＮＡＮＤＡＮＤ回路１力信号Ｓ９
は“１”となってメモリー２に書き込みが行われない。
なおＦ／Ｆ８の出力信号Ｓ８はＦ／Ｆ８がセット状態で
あるため“１″となっている。メモリ１２が書き込まれ
ない場合は、メモリー２から読み出し制御回路２０のＡ
ＮＤ回路２０ａに送られる信号Ｓ１ｏは′どであるから
、ＡＮＤ回路２０ａからＯＲ回路２０ｂに送られる信号
Ｓ１、は“１″となる。したがって、読み出し制御回路
２０の出力であるリードイネーブル信号Ｓ１３は外部か
ら入力される出力制御信号ＯＥに応じたものとなり、図
示していないメモリ（ＥＦＲＯＭ）に格納されているデ
ータの読み出しが可能となる。
一方、比較回路６によって比較されるセキュリティコー
ドとキーコードか不一致の場合は信号Ｓ　が“０”とな
ることにより、ＡＮＤ回路７の出力Ｓ　が“０°ＮＯＴ
回路９の出力Ｓ７か“１”となる。又、信号Ｓ８は“１
′であるためＮＡＮＤＡＮＤ回路１力Ｓ９は“０″とな
ってメモリ１２が書き込まれる。メモリー２が書き込ま
れると、信号Ｓ１ｏは“０＃となるからＡＮＤ回路２０
ａの出力信号Ｓ１、は“０”となる。又、メモリ２にセ
キュリティコードが記憶されているため信号Ｓ３も“０
”であるから、ＯＲ回路２０ｂの出力信号Ｓ１２も“０
″となる。したかって読み出し制御回路２０の出力であ
るリートイネーブル信号Ｓ１３は常に“Ｏｏとなって、
マイクロコンピュータ等に内蔵されているメモリ（ＥＦ
ＲＯＭ）に記憶されているデータの読み出しはメモリ］
２のデータを消去しない限り不可能となる。なお、メモ
リ１２のデータを消去すれば、本来読み出しを禁止した
いメモリ、すなわちマイクロコンピュータ等に内蔵され
ているメモリのデータも同時に消去され、セキュリティ
は確保される。
以上述べたように、本実施例によればセキュリティを掛
けたユーザにはメモリに記憶されているデータの読み出
しを可能にするが、他のユーザにはデータの読み出しを
不可能にすることができる。
又、間違ったキーコードが入力された場合は正常の読み
出しを以降、不可能にすることができる。
〔発明の効果〕
本発明によれば、セキュリティを掛けたユーザにはメモ
リに記憶されているデータの読み出しを可能にするか、
他のユーザにはデータの読み出しを不可能にすることか
できる。又、間違ったキコードが入力された場合は正常
の読み出しを以降、不可能にすることができる。
【図面の簡単な説明】
第１図は本発明によるセキュリティ回路の一実施例の構
成を示すブロック図である。 ２・・・不揮発性メモリ、４・・・ラッチ回路、６・・
・比較回路、１２・・・不揮発性メモリ、２０・・・読
み出し制御回路。

Claims (1)

  1. 【特許請求の範囲】 マイクロコンピュータに内蔵されているＲＯＭに記憶さ
    れているデータを保護するセキュリティ回路において、 入力されるセキュリティコードを記憶する不揮発性の第
    １のメモリと、前記ＲＯＭに記憶されているデータを読
    み出すために入力されるキーコードをラッチするラッチ
    回路と、前記第１のメモリに記憶されているセキュリテ
    ィコードと前記ラッチ回路によってラッチされたキーコ
    ードとが一致しているかどうかを比較する比較回路と、
    この比較回路によって比較された比較結果を記憶する不
    揮発性の第２のメモリと、この第２のメモリに記憶され
    ている比較結果に基づいて前記セキュリティコードとキ
    ーコードが不一致の場合は前記ＲＯＭに記憶されている
    データの読み出しを禁止し、一致している場合は外部か
    ら入力される出力制御信号に基づいて前記ＲＯＭに記憶
    されているデータの読み出しを制御する読み出し制御回
    路とを備えていることを特徴とするセキュリティ回路。
JP2191284A 1990-07-19 1990-07-19 セキュリティ回路 Pending JPH0476749A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2191284A JPH0476749A (ja) 1990-07-19 1990-07-19 セキュリティ回路
EP91112018A EP0467355B1 (en) 1990-07-19 1991-07-18 Security circuit for protecting data stored in an internal memory of a microcomputer
US07/731,763 US5377343A (en) 1990-07-19 1991-07-18 Security circuit for protecting data stored in an internal memory of a microcomputer
DE69128310T DE69128310T2 (de) 1990-07-19 1991-07-18 Sicherheitsschaltung zur Sicherung gespeicherter Daten in einem internen Mikrorechnerspeicher
KR1019910012222A KR940005784B1 (ko) 1990-07-19 1991-07-18 보안회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2191284A JPH0476749A (ja) 1990-07-19 1990-07-19 セキュリティ回路

Publications (1)

Publication Number Publication Date
JPH0476749A true JPH0476749A (ja) 1992-03-11

Family

ID=16272006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2191284A Pending JPH0476749A (ja) 1990-07-19 1990-07-19 セキュリティ回路

Country Status (5)

Country Link
US (1) US5377343A (ja)
EP (1) EP0467355B1 (ja)
JP (1) JPH0476749A (ja)
KR (1) KR940005784B1 (ja)
DE (1) DE69128310T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635808A (ja) * 1992-07-20 1994-02-10 Nec Ic Microcomput Syst Ltd 不揮発性メモリ
JPH06208516A (ja) * 1992-10-27 1994-07-26 Toshiba Corp セキュリティ回路
JPH07200287A (ja) * 1993-12-16 1995-08-04 Internatl Business Mach Corp <Ibm> 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム
WO1998053402A1 (en) * 1997-05-19 1998-11-26 Rohm Co., Ltd. Ic card and ic chip module

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005696B1 (ko) * 1991-11-25 1994-06-22 현대전자산업 주식회사 보안성 있는 롬(rom)소자
FR2711833B1 (fr) * 1993-10-28 1995-12-01 Sgs Thomson Microelectronics Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré.
JPH07160592A (ja) * 1993-12-03 1995-06-23 Rohm Co Ltd 半導体メモリ装置
JPH07200767A (ja) * 1993-12-28 1995-08-04 Mitsubishi Electric Corp メモリカード
US5452355A (en) * 1994-02-02 1995-09-19 Vlsi Technology, Inc. Tamper protection cell
JPH0855023A (ja) * 1994-07-25 1996-02-27 Motorola Inc データ処理システムおよびその方法
US5838613A (en) * 1994-09-22 1998-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device having security function
US5638316A (en) * 1994-11-08 1997-06-10 Matsushita Electric Industrial Co., Ltd. Memory apparatus
US5963142A (en) * 1995-03-03 1999-10-05 Compaq Computer Corporation Security control for personal computer
JPH0922385A (ja) * 1995-07-05 1997-01-21 Rohm Co Ltd データセキュリティ装置および方法
JPH0991396A (ja) * 1995-09-25 1997-04-04 Mitsubishi Electric Corp データ記憶装置
US5958015A (en) * 1996-10-29 1999-09-28 Abirnet Ltd. Network session wall passively listening to communication session, with use of access rules, stops further communication between network devices by emulating messages to the devices
DE19708616C2 (de) * 1997-03-03 1999-09-02 Siemens Ag Elektronische Datenverarbeitungseinrichtung und -system
US6125457A (en) * 1997-12-29 2000-09-26 Compaq Computer Corporation Networked computer security system
US6199167B1 (en) 1998-03-25 2001-03-06 Compaq Computer Corporation Computer architecture with password-checking bus bridge
US6065081A (en) * 1998-04-29 2000-05-16 Compact Computer Corp. Administrator controlled architecture for disabling add-in card slots
US6301665B1 (en) * 1998-04-30 2001-10-09 Compaq Computer Corporation Security methodology for devices having plug and play capabilities
US6397337B1 (en) 1998-04-30 2002-05-28 Compaq Computer Corporation Unified password prompt of a computer system
US6240519B1 (en) 1998-04-30 2001-05-29 Compaq Computer Corporation Computer method and apparatus to prompt for administrative password to flash a corrupted non-volatile memory
US6363492B1 (en) 1998-04-30 2002-03-26 Compaq Computer Corporation Computer method and apparatus to force boot block recovery
US6138240A (en) * 1998-06-19 2000-10-24 Compaq Computer Corporation Secure general purpose input/output pins for protecting computer system resources
JP3872626B2 (ja) * 2000-02-14 2007-01-24 シャープ株式会社 メモリ装置
JP2003085993A (ja) * 2001-09-07 2003-03-20 Toshiba Corp 不揮発性半導体記憶装置およびその不良救済方法
DE10164422A1 (de) * 2001-12-29 2003-07-17 Philips Intellectual Property Verfahren und Anordnung zum Beschreiben von NV-Memories in einer Controller-Architektur sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
KR100468615B1 (ko) * 2002-04-02 2005-01-31 매그나칩 반도체 유한회사 내부 프로그램 코드 보호 장치
US20040059926A1 (en) * 2002-09-20 2004-03-25 Compaq Information Technology Group, L.P. Network interface controller with firmware enabled licensing features
FR2857535A1 (fr) * 2003-07-09 2005-01-14 Atmel Corp Procede et systeme pour brouiller le contenu d'une cellule dans un circuit integre.
KR100564573B1 (ko) * 2003-08-29 2006-03-29 삼성전자주식회사 데이터 저장 시스템에서의 데이터 보호 방법 및 이를이용한 디스크 드라이브
DE10360998B4 (de) * 2003-12-23 2008-09-04 Infineon Technologies Ag Schutz von Chips gegen Attacken
US7822993B2 (en) * 2004-08-27 2010-10-26 Microsoft Corporation System and method for using address bits to affect encryption
US7734926B2 (en) * 2004-08-27 2010-06-08 Microsoft Corporation System and method for applying security to memory reads and writes
KR100837270B1 (ko) * 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
CN101246453B (zh) * 2007-02-12 2010-05-19 盛群半导体股份有限公司 非挥发性存储装置及该装置的数据保密方法
KR101565968B1 (ko) * 2009-03-04 2015-11-05 삼성전자주식회사 데이터 보호를 위한 메모리, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11263332B2 (en) 2018-07-31 2022-03-01 International Business Machines Corporation Methods to discourage unauthorized register access

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674899A (en) * 1979-11-20 1981-06-20 Mitsubishi Electric Corp Memory information protecting circuit
JPS63211435A (ja) * 1987-02-27 1988-09-02 Nec Corp Ｐ−ｒｏｍ内蔵型シングルチツプ・マイクロコンピユ−タ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823398A (ja) * 1981-08-04 1983-02-12 Fujitsu Ltd メモリ内容保護機構付マイクロコンピュ−タ
JPS5894195A (ja) * 1981-11-30 1983-06-04 Nec Home Electronics Ltd ワンチツプ・マイクロコンピユ−タ
US4654829A (en) * 1984-12-17 1987-03-31 Dallas Semiconductor Corporation Portable, non-volatile read/write memory module
US4757533A (en) * 1985-09-11 1988-07-12 Computer Security Corporation Security system for microcomputers
JPS6273350A (ja) * 1985-09-27 1987-04-04 Toshiba Corp 記憶装置
JPS6275851A (ja) * 1985-09-30 1987-04-07 Toshiba Corp 半導体記憶装置
JP3025502B2 (ja) * 1987-03-16 2000-03-27 日立マクセル株式会社 半導体メモリ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674899A (en) * 1979-11-20 1981-06-20 Mitsubishi Electric Corp Memory information protecting circuit
JPS63211435A (ja) * 1987-02-27 1988-09-02 Nec Corp Ｐ−ｒｏｍ内蔵型シングルチツプ・マイクロコンピユ−タ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635808A (ja) * 1992-07-20 1994-02-10 Nec Ic Microcomput Syst Ltd 不揮発性メモリ
JPH06208516A (ja) * 1992-10-27 1994-07-26 Toshiba Corp セキュリティ回路
US5357467A (en) * 1992-10-27 1994-10-18 Kabushiki Kaisha Toshiba Security circuit for protecting data stored in memory
JPH07200287A (ja) * 1993-12-16 1995-08-04 Internatl Business Mach Corp <Ibm> 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム
WO1998053402A1 (en) * 1997-05-19 1998-11-26 Rohm Co., Ltd. Ic card and ic chip module
US6802008B1 (en) 1997-05-19 2004-10-05 Rohm Co., Ltd. IC card and IC chip module
US7003678B2 (en) 1997-05-19 2006-02-21 Rohm Co., Ltd. IC card and IC chip module

Also Published As

Publication number Publication date
EP0467355B1 (en) 1997-12-03
EP0467355A3 (en) 1993-07-07
DE69128310T2 (de) 1998-04-09
US5377343A (en) 1994-12-27
KR940005784B1 (ko) 1994-06-23
KR920003166A (ko) 1992-02-29
DE69128310D1 (de) 1998-01-15
EP0467355A2 (en) 1992-01-22

Similar Documents

Publication Publication Date Title
JPH0476749A (ja) セキュリティ回路
JP3421526B2 (ja) デ−タ処理装置
US4430709A (en) Apparatus for safeguarding data entered into a microprocessor
US7383445B2 (en) Semiconductor storage device
US5881002A (en) Nonvolatile memory control circuit
US8607061B2 (en) Flash device security method utilizing a check register
JPH03276337A (ja) マイクロコントローラ
JP2004287541A (ja) 不揮発性メモリのアクセス制御システム
JP2004259385A (ja) 半導体記憶装置
WO2001061503A1 (en) Nonvolatile memory
JP3073748B2 (ja) 消去及び再書き込み可能なｒｏｍ用保護装置
JP4064703B2 (ja) 半導体記憶装置
JPS61278951A (ja) 記憶情報保護回路
KR100341424B1 (ko) 마이크로컴퓨터
KR930004944B1 (ko) 데이타 저장용 메모리 시스템을 구비하는 집적회로
JP3028567B2 (ja) Ｅｅｐｒｏｍ内蔵マイクロコンピュータ
JP2003203012A (ja) マイクロコンピュータ装置
JPH0573428A (ja) セキユリテイ回路
US5724290A (en) Method and programming device for detecting an error in a memory
JP2025113038A (ja) 不揮発性メモリ保護装置
JPH03248248A (ja) マイクロコンピュータの機密保持回路
JPS62173547A (ja) デ−タ処理装置
JP2928026B2 (ja) 記憶情報保護装置
JPH03129446A (ja) Ｅｅｐｒｏｍ内蔵マイクロコンピュータ
JPH04217052A (ja) 記憶データ保護装置