JPH04217145A - 搬送波発生装置 - Google Patents
搬送波発生装置Info
- Publication number
- JPH04217145A JPH04217145A JP41115890A JP41115890A JPH04217145A JP H04217145 A JPH04217145 A JP H04217145A JP 41115890 A JP41115890 A JP 41115890A JP 41115890 A JP41115890 A JP 41115890A JP H04217145 A JPH04217145 A JP H04217145A
- Authority
- JP
- Japan
- Prior art keywords
- carrier wave
- waveform
- phase
- reference clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号の変復調
に利用する。特に、互いに位相の異なる複数の搬送波信
号を発生する搬送波発生装置に関する。本発明は、振幅
位相変調（ＱＡＭ）方式や多相位相変調（ＰＳＫ）方式
の変復調に利用するに適する。
に利用する。特に、互いに位相の異なる複数の搬送波信
号を発生する搬送波発生装置に関する。本発明は、振幅
位相変調（ＱＡＭ）方式や多相位相変調（ＰＳＫ）方式
の変復調に利用するに適する。
【０００２】
【従来の技術】振幅位相変調方式や多相位相変調方式で
は、変復調のために互いに位相の異なる搬送波信号が必
要となる。このような搬送波信号をディジタル的に発生
する従来の構成例を図７に示す。
は、変復調のために互いに位相の異なる搬送波信号が必
要となる。このような搬送波信号をディジタル的に発生
する従来の構成例を図７に示す。
【０００３】図７に示した従来例は直交搬送波を発生さ
せる装置であり、アドレス設定回路７１と、二つの波形
ＲＯＭ７２、７３とを備える。アドレス設定回路７１は
基準クロックを入力とし、この基準クロックに同期して
、波形ＲＯＭ７２、７３の読み出しアドレスを設定する
。波形ＲＯＭ７２、７３には搬送波信号の振幅値に関す
る情報が位相ごとに記憶され、位相順に読み出しアドレ
スを指定すれば、それぞれの出力に搬送波信号に対応す
るディジタル信号が得られる。このディジタル信号をＤ
／Ａ変換器７４、７５によりアナログ信号に変換し、実
際の搬送波とする。したがって、波形ＲＯＭ７２、７３
の読み出しアドレスを互いに直交位相となるように指定
すれば、直交する二つの搬送波が波形ＲＯＭ７２、７３
から出力される。
せる装置であり、アドレス設定回路７１と、二つの波形
ＲＯＭ７２、７３とを備える。アドレス設定回路７１は
基準クロックを入力とし、この基準クロックに同期して
、波形ＲＯＭ７２、７３の読み出しアドレスを設定する
。波形ＲＯＭ７２、７３には搬送波信号の振幅値に関す
る情報が位相ごとに記憶され、位相順に読み出しアドレ
スを指定すれば、それぞれの出力に搬送波信号に対応す
るディジタル信号が得られる。このディジタル信号をＤ
／Ａ変換器７４、７５によりアナログ信号に変換し、実
際の搬送波とする。したがって、波形ＲＯＭ７２、７３
の読み出しアドレスを互いに直交位相となるように指定
すれば、直交する二つの搬送波が波形ＲＯＭ７２、７３
から出力される。
【０００４】また、アドレス設定回路７１による読み出
しアドレスの指定を変えれば、波形ＲＯＭ７２、７３か
ら出力される搬送波信号の位相を変化させることができ
る。さらに、ｎ個の波形ＲＯＭにそれぞれ位相の異なる
波形を記憶させ、アドレス設定回路からの一つの読み出
しアドレスに対してｎ個の搬送波信号を得ることも可能
である。
しアドレスの指定を変えれば、波形ＲＯＭ７２、７３か
ら出力される搬送波信号の位相を変化させることができ
る。さらに、ｎ個の波形ＲＯＭにそれぞれ位相の異なる
波形を記憶させ、アドレス設定回路からの一つの読み出
しアドレスに対してｎ個の搬送波信号を得ることも可能
である。
【０００５】
【発明が解決しようとする課題】しかし、位相の異なる
ｎ個（ｎ≧２）の搬送波を発生させるには、ｎ個の波形
ＲＯＭが必要になるとともに、アドレス設定回路に各搬
送波間の位相を制御する機能が要求される。このため、
多相ＰＳＫ方式のように位相の異なる多数の搬送波を必
要とする場合には、位相制御が複雑になるとともに、回
路規模が搬送波の数に比例して増大する。
ｎ個（ｎ≧２）の搬送波を発生させるには、ｎ個の波形
ＲＯＭが必要になるとともに、アドレス設定回路に各搬
送波間の位相を制御する機能が要求される。このため、
多相ＰＳＫ方式のように位相の異なる多数の搬送波を必
要とする場合には、位相制御が複雑になるとともに、回
路規模が搬送波の数に比例して増大する。
【０００６】複数の波形ＲＯＭに位相の異なる波形を記
憶させれば、アドレス設定回路による位相の制御につい
ては不要となる。しかし、記憶内容の異なるＲＯＭを使
用することは実用的ではない。
憶させれば、アドレス設定回路による位相の制御につい
ては不要となる。しかし、記憶内容の異なるＲＯＭを使
用することは実用的ではない。
【０００７】本発明は、以上の課題を解決し、位相の異
なる複数の搬送波を同時に発生する回路規模の小さい搬
送波発生装置を提供することを目的とする。
なる複数の搬送波を同時に発生する回路規模の小さい搬
送波発生装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の搬送波発生装置
は、一定周期の基準クロックに同期して搬送波信号の各
位相における振幅情報を時系列に出力する波形発生器と
、この波形発生器の出力信号を分岐して前記基準クロッ
クの整数倍の時間遅延させる分岐遅延手段とを備えたこ
とを特徴とする。
は、一定周期の基準クロックに同期して搬送波信号の各
位相における振幅情報を時系列に出力する波形発生器と
、この波形発生器の出力信号を分岐して前記基準クロッ
クの整数倍の時間遅延させる分岐遅延手段とを備えたこ
とを特徴とする。
【０００９】波形発生器は、搬送波信号の振幅値に関す
る情報が位相ごとに記憶された波形ＲＯＭと、この波形
ＲＯＭの読み出し番地を基準クロックの計数値にしたが
って指定するカウンタとを含むことが望ましい。
る情報が位相ごとに記憶された波形ＲＯＭと、この波形
ＲＯＭの読み出し番地を基準クロックの計数値にしたが
って指定するカウンタとを含むことが望ましい。
【００１０】遅延回路は基準クロックにより駆動される
シフトレジスタを含むことが望ましい。
シフトレジスタを含むことが望ましい。
【００１１】
【作用】搬送波信号は連続的な巡回波形であるため、位
相差は時間遅延により簡単に生成できる。そこで本発明
では、波形発生器の出力を一つの搬送波信号とし、さら
に、その出力を遅延させて位相の異なる搬送波信号を生
成する。このようにして、位相の異なる複数の搬送波信
号が得られる。また、遅延時間を調整すれば、種々の位
相で搬送波信号が得られる。
相差は時間遅延により簡単に生成できる。そこで本発明
では、波形発生器の出力を一つの搬送波信号とし、さら
に、その出力を遅延させて位相の異なる搬送波信号を生
成する。このようにして、位相の異なる複数の搬送波信
号が得られる。また、遅延時間を調整すれば、種々の位
相で搬送波信号が得られる。
【００１２】
【実施例】図１は本発明の実施例を示すブロック構成図
である。
である。
【００１３】この実施例装置は、互いに位相の異なる複
数の搬送波信号に対応するディジタル信号を発生する搬
送波発生装置であり、一定周期Ｔの基準クロック１に同
期して搬送波信号の各位相における振幅情報を時系列に
出力する波形発生器２と、この波形発生器２の出力信号
を分岐して基準クロック１の整数倍の時間遅延させる遅
延回路４とを備える。波形発生器２の出力と遅延回路４
の出力とには、それぞれＤ／Ａ変換器１１、１２が接続
される。
数の搬送波信号に対応するディジタル信号を発生する搬
送波発生装置であり、一定周期Ｔの基準クロック１に同
期して搬送波信号の各位相における振幅情報を時系列に
出力する波形発生器２と、この波形発生器２の出力信号
を分岐して基準クロック１の整数倍の時間遅延させる遅
延回路４とを備える。波形発生器２の出力と遅延回路４
の出力とには、それぞれＤ／Ａ変換器１１、１２が接続
される。
【００１４】この構成により、Ｄ／Ａ変換器１１の出力
には基準搬送波３が得られ、Ｄ／Ａ変換器１２の出力に
は基準搬送波３と位相がθだけ異なるθ位相搬送波５が
得られる。θの値は、波形発生器２の周期と、遅延回路
４による遅延時間とによって定まる。すなわち、波形発
生器２の一周期が基準クロック１のｐ個分、すなわちｐ
×Ｔであり、遅延回路４による遅延時間がｑ×Ｔである
とき、θ＝２π×ｑ／ｐとなる。
には基準搬送波３が得られ、Ｄ／Ａ変換器１２の出力に
は基準搬送波３と位相がθだけ異なるθ位相搬送波５が
得られる。θの値は、波形発生器２の周期と、遅延回路
４による遅延時間とによって定まる。すなわち、波形発
生器２の一周期が基準クロック１のｐ個分、すなわちｐ
×Ｔであり、遅延回路４による遅延時間がｑ×Ｔである
とき、θ＝２π×ｑ／ｐとなる。
【００１５】図２は上述の実施例の具体的な構成を示す
ブロック構成図である。ここでは、正弦波を８個の標本
で表す場合の直交搬送波発生装置を例に説明する。また
、出力のＤ／Ａ変換器については省略する。
ブロック構成図である。ここでは、正弦波を８個の標本
で表す場合の直交搬送波発生装置を例に説明する。また
、出力のＤ／Ａ変換器については省略する。
【００１６】波形発生器２は、搬送波信号の振幅値に関
する情報が位相ごとに記憶された波形ＲＯＭ２２を備え
、この波形ＲＯＭ２２の読み出し番地を基準クロックの
計数値にしたがって指定するカウンタ２１とを含む。
する情報が位相ごとに記憶された波形ＲＯＭ２２を備え
、この波形ＲＯＭ２２の読み出し番地を基準クロックの
計数値にしたがって指定するカウンタ２１とを含む。
【００１７】カウンタ２１は８進構成であり、基準クロ
ック１の計数値により波形ＲＯＭ２２の読み出しアドレ
スを指定する。波形ＲＯＭ２２は８個のアドレスに４５
度ずつ異なる位相に対応する振幅情報（以下「位相振幅
情報」という）を記憶し、そのアドレスが順に指定され
たときに、正弦波に近似した波形を出力する。波形ＲＯ
Ｍ２２のアドレス番号とそのアドレスに格納された位相
振幅情報との対応を図３に示す。
ック１の計数値により波形ＲＯＭ２２の読み出しアドレ
スを指定する。波形ＲＯＭ２２は８個のアドレスに４５
度ずつ異なる位相に対応する振幅情報（以下「位相振幅
情報」という）を記憶し、そのアドレスが順に指定され
たときに、正弦波に近似した波形を出力する。波形ＲＯ
Ｍ２２のアドレス番号とそのアドレスに格納された位相
振幅情報との対応を図３に示す。
【００１８】遅延回路４はシフトレジスタで構成され、
二つのディジタル遅延素子４１、４２を含む。これらの
ディジタル遅延素子４１、４２は、それぞれ基準クロッ
ク１により駆動され、１クロック分の遅延を与える。し
たがって、この二つのディジタル遅延素子４１、４２に
より、波形ＲＯＭ２２の出力を２×Ｔだけ遅延させる。 一周期の正弦波を８個の標本で表しているので、Ｔの遅
延は４５度に相当する。したがって、ディジタル遅延素
子４１、４２を経由した信号は、基準搬送波３と直交し
た搬送波となる。基準クロック１に対する波形ＲＯＭ２
２の出力（基準搬送波出力）およびディジタル遅延素子
４２の出力（直交搬送波出力）を図４に示す。
二つのディジタル遅延素子４１、４２を含む。これらの
ディジタル遅延素子４１、４２は、それぞれ基準クロッ
ク１により駆動され、１クロック分の遅延を与える。し
たがって、この二つのディジタル遅延素子４１、４２に
より、波形ＲＯＭ２２の出力を２×Ｔだけ遅延させる。 一周期の正弦波を８個の標本で表しているので、Ｔの遅
延は４５度に相当する。したがって、ディジタル遅延素
子４１、４２を経由した信号は、基準搬送波３と直交し
た搬送波となる。基準クロック１に対する波形ＲＯＭ２
２の出力（基準搬送波出力）およびディジタル遅延素子
４２の出力（直交搬送波出力）を図４に示す。
【００１９】また、遅延回路４の遅延時間τを変化させ
れば、基準搬送波に対して種々の位相の搬送波を得るこ
とができる。遅延時間τと位相との関係を図５に示す。
れば、基準搬送波に対して種々の位相の搬送波を得るこ
とができる。遅延時間τと位相との関係を図５に示す。
【００２０】図６は本発明を８相ＰＳＫ変調器に利用し
た場合の構成例を示すブロック構成図である。
た場合の構成例を示すブロック構成図である。
【００２１】この変調器は、カウンタ２１、波形ＲＯＭ
２２、ディジタル遅延素子４１〜４７、符号変換回路７
およびスイッチング素子８を備える。カウンタ２１には
基準クロック１が入力され、符号変換回路７には情報信
号６が入力される。カウンタ２１の出力は波形ＲＯＭ２
２に接続され、波形ＲＯＭ２２の出力にはディジタル遅
延素子４１〜４７が縦続に接続される。波形ＲＯＭ２２
およびディジタル遅延素子４１〜４７のそれぞれの出力
は。Ｄ／Ａ変換された後にスイッチング素子８に供給さ
れ、符号変換回路７の出力もスイッチング素子８に接続
される。ただし、図ではＤ／Ａ変換器を省略した。
２２、ディジタル遅延素子４１〜４７、符号変換回路７
およびスイッチング素子８を備える。カウンタ２１には
基準クロック１が入力され、符号変換回路７には情報信
号６が入力される。カウンタ２１の出力は波形ＲＯＭ２
２に接続され、波形ＲＯＭ２２の出力にはディジタル遅
延素子４１〜４７が縦続に接続される。波形ＲＯＭ２２
およびディジタル遅延素子４１〜４７のそれぞれの出力
は。Ｄ／Ａ変換された後にスイッチング素子８に供給さ
れ、符号変換回路７の出力もスイッチング素子８に接続
される。ただし、図ではＤ／Ａ変換器を省略した。
【００２２】この構成において、波形ＲＯＭ２２および
ディジタル遅延素子４１〜４７のそれぞれの出力から、
位相が４５度ずつ異なる８個の搬送波が得られる。スイ
ッチング素子８は、この８個の搬送波を用いて、符号変
換回路７の８系統の出力を別々に変調する。これらの変
調波から８相ＰＳＫ変調波９が得られる。
ディジタル遅延素子４１〜４７のそれぞれの出力から、
位相が４５度ずつ異なる８個の搬送波が得られる。スイ
ッチング素子８は、この８個の搬送波を用いて、符号変
換回路７の８系統の出力を別々に変調する。これらの変
調波から８相ＰＳＫ変調波９が得られる。
【００２３】また、これと同様にして、簡単な構成で多
相ＰＳＫ変調器を実現できる。
相ＰＳＫ変調器を実現できる。
【００２４】
【発明の効果】以上説明したように、基準搬送波を生成
するための波形発生器と、この波形発生器の出力を遅延
させる遅延回路とを用いることによって、位相の異なる
搬送波を得ることができる。また、複数個の搬送波を発
生させる場合でも、回路規模の増加は遅延回路分だけで
あり、従来のような複数個のＲＯＭを用いる場合に比べ
て回路規模を小さくできる効果がある。
するための波形発生器と、この波形発生器の出力を遅延
させる遅延回路とを用いることによって、位相の異なる
搬送波を得ることができる。また、複数個の搬送波を発
生させる場合でも、回路規模の増加は遅延回路分だけで
あり、従来のような複数個のＲＯＭを用いる場合に比べ
て回路規模を小さくできる効果がある。
【図１】 本発明実施例の搬送波発生装置を示すブロ
ック構成図。
ック構成図。
【図２】 この実施例の具体的構成を示すブロック構
成図。
成図。
【図３】 波形ＲＯＭのアドレス番号とそのアドレス
に格納された位相振幅情報との対応を示す図。
に格納された位相振幅情報との対応を示す図。
【図４】 基準クロックに対する基準搬送波出力およ
び直交搬送波出力を示す図。
び直交搬送波出力を示す図。
【図５】 遅延時間τと位相との関係を示す図。
【図６】 本発明利用例の８相ＰＳＫ変調器を示すブ
ロック構成図。
ロック構成図。
【図７】 従来例を示すブロック構成図。
１ 基準クロック
２ 波形発生器
３ 基準搬送波
４ 遅延回路
５ θ位相搬送波
６ 情報信号
７ 符号変換回路
８ スイッチング素子
９ ８相ＰＳＫ変調波
１１、１２、７４、７５ Ｄ／Ａ変換器２１
カウンタ ２２、７２、７３ 波形ＲＯＭ ４１〜４７ ディジタル遅延素子 ７１ アドレス設定回路
カウンタ ２２、７２、７３ 波形ＲＯＭ ４１〜４７ ディジタル遅延素子 ７１ アドレス設定回路
Claims (3)
- 【請求項１】 互いに位相の異なる複数の搬送波信号
に対応するディジタル信号を発生する搬送波発生装置に
おいて、一定周期の基準クロックに同期して搬送波信号
の各位相における振幅情報を時系列に出力する波形発生
器と、この波形発生器の出力信号を分岐して前記基準ク
ロックの整数倍の時間遅延させる分岐遅延手段とを備え
たことを特徴とする搬送波発生装置。 - 【請求項２】 波形発生器は、搬送波信号の振幅値に
関する情報が位相ごとに記憶された波形ＲＯＭと、この
波形ＲＯＭの読み出し番地を基準クロックの計数値にし
たがって指定するカウンタとを含む請求項１記載の搬送
波発生装置。 - 【請求項３】 遅延回路は基準クロックにより駆動さ
れるシフトレジスタを含む請求項１記載の搬送波発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41115890A JPH04217145A (ja) | 1990-12-17 | 1990-12-17 | 搬送波発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41115890A JPH04217145A (ja) | 1990-12-17 | 1990-12-17 | 搬送波発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04217145A true JPH04217145A (ja) | 1992-08-07 |
Family
ID=18520202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41115890A Pending JPH04217145A (ja) | 1990-12-17 | 1990-12-17 | 搬送波発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04217145A (ja) |
-
1990
- 1990-12-17 JP JP41115890A patent/JPH04217145A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020075092A1 (en) | Method and apparatus for generating digitally modulated signals | |
| JPH04238439A (ja) | デジタル直交変調器 | |
| US5481230A (en) | Phase modulator having individually placed edges | |
| JP4068415B2 (ja) | 位相偏移変調方式の変調器 | |
| FI83005B (fi) | Kretsanordning foer generering av i,q-vaogformer. | |
| US3378637A (en) | System for generating single sideband phase modulated telegraphic signals | |
| JP2525622B2 (ja) | テレビジョン信号発生器 | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| JPH06205055A (ja) | ディジタル処理型直交変調器 | |
| KR950003527B1 (ko) | I상과 q상간의 지연을 제거하는 cpsk 변조기 | |
| JPH07106855A (ja) | Ｓｓｂ変調器 | |
| JPH04127639A (ja) | Ｄｄｓを用いたｑａｍ回路 | |
| JPS61193543A (ja) | 多値直交振幅変調回路 | |
| SU1504809A1 (ru) | Устройство для формирования ра· диосигнала, манипулированного минимальным сдвигом частоты | |
| SU1388974A2 (ru) | Фазовый модул тор | |
| JPH0423542A (ja) | 直交形ｇｍｓｋ変調装置 | |
| JPH07193605A (ja) | 多値変調回路 | |
| JPH04152736A (ja) | 直交信号発生回路 | |
| JPH04252634A (ja) | デジタル変調器 | |
| RU5696U1 (ru) | Модулятор | |
| JP3960692B2 (ja) | デジタル直交変調器 | |
| JPS6213143A (ja) | 直交振幅歪補正回路 | |
| JPS5838018B2 (ja) | 位相連続ｆｓｋ信号変調回路 | |
| JPH03248652A (ja) | 多値変調器 | |
| JPH10191372A (ja) | カラー映像信号合成装置の副搬送波生成回路 |