JPH04218901A

JPH04218901A - 薄膜抵抗体を有する電子回路素子およびその製造方法

Info

Publication number: JPH04218901A
Application number: JP3091989A
Authority: JP
Inventors: Asao Nakano; 朝雄中野; Kiyoshi Ogata; 潔尾形; Makiko Kono; 河野　真貴子; Yasunori Narizuka; 康則成塚
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-04-24
Filing date: 1991-04-23
Publication date: 1992-08-10
Also published as: KR960005321B1; US5218335A; DE4113372C2; DE4113372A1; KR910019276A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜抵抗体を有する電
子回路素子に係り、特に、多層配線基板、発熱素子等に
適した電子回路素子に関する。

【０００２】

【従来の技術】この種の回路基板に設けられる薄膜抵抗
体は、セラミック等の絶縁基板またはその上に積層され
た絶縁膜等の上に、スパタッリング等の薄膜技術を用い
て形成される。

【０００３】この種の薄膜抵抗体は、例えば、電気回路
における抵抗素子、薄膜多層配線基板における抵抗素子
、プリンタやファクシミリの感熱記録ヘッドの発熱素子
等に用いられる。このような用途、例えば、薄膜多層配
線基板においては、抵抗値が所望の値に設定できること
、抵抗値の経時変化が少ないこと、温度による抵抗値変
化が小さいこと等が望まれる。また、高い温度が繰り返
し加わっても、特性が変化しないことが望まれる。

【０００４】従来、この種の薄膜抵抗体は、Ｃｒ−Ｓｉ
合金やＣｒ−ＳｉＯ化合物、Ｃｒ−Ｓｉ−ＳｉＯ化合物
などで形成されていた。これらの材料は、米国特許第４
３４３９８６号明細書や、特開昭５４−１８９８号公報
、特開昭５８−８４４０１号公報で報告されている。

【０００５】

【発明が解決しようとする課題】しかし、従来の薄膜抵
抗体は、例えば、２００から３００℃程度の温度に長時
間保持すると、抵抗値が変化する等の欠点があり、電気
回路の動作が不安定になり、所期の性能が維持できない
という問題があった。

【０００６】例えば、薄膜多層配線基板では、ポリイミ
ド等の樹脂からなる絶縁層を導体層間に設けて、複数の
配線層を積層して構成される。この製造過程において、
ポリイミドのキュアを行うため、数百℃に加熱して、あ
る程度の時間保持させる。そのため、多層配線基板のい
ずれかの層に薄膜抵抗体が設けられていると、このキュ
アにより、薄膜抵抗体の抵抗値が不可逆的に変化してし
まうという問題が起きる。しかも、この抵抗値変化が一
定ではないため、変化後の薄膜抵抗体の抵抗値を考慮し
て成膜時の抵抗値を設定しても、抵抗値が目的の値から
外れることが多く、歩留まりが悪いという問題がある。

【０００７】また、発熱素子として用いられる場合では
、発熱が繰り返されることにより、抵抗値が大きく変化
して、所期の発熱性能が得られなくなったり、甚だしい
場合には、断線するという問題がある。感熱記録ヘッド
において、このような減少が発生すると、その発熱素子
が存在する部分は、印刷が行われず、いわゆる白抜けの
状態となる、という問題が起こる。

【０００８】本発明の目的は、上記した従来技術の欠点
をなくし、（１）電子回路素子を製造する過程での温度
履歴に対しての安定度を高め、（２）温度特性を大きく
変化させることなく比抵抗を所望の値に設定することが
可能な薄膜抵抗体を形成するとともに、（３）薄膜抵抗
体の電気抵抗変化を小さくし、所期の特性を長期間にわ
たって維持することが可能な電子回路素子を提供するこ
とにある。

【０００９】また、本発明の他の目的は、このような電
子回路素子の製造方法を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
、本発明の一態様によれば、少なくとも１の薄膜抵抗体
と、これを支持するための基板とを有する電子回路素子
であって、該薄膜抵抗体は、１種類の原子を主として含
み、電気伝導性を有する第１の領域と、２種の原子から
なる化合物を主として含み、電気絶縁性を示す第２の領
域とを有し、上記第１の領域は、第２の領域中に散在し
、かつ、その平均粒径が、２ｎｍを超えるものであり、
好ましくは２ｎｍから２０ｎｍの範囲に分布するもので
あることを特徴とする電子回路素子が提供される。

【００１１】第１の領域を構成する原子としては、Ｃｒ
が好ましく用いられる。また、第２の領域を構成する２
種の原子からなる化合物としては、ＳｉとＯの化合物が
用いられる。好ましくは、ＳｉＯ２が用いられる。

【００１２】ここで、第１の領域がＣｒの非晶質のマイ
クロクラスタ構造となり、第２の領域がＳｉＯ２が非晶
質構造となるように形成することができる。

【００１３】また、本発明の電子回路素子は、絶縁膜を
設けることができ、この絶縁膜は、それが設けられる面
をほぼ被覆して配置される。上記絶縁膜上に、薄膜抵抗
体を設けることができる。また、本発明の電子回路素子
は、導体膜をさらに設けることができ、この導体膜は、
上記絶縁膜上に設けることができる。

【００１４】さらに、本発明の電子回路素子は、上記絶
縁膜上に、上記薄膜抵抗体および／または導体膜を設け
たものを積層単位として、これを複数単位積層すること
ができる。

【００１５】また、本発明の電子回路素子は、薄膜抵抗
体を、同一基板上に複数個並列して設け、それらの両端
に電極を設けて、発熱素子を構成することができる。な
お、薄膜抵抗体の形状としては、例えば、正方形、長方
形等とすることができる。

【００１６】なお、本発明の薄膜抵抗体は、膜厚が、例
えば、１０μｍ以下のものが好ましいが、これに限定さ
れない。

【００１７】また、本発明の他の態様によれば、基板上
に、スパッタリングで成膜し、これをパターニングして
、抵抗膜とする電子回路素子の製造方法であって、Ｃｒ
とＳｉＯ２とを含むターゲットをスパッタリングして成
膜し、成膜後、３５０℃以上の温度で熱処理することを
特徴とする電子回路素子の製造方法が提供される。

【００１８】

【作用】本発明の電子回路素子を構成する薄膜抵抗体で
は、主たる電気伝導が第１成分である金属原子を有する
第１の領域で行なわれる。酸化物を有する第２の領域は
、電気伝導にほとんど寄与せず、電気伝導体の実効的な
断面積を減少させ、薄膜としての比抵抗を上昇させる。また、第１の領域が第２の領域中に散在するため、第２
の領域は、薄膜抵抗で発生する熱を拡散して回路基板に
逃すように機能すると考えられる。

【００１９】また、第１の領域は、第２の領域中に散在
し、かつ、その平均粒径が、２ｎｍから２０ｎｍの範囲
に分布するように設けられている。本発明者の研究によ
れば、第１の領域をこのような大きさとしておくと、薄
膜抵抗体が加熱されても、第１の領域の偏析がそれほど
進行しない。このため、電気伝導に寄与する第１の領域
の大きさが変化せず、その比抵抗はあまり変化しない。しかも、電気伝導体を熱的に安定な第２成分の酸化物に
より保護する構造となるため、４００〜５００℃程度の
温度にも、構造的に安定である。したがって、薄膜抵抗
体に熱サイクルが加わっても、原子レベルの構造的な変
化を起こすことが少ない。

【００２０】このような原子レベルの構造をもった抵抗
体を薄膜プロセスにより形成することにより、高密度に
半導体チップを搭載することが可能な多層配線基板や発
熱素子を実現できる。

【００２１】本発明の電子回路素子は、その抵抗体が、
電気抵抗変化が温度に対して金属と同様に安定した特性
をもつ。また、第１成分原子（例えばＣｒ）のマイクロ
クラスタ領域と第２成分原子の酸化物（例えばＳｉＯ２
）領域の体積比を制御することにより、薄膜抵抗体の比
抵抗を所望の値に設定可能である。

【００２２】また、本発明の電子回路素子を用いて、電
子回路を構成することにより、電子回路の製造プロセス
や薄膜抵抗体を電気的に加熱動作させたときにも安定な
特性の、薄膜多層基板等の電子回路基板が達成される。

【００２３】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００２４】まず、本発明の実施例の電子回路素子を構
成する薄膜抵抗体の成膜に用いられるスパッタリング装
置について説明する。

【００２５】本実施例において薄膜抵抗体の成膜に用い
られるスパッタリング装置は、図７に示すように、真空
槽３と、該真空槽３内に配置されるターゲット４と、基
板５を支持する基板電極５ａと、上記ターゲット４に電
圧を印加する電源装置２０とを備え、かつ、いずれも図
示していないが、真空槽３内を真空排気するための真空
排気装置と、真空槽３内にガスを導入するためのガス導
入装置とを備えている。

【００２６】このスパッタリング装置は、真空槽３内を
真空排気すると共に、スパッタに必要なガス、例えば、
Ａｒを導入して、タ−ゲット４と基板電極５ａとの間に
、直流あるいは交流の電力、特に高周波電力を加えて、
スパッタリングを行なう。これにより、タ−ゲット４の
材料が原子レベルに分解されて飛び出し、基板５に堆積
されて、タ−ゲット４の材料に対応する薄膜が生成され
る。

【００２７】本実施例の電子回路素子を構成する薄膜抵
抗体を形成するためのターゲットとしては、次に例示す
るように、種々可能である。

【００２８】第１に、タ−ゲットをＣｒ金属とＳｉＯ２
ガラスとを用いて構成することができる。この場合、Ｃ
ｒ金属とＳｉＯ２ガラスとのタ−ゲット４の表面に露出
する面積比を変えることにより、組成を制御することが
可能である。このようにすることにより、Ｃｒ原子のマ
イクロクラスタ領域の体積と、ＳｉＯ２の体積との比が
変わり、抵抗値が変化することになる。露出面積の制御
は、例えば、タ−ゲット４の表面を、組成比に応じた面
積比で分割してＣｒ金属とＳｉＯ２ガラスとすることが
可能である。さらに、具体的いえば、Ｃｒ板上に、短冊
状または扇形状のＳｉＯ２ガラスを、組成比に合わせた
枚数分配置する。

【００２９】第２に、Ｃｒ金属とＳｉＯ２を粉末にして
目的とする組成になるように混合して焼結したものをタ
−ゲットとすることができる。この場合は、目的の組成
に対応して、種々の焼結体を予め形成しておけばよい。

【００３０】第３に、タ−ゲットを、Ｃｒ金属と高純度
Ｓｉを目的のＣｒ／ＳｉＯ２比となるような面積比の分
割あるいは焼結体とし、成膜時にＡｒのような動作ガス
の中にＯ２ガスを混入させ、反応させることにより目的
のマイクロクラスタ領域の原子レベル構造をもつ薄膜抵
抗体を得ることが可能である。

【００３１】スパッタリングに際し、基板５は、加熱す
ることが好ましい。この温度は、成膜後に熱処理を行う
場合には、低くてよい。熱処理を行わない場合には、後
述する熱処理温度に相当する温度とすることが好ましい
。

【００３２】次に、本発明の第１実施例について、図１
により説明する。

【００３３】第１実施例の電子回路素子は、多層配線基
板等で抵抗素子として用いられる薄膜抵抗体を基板上に
形成した例である。この例の薄膜抵抗体は、Ｃｒ，Ｓｉ
，Ｏの三成分を必須成分として有するもので、スパッタ
リング法を用いて成膜した。成膜の条件は、次のとおり
である。

【００３４】　　ターゲット：Ｃｒ／ＳｉＯ２焼結体（Ｃｒ／ＳｉＯ
２比：２／１）　　基板：２５０ｍｍ×２００ｍｍのア
ルミ板上に成膜したポリイミド　　印加電力：１．５ｋ
Ｗ　　基板温度：室温〜１００℃ このような条件で、真空槽３内に２枚の基板を基板電極
５ａ上に載置して、真空排気装置で、２×１０￣７Ｔｏ
ｒｒ程度に排気した後、Ａｒを導入して、真空槽３内を
、２×１０￣３Ｔｏｒｒ程度の真空度とし、ターゲット
４に電源装置２０から電圧を印加してスパッタリングを
２０分間行って、基板上に抵抗体薄膜を有する試料を２
個得た。成膜後、得られた２個の試料のうち１個を比較
用に残して、他の１個の試料について、３５０℃で４時
間の熱処理を行った。熱処理を行った試料について、比
抵抗を測定したところ、代表的な値として、膜厚が２０
０ｎｍのもので、比抵抗６ｍΩｃｍのものが得られた。なお、熱処理は、Ａｒ中で行った。もっとも、Ａｒに限
らず、他の不活性ガス、窒素等のガスを用いることがで
きる。

【００３５】Ｃｒ−Ｓｉ−Ｏの三成分系では、Ｃｒ原子
がＣｒ原子のみで集合して金属のマイクロクラスタを構
成し、ＳｉおよびＯ原子は結合してＳｉＯ２となること
が重要である。そこで、本実施例の試料を電子顕微鏡を
用いて観察したところ、その領域構造は、図１に示すよ
うな構造が観察された。図１で黒く示した部分は、Ｃｒ
原子のみで構成されるマイクロクラスタ領域１である。その他の部分は、ＳｉＯ２領域２となっている。上述し
たようにして得られた試料について、マイクロクラスタ
領域１の平均粒径を測定したところ、２〜２０ｎｍの大
きさであった。なお、図１に示される部分では、２〜１
７ｎｍの大きさのマイクロクラスタ領域１が現われてい
る。

【００３６】電気伝導は、Ｃｒのマイクロクラスタ領域
１のみで行われ、ＳｉＯ２領域２は絶縁性を示すため、
Ｃｒ／ＳｉＯ２比を変化させることで、任意の値を得る
ことが可能である。

【００３７】このような原子レベルの構造は、次に述べ
る方法で確認した。

【００３８】Ｘ線・電子線の回折を用いた測定を行うと
、クラスタ領域１の平均的な大きさや結晶化の状態がお
およそ推定できる。Ｘ線・電子線の回折は、原子による
散乱の位相が揃っているときに、次の（１）式に示すＢ
ｒａｇｇの法則に従って生ずるため、特定の原子面間隔
ｄで鋭いピ−ク状の回折強度が観測される。ここで、θ
は回折角、λはＸ線・電子線の波長を表す。

【００３９】２ｄ・ｓｉｎθ＝λ…………（１）Ｘ線回
折のピ−ク幅と回折を起こしている結晶粒の平均径ηと
の関係は、（２）式に示すようになる。

【００４０】 η＝（λ・ｔａｎθ）／（０．９・Δθ）……（２）結
晶化の程度が低くなると、結晶粒の平均径が小さくなる
ため、回折強度のピ−クの幅が広くなる。

【００４１】本実施例の薄膜抵抗体では、図２に示すよ
うに、ｄ＝０．２６ｎｍおよび０．１６ｎｍ付近に幅の
広いピ−クが見受けられ、結晶粒は、数ｎｍから２０ｎ
ｍ程度の平均粒径であり、結晶による回折はほとんどみ
られない。そして、前者のピークからＣｒ−Ｃｒ結合が
、また、後者のピークからＳｉ−Ｏ結合が存在すること
がわかる。

【００４２】拡張Ｘ線微細構造（Ｅｘｔｅｎｄｅｄ　Ｘ
−ｒａｙ　Ａｂｓｏｒｐｔｉｏｎ　Ｆｉｎｅ　Ｓｔｒｕ
ｃｔｕｒｅ；以下、ＥＸＡＦＳと略記する）解析法を行
なうと、着目した原子を中心とした原子レベルの構造を
求めることができる。なお、このＥＸＡＦＳについては
、例えば、“日本物理学会誌第３４巻，第７号（１９７
９），５８９−５９８頁”、“フィジカル・レビュー誌
　（Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅｗ　Ｂ）　Ｖｏｌ．
１１，Ｎｏ．８（１９７５），ｐｐ２７９５−２８１１
”等に記載されている。

【００４３】本実施例による薄膜抵抗体のＥＸＡＦＳ測
定例を図３および図４に示す。図３はＣｒ原子の周囲の
構造を解析するためにＳｉのＫ−Ｘ線吸収端で測定した
ＥＸＡＦＳである。また、図４はＣｒ原子の周囲の構造
を解析するためにＣｒのＫ−Ｘ線吸収端で測定したＥＸ
ＡＦＳである。

【００４４】これらのＥＸＡＦＳを基に、薄膜抵抗体の
原子レベル構造解析を行なった例を図５および図６に示
す。

【００４５】図５はＣｒＫ−ＥＸＡＦＳにより求めたＣ
ｒ原子を中心とした動径分布である。この動径分布から
、Ｃｒ原子の周囲には、ほとんどＣｒ原子しかないこと
がその動径距離あるいは原子間距離からわかる。具体的
には、この動径分布を、予めバルクのＣｒの標準試料に
ついてＣｒＫ−ＥＸＡＦＳにより求めた動径分布と比較
することにより、判断することができる。上記実施例の
試料について、比較を行ったところ、それぞれ標準試料
の分布と非常によく一致していた。

【００４６】一方、図６は、ＳｉＫ−ＥＸＡＦＳにより
求めたＳｉ原子を中心とした動径分布を示す。この動径
分布からは、Ｓｉ原子の周囲にはほとんどＯ原子しかな
いことが、同様に、その動径距離あるいは原子間距離か
らわかる。これについて、上記Ｃｒの場合と同様に、上
記実施例の試料について、比較を行ったところ、それぞ
れ標準試料の分布と非常によく一致していた。

【００４７】これらの解析結果を基に、本実施例の薄膜
抵抗体の構造を求めると、Ｃｒ原子は、Ｏ原子とほとん
ど結合せず、Ｃｒ原子が、平均粒径２〜２０ｎｍの大き
さのマイクロクラスタ領域を形成していることがわかっ
た。一方、Ｓｉ原子は、一部がＣｒ原子と結合している
が、ほとんどがＯ原子と結合し、非晶質のＳｉＯ２とな
っていた。なお、得られた試料に付いて測定したマイク
ロクラスタ領域の平均粒径の相対頻度分布を図１０のＢ
に示す。

【００４８】一方、熱処理しなかった比較試料について
、上述したものと同様に解析を行ったところ、得られた
薄膜は、Ｃｒ原子のマイクロクラスタ領域と、非晶質の
ＳｉＯ２領域とが混在していることがわかった。しかし
、比較試料の場合、マイクロクラスタ領域の平均粒径０
．５〜８ｎｍの大きさであることがわかった。この平均
粒径の相対頻度分布を図１０のＡに示す。

【００４９】図１０のＡとＢとを比較すると明らかなよ
うに、熱処理を施した試料のほうが、Ｃｒ原子の集団の
平均粒径が大きくなっている。なお、３５０℃より低い
温度で熱処理したものは、上記ＡとＢとの中間的な分布
を示した。

【００５０】この平均粒径相違の影響は、図１１に示す
ように、試料に熱サイクルを与えると、抵抗値の変動の
有無に現われる。なお、図１１では、比較を容易にする
ため、抵抗値を任意単位に規格化してある。

【００５１】すなわち、図１１において、３５０℃を超
える温度で熱処理を加えなかった比較試料は、初期抵抗
値が任意単位でＲ１とすると、これに３００℃の熱を加
えると、同図中で、符号ａで示すように、抵抗値加熱に
伴って大幅に低下してＲ２となり、再び、３００℃で加
熱すると、また、同図において、符号ｂ，ｃに示すよう
に抵抗値がＲ３，Ｒ３’のように変化する。しかも、変
化は一定ではなく、Ｒ３，Ｒ３’いずれの値となるかは
一定せず、抵抗値がばらつく。さらに、これは、加熱し
た場合に限らず、経時変化によっても起きることが、本
発明者により確認されている。

【００５２】これに対して、３５０℃を超える温度で熱
処理を行った試料については、図１１において破線で示
すように、加熱を繰り返しても、抵抗値は、熱処理後に
得られた抵抗値Ｒ４でほぼ一定となり、しかも、抵抗値
の温度特性は、温度が高くなるに伴って抵抗値が大きく
なる、金属的な特性を示す。従って、特性の安定した薄
膜回路素子を実現することができる。

【００５３】また、３５０℃より低い温度で熱処理した
ものは、熱処理しない試料に比べると変動の幅は小さい
が、試料を加熱すると、図１１のｂ，ｃのように、抵抗
値が不可逆的に変化することが確認された。

【００５４】次に、本実施例の効果を確認するため、上
記のスパッタリング装置を用いて、ターゲットをＣｒＳ
ｉ２の焼結体とＳｉＯ２とした他は、上記実施例とまっ
たく同様にして、比較試料を得た。

【００５５】この試料についても、上記した実施例の場
合と同様にして、構造を調べたところ、上記実施例とは
異なり、Ｃｒ、ＣｒＳｉ２、ＣｒＳｉが、ＳｉＯ２中に
混在して存在した。

【００５６】この試料を、３００℃で熱処理したところ
、上述した本発明の実施例の試料とは異なり、抵抗値が
図１２において符号ｅで示すように、初期値Ｒ５より高
いＲ６となった。そして、さらに、加熱を繰り返すと、
図１２に示すように、ｆ，ｇ，ｈのように変化して、抵
抗値もＲ７，Ｒ８，Ｒ８’のように高くなってしまった
。また、３５０℃で熱処理した場合でも、図１２に示す
ように、符号ｉのようになったり、ｊのようになったり
することがあり、抵抗値がばらついた。

【００５７】このような現象は、Ｃｒ−Ｓｉの結合が熱
処理によって切れることにより起こると考えられる。従
って、この比較例の試料についての平均粒径の分布が図
１０に示すＢのようになったとしても、Ｃｒ−Ｓｉの結
合が存在するかぎり、熱によってその結合の切断が続く
ので、抵抗値の変動が起こり、抵抗値が安定しないと、
考えられる。

【００５８】なお、ターゲットをＣｒＳｉ２の焼結体と
して得た試料についても、同様に調べたが、上述したＣ
ｒＳｉ２の焼結体とＳｉＯ２とを用いた例と同様に、抵
抗値が不安定であった。

【００５９】このような構造の変化は、上記したＥＸＡ
ＦＳにより解析することができる。なお、本発明の実施
例である薄膜抵抗体について、例えば、５００℃で５時
間加熱し、その後、上記したＥＸＡＦＳにより、構造を
解析したところ、構造は、加熱前とほとんど変わらず、
また、抵抗値も加熱前後でほとんど変化しなかった。こ
のことは、第１成分原子のＣｒ原子のマイクロクラスタ
領域構造を、第２成分原子のＳｉの酸化物であるＳｉＯ
２の領域で囲む構造を有する薄膜抵抗体は、５００℃程
度の加熱によっては、その構造が変化しないことを示す
。

【００６０】従って、本実施例によれば、抵抗体が加熱
されるよう環境に置かれても、抵抗値変化を起こさず、
所期の性能を維持することが可能となる。このため、後
述するような、成膜後にアニール等のための加温がされ
るような薄膜多層配線基板、繰返し発熱が行なわれる感
熱記録ヘッドの発熱素子等に好適である。

【００６１】次に、上記した薄膜抵抗体を利用して形成
する高密度の多層配線基板の一実施例について図８を用
いて説明する。図８は多層配線基板の一例である薄膜多
層基板の断面図である。

【００６２】図８において、６は半導体チップ、８は薄
膜多層基板、７は半導体チップ６と薄膜多層基板８とを
接続するハンダである。

【００６３】薄膜多層基板８は、セラミック基板９の上
に、１０〜１００μｍの厚さのポリイミド等で形成され
た複数の絶縁膜１０、薄膜導体１１、１０ｎｍ〜１０μ
ｍの厚さの薄膜抵抗体１２およびコンデンサを構成する
ための容量薄膜１３が層状に設けられ、積層されている
。また、各層は、スル−ホ−ル１４により、必要な接続
がとられて、立体配線化され、高密度基板を構成する。

【００６４】絶縁膜１０は、例えば、ポリイミドの前駆
体であるポリアミド酸等をスピンナ等により塗布して、
加熱硬化させて、ポリイミド膜とすることにより形成す
ることができる。

【００６５】このポリイミド膜には、フォトエッチング
、イオンミリング等の手段により、スルーホール用の貫
通孔を設ける。また、感光性ポリイミド膜を用いること
により、フォトリソグラフィ技術を用いて、上記スルー
ホール用の貫通孔を開口させた状態で、絶縁膜１０を形
成することができる。

【００６６】薄膜導体１１は、例えば、絶縁膜１０上に
、スパッタリング技術、フォトリソグラフィ技術等によ
り、目的のパターンの下地導体膜を形成した後、銅等を
めっきすることにより形成することができる。

【００６７】薄膜抵抗体１２は、絶縁膜１０の上に、上
記したようなスパッタリングにより、成膜される。本実
施例では、Ｃｒ，Ｓｉ，Ｏの三成分を必須成分として含
むものである。この薄膜抵抗体１２は、成膜後に、上述
したように、３５０℃以上の温度で、例えば、４時間熱
処理する。その後、薄膜抵抗体１２は、フォトレジスト
を用いて目的の形状にパターニングされる。また、スル
ーホール等に接続される電極が、必要により、上記した
薄膜導体と同様にして設けられる。

【００６８】このようにして、本実施例の薄膜多層基板
は、薄膜導体１１、薄膜抵抗体１２、スルーホール１４
等を設けつつ、絶縁膜１０を順次積層して多層化されて
、構成される。この場合、絶縁膜１０と、この上に、薄
膜導体１１、薄膜抵抗体１２等を設けたものを積層の単
位とし、各単位ごとに必要なスルーホールを設けて、多
層化するようにしてもよい。

【００６９】そして、最上層に、ハンダ７のバンプを設
け、これにＬＳＩ等の半導体チップを載置し、ハンダ付
けすることにより、目的の電子回路装置が構成される。この種の電子回路装置は、種々の電子機器に用いること
ができる。例えば、コンピュータの処理装置等が挙げら
れる。

【００７０】ポリイミドを絶縁膜として用いる場合は、
ポリイミドの特性を発現させるため、アニ−ルあるいは
キュアと呼ばれる２００〜４００℃程度の加熱工程が必
要である。薄膜抵抗体１２が、このような温度で相転移
等の原子レベルの変化を起こすと、その比抵抗等の電気
的特性も変化し、設計許容値を満足しないため、製造歩
留や回路の安定性に著しい障害が発生する。本実施例で
使用する電気伝導を担う金属原子がマイクロクラスタ領
域を構成している領域構造型薄膜抵抗体では、Ｃｒ原子
の領域が加熱に対して安定なＳｉＯ２に囲まれており４
００〜５００℃程度の加熱では、構造変化を起こすこと
がなく、電気的特性も安定である。

【００７１】このような薄膜多層基板では、多層配線の
中に抵抗やコンデンサ−を内装できるため、基板のチッ
プ搭載面を有効に利用することができる。コンデンサ−
を外装する形態をとっても、使用点数の多い抵抗を内装
することにより、回路基板の半導体チップ占有率を５０
％以上とすることが可能である。抵抗およびコンデンサ
−を基板内に内装することにより、半導体チップの占有
面積を著しく大きくすることができるばかりでなく、半
導体チップ表面の高さを揃えることが可能となり、半導
体チップの放熱機構の取り付けも非常に容易になる。

【００７２】次に、上記した薄膜抵抗体を利用して形成
する微小発熱素子を用いた本発明の第２実施例について
図９を用いて説明する。図９は高密度発熱回路基板につ
いて、一部断面を示す斜視図である。

【００７３】図９において、高密度発熱回路基板は、基
板１５上に発熱抵抗体１６、バリア−膜１７、導電膜１
８および発熱抵抗体保護膜１９により構成される。

【００７４】発熱抵抗体１６は、長方形状に形成された
ものが、同一基板１５上に複数本並列されて設けられる
。この発熱抵抗体１６は、上記薄膜抵抗体と同様に、例
えば、スパッタリングにより成膜される。本実施例では
、Ｃｒ，Ｓｉ，Ｏの三成分を必須成分として含むもので
ある。この発熱抵抗体１６は、例えば、成膜後に、フォ
トレジストを用いて目的の形状にパターニングされる。並列される各発熱抵抗体１６の両端には、バリア−膜１
７および導電膜１８が、それぞれこの順に形成される。バリアー膜１７は、例えば、Ｃｒから成り、導電膜１８
の構成原子が発熱抵抗体１６中に拡散することを防ぐも
のである。導電膜１８は、例えば、Ａｌから構成される
。

【００７５】このように形成される発熱抵抗体１６上に
は、さらに、発熱抵抗体保護膜１９が形成される。この
保護膜１９は、例えば、ＳｉＯ２により構成され、発熱
抵抗体１６が摩耗しないように保護するものである。

【００７６】本実施例における発熱抵抗体１６は、発熱
効率をよくするため、Ｃｒ／ＳｉＯ２の比を、上述した
実施例のターゲットより小さくしたものをターゲットと
して用いて成膜される。

【００７７】ここで、発熱抵抗体の成膜について説明す
る。成膜の条件は、次のとおりである。

【００７８】　　ターゲット：Ｃｒ／ＳｉＯ２焼結体（Ｃｒ／ＳｉＯ
２比；１／２）　　基板：２５０ｍｍ×２００ｍｍのア
ルミナ板上に形成したグレーズ・ガラス　　印加電力：
１．０ｋＷ　　基板温度：１００℃ このような条件で、真空槽３内に２枚の基板を基板電極
５ａ上に載置して、真空排気装置で、１×１０￣７Ｔｏ
ｒｒ程度に排気した後、Ａｒを導入して、真空槽３内を
３×１０Ｔ￣２ｏｒｒ程度の真空度とし、ターゲット４
に電源装置２０から電圧を印加してスパッタリングを３
０分間行って、基板上に抵抗体薄膜を有する試料を２個
得た。成膜後、得られた２個の試料のうち１個を比較用
に残して、他の１個の試料について、３５０℃で４時間
の熱処理を行った。熱処理を行った試料について、比抵
抗を測定したところ、代表的な値として、膜厚が１００
ｎｍのもので、比抵抗３０ｍΩｃｍのものが得られた。

【００７９】さらに、上記のスパッタリング装置を用い
て、ターゲットをＣｒＳｉ２の焼結体とＳｉＯ２とした
他は、上記実施例とまったく同様にして、比較試料を得
た。

【００８０】これらについて、上述した第１実施例の場
合と同様に、構造解析および温度特性測定を行ったとこ
ろ、第２実施例の場合も、抵抗値の相違による差異があ
ることを除いては、上記第１実施例における解析と同様
の結果を得た。

【００８１】以上のように構成することにより、導電膜
１８を介して発熱抵抗体１６に電力のパルスを加えて発
熱抵抗体毎の温度を制御することが可能となる。

【００８２】ここで、このようにして得られた発熱抵抗
体について、記録状態と同様に通電し、ＥＸＡＦＳによ
り、構造を解析したところ、構造は、加熱前とほとんど
変わらず、また、抵抗値も加熱前後でほとんど変化しな
かった。

【００８３】このような発熱抵抗体の幅が１００μｍ以
下の高密度発熱回路基板を用いることにより、感熱記録
ヘッドが構成できる。この感熱記録ヘッドを用いれば、
単色あるいは多色の感熱紙上に文字や図形を印字するこ
とが可能である。この場合、従来のものと異なり、熱的
安定性が優れているので、発熱の繰返しを行なっても、
その特性の変化が小さく、また、成分の偏析等による断
線等も起こしにくく、白抜けなどを起こさず、品質のよ
い記録を行なえる。

【００８４】本実施例の発熱抵抗体を有する感熱記録ヘ
ッドを記録部に用いて、ファクシミリ、印刷装置、自動
記録機能付き計測／制御装置等を構成することができる
。このような感熱記録ヘッドを用いる装置では、それら
の記録部の耐久性が向上する効果がある。

【００８５】以上に説明した実施例では、第１成分とし
てＣｒを用い、第２成分としてＳｉを用いているが、本
発明はこれに限られない。

【００８６】第１成分としては、マイクロクラスタ領域
を構成して電気伝導を示すものであればよい。例えば、
Ｃｒのほか、Ｗ，Ｍｏ，Ｔａ等を用いることができる。また、これらの２種以上を用いることができる。

【００８７】また、第２成分としては、他の原子、特に
酸素との化合物を形成し、それが、上記マイクロクラス
タを取り囲むように設けることができ、かつ、絶縁性を
示すものであればよい。例えば、Ｓｉのほか、Ｇｅ，Ｔ
ｉ，Ａｌ等を用いることができる。また、これらの２種
以上を用いることができる。

【００８８】また、上述した実施例では、スパッタリン
グにより成膜する例を示したが、本発明は、結果として
、上述したような構造の膜が得られればよく、成膜方法
や、その後の熱処理の如何等には、制限されない。例え
ば、ＣＶＤ法により形成してもよい。

【００８９】

【発明の効果】以上説明したように、本発明によれば温
度に対して電気的安定性の高い薄膜抵抗体を形成するこ
とができ、これを利用して、従来より高密度に半導体チ
ップを実装することが可能な回路基板や、従来より高密
度な発熱回路基板の設計の自由度が向上し、実現するこ
とが可能となる。

【図面の簡単な説明】

【図１】本発明の回路基板を構成する薄膜抵抗体の一実
施例の金属原子のマイクロクラスタ領域構造を模式的に
示す概念図。

【図２】本発明の薄膜抵抗体の一実施例についてのＸ線
回折パタ−ンの例を示すグラフ。

【図３】本発明の薄膜抵抗体の一実施例についてのＥＸ
ＡＦＳ測定例を示すグラフ。

【図４】本発明の薄膜抵抗体の一実施例についてのＥＸ
ＡＦＳ測定例を示すグラフ。

【図５】上記ＥＸＡＦＳ測定から解析した動径分布の一
例を示すグラフ。

【図６】上記ＥＸＡＦＳ測定から解析した動径分布の一
例を示すグラフ。

【図７】本発明の薄膜抵抗体形成するための成膜装置の
構造を示す概念図。

【図８】本発明の薄膜抵抗体を用いた多層配線基板の一
実施例の構成を示す断面図。

【図９】本発明の領域薄膜抵抗体を用いた発熱抵抗体基
板の一実施例の構造を示す斜視図。

【図１０】実施例および比較例の各々の試料についての
マイクロクラスタ領域の平均粒径の相対頻度分布を示す
グラフ。

【図１１】実施例および比較例の各試料に熱サイクルを
与えた場合の抵抗値変化を示すグラフ。

【図１２】ターゲットをＣｒＳｉ２の焼結体とＳｉＯ２
としてスパッタリングした比較例の各紙料に熱サイクル
を与えた場合の抵抗値変化を示すグラフ。

【符号の説明】

１…マイクロクラスタ領域、２…ＳｉＯ２領域、３…真
空槽、４…タ−ゲット、６…半導体チップ、７…ハンダ
、８…薄膜多層基板、９…セラミック基板、１０…絶縁
膜、１１…薄膜導体、１２…薄膜抵抗体、１３…容量薄
膜、１４…スル−ホ−ル、１６…発熱抵抗体、１８…導
電膜、１９…発熱抵抗体保護膜。

Claims

【特許請求の範囲】

【請求項１】少なくとも１の薄膜抵抗体と、これを支持
するための基板とを有する電子回路素子であって、該薄
膜抵抗体は、１種類の原子を主として含み、電気伝導性
を有する第１の領域と、２種の原子からなる化合物を主
として含み、電気絶縁性を示す第２の領域とを有し、上
記第１の領域は、第２の領域中に散在し、かつ、その平
均粒径が、２ｎｍから２０ｎｍの範囲であることを特徴
とする電子回路素子。
【請求項２】請求項１において、第１の領域を構成する
原子が、Ｃｒである電子回路素子。
【請求項３】請求項１または２において、第２の領域を
構成する２種の原子からなる化合物が、ＳｉとＯの化合
物である電子回路素子。
【請求項４】請求項２または２において、第２の領域を
構成する２種の原子からなる化合物が、ＳｉＯ２である
電子回路素子。
【請求項５】請求項１、２、３または４において、絶縁
膜をさらに有し、この絶縁膜は、それが設けられる面を
ほぼ被覆して配置される、電子回路素子。
【請求項６】請求項５において、上記絶縁膜上に薄膜抵
抗体が設けられる、電子回路素子。
【請求項７】請求項６において、導体膜をさらに有し、
この導体膜は、上記絶縁膜上に設けられる、電子回路素
子。
【請求項８】請求項５において、上記絶縁膜上に、上記
薄膜抵抗体および／または導体膜を設けたものを複数層
積層した、電子回路素子。
【請求項９】請求項８において、上記各絶縁膜にスルー
ホールを有する、電子回路。
【請求項１０】請求項１において、薄膜抵抗体は、同一
基板上に複数個並列して設けられる電子回路素子。
【請求項１１】請求項１０において、各薄膜抵抗体は、
その両端に電極が設けられて、発熱素子を構成するもの
である、電子回路素子。
【請求項１２】請求項１１において、各薄膜抵抗体は、
第１の領域を構成する原子がＣｒであり、第２の領域を
構成する２種の原子からなる化合物がＳｉＯ２である電
子回路素子。
【請求項１３】請求項１１または１２において、各薄膜
抵抗体の両端と、電極との間に、電極を構成する導体が
薄膜抵抗体中に拡散することを防ぐためのバリアー膜を
有する、電子回路素子。
【請求項１４】基板上に、スパッタリングで成膜し、こ
れをパターニングして、抵抗膜とする電子回路素子の製
造方法であって、ＣｒとＳｉＯ２とを含むターゲットを
スパッタリングして成膜し、成膜後、３５０℃以上の温
度で熱処理することを特徴とする電子回路素子の製造方
法。
【請求項１５】請求項１４において、ターゲットは、Ｃ
ｒとＳｉＯ２の混合したものの焼結体である、電子回路
素子の製造方法。
【請求項１６】請求項１４において、ターゲットは、Ｃ
ｒ板上に、ＳｉＯ２板を部分的に配置したものである、
電子回路素子の製造方法。
【請求項１７】請求項１４、１５または１６において、
ターゲットの表面におけるＣｒとＳｉＯ２の存在比を変
えて、薄膜抵抗体の比抵抗を変化させる、電子回路素子
の製造方法。
【請求項１８】請求項１３において、薄膜抵抗体が、感
熱記録ヘッドの発熱素子として用いられる、電子回路素
子。
【請求項１９】少なくとも１の薄膜抵抗体と、これを支
持するための基板とを有する電子回路素子であって、該
薄膜抵抗体は、Ｃｒを有する第１の領域と、ＳｉＯ２を
有する第２の領域とを有し、上記第１の領域は、第２の
領域中に散在し、かつ、その平均粒径が、２ｎｍを超え
るものであることを特徴とする電子回路素子。
【請求項２０】請求項１９において、Ｃｒ原子が非晶質
のマイクロクラスタ領域を形成し、ＳｉＯ２が非晶質構
造領域を形成していることを特徴とする電子回路素子。