JPH04218920A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04218920A JPH04218920A JP3072810A JP7281091A JPH04218920A JP H04218920 A JPH04218920 A JP H04218920A JP 3072810 A JP3072810 A JP 3072810A JP 7281091 A JP7281091 A JP 7281091A JP H04218920 A JPH04218920 A JP H04218920A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring layer
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/435—Cross-sectional shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は多層配線構造を備えた半
導体装置及びその製造方法に関し、特に配線層間の接続
技術に関する。
導体装置及びその製造方法に関し、特に配線層間の接続
技術に関する。
【0002】
【従来の技術】一般に、半導体装置の配線技術において
は、配線層の間に層間絶縁膜を介在させて配線層を幾層
にも積層し、それらの配線層を、層間絶縁膜に形成され
た接続孔を介して下層の配線層に電気的接続した構造が
採用されおり、その配線構造は半導体装置の特性や信頼
性を決める重要な要素である。
は、配線層の間に層間絶縁膜を介在させて配線層を幾層
にも積層し、それらの配線層を、層間絶縁膜に形成され
た接続孔を介して下層の配線層に電気的接続した構造が
採用されおり、その配線構造は半導体装置の特性や信頼
性を決める重要な要素である。
【0003】このような多層配線構造を、従来の半導体
装置の工程切断図である図9を参照して説明する。
装置の工程切断図である図9を参照して説明する。
【0004】図9(a)において、半導体基板71の表
面側には、半導体領域71aと絶縁層71bが形成され
ており、半導体領域71aの表面には、スパッタ法によ
り堆積された後、パターンニングされた第1の配線層7
2が形成されている。この構造の半導体基板71に多層
配線を形成するために、まず、図9(b)に示す如く、
第1の配線層72の上方に層間絶縁膜73が堆積され、
次に、図9(c)に示す如く、第1の配線層72と層間
絶縁膜73の表面側に形成されるべき配線層とを接続す
るための接続孔74が開口される。この状態の半導体基
板71の表面側に、スパッタ法により金属材料が堆積さ
れて、層間絶縁膜73の表面上に金属層が形成されると
共に、接続孔74が埋め込みされる。しかる後に、図9
(d)に示す如く、金属層は、パターンニングされて、
第2の配線層75が形成される。
面側には、半導体領域71aと絶縁層71bが形成され
ており、半導体領域71aの表面には、スパッタ法によ
り堆積された後、パターンニングされた第1の配線層7
2が形成されている。この構造の半導体基板71に多層
配線を形成するために、まず、図9(b)に示す如く、
第1の配線層72の上方に層間絶縁膜73が堆積され、
次に、図9(c)に示す如く、第1の配線層72と層間
絶縁膜73の表面側に形成されるべき配線層とを接続す
るための接続孔74が開口される。この状態の半導体基
板71の表面側に、スパッタ法により金属材料が堆積さ
れて、層間絶縁膜73の表面上に金属層が形成されると
共に、接続孔74が埋め込みされる。しかる後に、図9
(d)に示す如く、金属層は、パターンニングされて、
第2の配線層75が形成される。
【0005】これにより、第1の配線層72と第2の配
線層75とは、層間絶縁膜73の接続孔74を介して電
気的接続される。
線層75とは、層間絶縁膜73の接続孔74を介して電
気的接続される。
【0006】
【発明が解決しようとする課題】このように、従来の半
導体装置の製造方法においては、スパッタ法により、半
導体基板71の上方から層間絶縁膜73の接続孔74を
埋め込みするため、第2の配線層75と第1の配線層7
2とのカバレージは下層側の形状の影響を大きく受ける
。例えば、接続孔74の開口部周囲に付着した金属材料
によって、その下方側への堆積が妨げられ、接続孔74
の底面の隅部74aにボイドが発生する場合、あるいは
、接続孔74の内周側には金属材料は堆積しにくいため
、接続孔74の内部の第2の配線層75に薄い部分が発
生する場合がある。このようなカバレージ不良は、初期
的な断線やエレクトロマイグレーション等による経時的
な断線事故の原因となるため好ましくない。
導体装置の製造方法においては、スパッタ法により、半
導体基板71の上方から層間絶縁膜73の接続孔74を
埋め込みするため、第2の配線層75と第1の配線層7
2とのカバレージは下層側の形状の影響を大きく受ける
。例えば、接続孔74の開口部周囲に付着した金属材料
によって、その下方側への堆積が妨げられ、接続孔74
の底面の隅部74aにボイドが発生する場合、あるいは
、接続孔74の内周側には金属材料は堆積しにくいため
、接続孔74の内部の第2の配線層75に薄い部分が発
生する場合がある。このようなカバレージ不良は、初期
的な断線やエレクトロマイグレーション等による経時的
な断線事故の原因となるため好ましくない。
【0007】このような問題点を解消する方法として、
図10に示すめっき配線層を利用する方法が案出される
。図10において、半導体基板81の表面側で、層間絶
縁膜82の表面及びその接続孔82aの内面には、導電
性下地層83が堆積されている。ここで、導電性下地層
83をめっき電極としてめっき処理を行なって、第2の
配線層84を被着し、接続孔82aの内部を埋め込むも
のである。このため、導電性下地層83の表面から、確
実に金属層を成長させることができるので、前述のカバ
レージが改善される。しかし、この方法においては、接
続孔82aの側面にも導電性下地層83が存在するため
、接続孔82aのアスペクト比が高い場合には、接続孔
82aの開口部82bの付近で成長した第2の配線層8
4が、開口部が塞ぎ、内部にボイド84bを残留させて
しまう。このため、接続孔82aの内部における配線抵
抗の増大及びエレクトロマイグレーションによる断線等
の問題が発生するので、めっきを利用した配線構造を適
用できる範囲には限界がある。 特に、素子が微細化
され、半導体装置の横方向のサイズがさらに縮小されて
いくと、接続孔のアスペクト比はさらに高くなるため、
上記の問題点はより顕著なものとなる。
図10に示すめっき配線層を利用する方法が案出される
。図10において、半導体基板81の表面側で、層間絶
縁膜82の表面及びその接続孔82aの内面には、導電
性下地層83が堆積されている。ここで、導電性下地層
83をめっき電極としてめっき処理を行なって、第2の
配線層84を被着し、接続孔82aの内部を埋め込むも
のである。このため、導電性下地層83の表面から、確
実に金属層を成長させることができるので、前述のカバ
レージが改善される。しかし、この方法においては、接
続孔82aの側面にも導電性下地層83が存在するため
、接続孔82aのアスペクト比が高い場合には、接続孔
82aの開口部82bの付近で成長した第2の配線層8
4が、開口部が塞ぎ、内部にボイド84bを残留させて
しまう。このため、接続孔82aの内部における配線抵
抗の増大及びエレクトロマイグレーションによる断線等
の問題が発生するので、めっきを利用した配線構造を適
用できる範囲には限界がある。 特に、素子が微細化
され、半導体装置の横方向のサイズがさらに縮小されて
いくと、接続孔のアスペクト比はさらに高くなるため、
上記の問題点はより顕著なものとなる。
【0008】以上の問題点に鑑み、本発明の課題は、配
線層間を電気的接続する接続部を、下層の配線層表面か
らのみめっき形成することによって、初期的な特性及び
信頼性を向上した多層配線層を備える半導体装置を提供
することにある。
線層間を電気的接続する接続部を、下層の配線層表面か
らのみめっき形成することによって、初期的な特性及び
信頼性を向上した多層配線層を備える半導体装置を提供
することにある。
【0009】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明に係る多層配線構造を備えた半導体装置に
おいて講じた手段は、半導体基板表面側の配線パターン
領域に堆積された導電性下地層と、その表面上に被着さ
れ、この導電性下地層を介して下層と電気的接続する第
1の配線層と、第1の配線層表面に積み上げ形成された
接続金属層と、第1の配線層表面側に堆積され、接続金
属層をその上面を露出させた状態で埋める層間絶縁膜と
、層間絶縁膜の上方に被着され、接続金属層を介して第
1の配線層と電気的接続する第2の配線層とを少なくと
も有することを特徴とする。
めに、本発明に係る多層配線構造を備えた半導体装置に
おいて講じた手段は、半導体基板表面側の配線パターン
領域に堆積された導電性下地層と、その表面上に被着さ
れ、この導電性下地層を介して下層と電気的接続する第
1の配線層と、第1の配線層表面に積み上げ形成された
接続金属層と、第1の配線層表面側に堆積され、接続金
属層をその上面を露出させた状態で埋める層間絶縁膜と
、層間絶縁膜の上方に被着され、接続金属層を介して第
1の配線層と電気的接続する第2の配線層とを少なくと
も有することを特徴とする。
【0010】この構成の半導体装置の製造方法は、半導
体基板の表面側に導電性下地層を被着する下地層形成工
程と、導電性下地層の表面上の配線パターン領域に第1
の配線層を被着する第1の配線層形成工程と、形成すべ
き接続金属層の形成予定領域を窓開けしたマスクを第1
の配線層の表面側に覆うマスク形成工程と、このマスク
の窓開け部の第1の配線層表面上に接続金属層をめっき
形成する接続金属層形成工程と、このマスクを除去する
マスク除去工程と、第1の配線層の配線パターンの反転
領域にある導電性下地層を除去する下地層除去工程と、
第1の配線層表面側で、接続金属層をその上面が少なく
とも露出する状態に埋める層間絶縁膜を堆積する絶縁膜
形成工程と、しかる後に、それらの上方に第2の配線層
を形成する第2の配線層形成工程とを有することを特徴
とする。
体基板の表面側に導電性下地層を被着する下地層形成工
程と、導電性下地層の表面上の配線パターン領域に第1
の配線層を被着する第1の配線層形成工程と、形成すべ
き接続金属層の形成予定領域を窓開けしたマスクを第1
の配線層の表面側に覆うマスク形成工程と、このマスク
の窓開け部の第1の配線層表面上に接続金属層をめっき
形成する接続金属層形成工程と、このマスクを除去する
マスク除去工程と、第1の配線層の配線パターンの反転
領域にある導電性下地層を除去する下地層除去工程と、
第1の配線層表面側で、接続金属層をその上面が少なく
とも露出する状態に埋める層間絶縁膜を堆積する絶縁膜
形成工程と、しかる後に、それらの上方に第2の配線層
を形成する第2の配線層形成工程とを有することを特徴
とする。
【0011】本発明において、第1の配線層として導電
性下地層の表面にめっき形成されたものを使用する場合
には、前述の第1の配線層形成工程において、形成すべ
き第1の配線層の配線パターン領域を窓開けしたマスク
を導電性下地層表面上に覆う工程と、その窓開け部の導
電性下地層表面上に第1の配線層をめっき形成するめっ
き工程とを行い、マスク除去工程において、このマスク
も除去する。この場合には、第1の配線層が、その底面
が上面に比して広い面積となるようにその側面にテーパ
ーを有するように形成して、側面に密着して層間絶縁膜
を堆積させることが好ましく、そのために、第1の配線
層を形成するためのマスクに、ネガ形のフォトレジスト
を使用することが好ましい。
性下地層の表面にめっき形成されたものを使用する場合
には、前述の第1の配線層形成工程において、形成すべ
き第1の配線層の配線パターン領域を窓開けしたマスク
を導電性下地層表面上に覆う工程と、その窓開け部の導
電性下地層表面上に第1の配線層をめっき形成するめっ
き工程とを行い、マスク除去工程において、このマスク
も除去する。この場合には、第1の配線層が、その底面
が上面に比して広い面積となるようにその側面にテーパ
ーを有するように形成して、側面に密着して層間絶縁膜
を堆積させることが好ましく、そのために、第1の配線
層を形成するためのマスクに、ネガ形のフォトレジスト
を使用することが好ましい。
【0012】また、絶縁膜形成工程としては、例えば、
第1の配線層の上方に接続金属層の上面を覆う状態に絶
縁膜を堆積させた後に、少なくとも接続金属層の表面が
露出するまでエッチバック処理を行なうものであり、こ
の場合には、接続金属層と第2の配線層との接触面積を
広く確保するために、エッチバック処理を、接続金属層
の上部が層間絶縁膜の表面から突出する状態にまで行な
うことが好ましい。
第1の配線層の上方に接続金属層の上面を覆う状態に絶
縁膜を堆積させた後に、少なくとも接続金属層の表面が
露出するまでエッチバック処理を行なうものであり、こ
の場合には、接続金属層と第2の配線層との接触面積を
広く確保するために、エッチバック処理を、接続金属層
の上部が層間絶縁膜の表面から突出する状態にまで行な
うことが好ましい。
【0013】さらに、下地層除去工程としては、例えば
、マスクを新たに形成することなく、第1の配線層をマ
スクとしてドライエッチングを行うものである。ここで
、第1の配線層に層間絶縁膜を密着して堆積させるため
に、接続金属層の上面外周側及び第1の配線層の上面外
周側を曲面とすることが望ましく、このため、ドライエ
ッチングは、接続金属層の上面及び第1の配線層の上面
も浅くエッチングすることが好ましい。
、マスクを新たに形成することなく、第1の配線層をマ
スクとしてドライエッチングを行うものである。ここで
、第1の配線層に層間絶縁膜を密着して堆積させるため
に、接続金属層の上面外周側及び第1の配線層の上面外
周側を曲面とすることが望ましく、このため、ドライエ
ッチングは、接続金属層の上面及び第1の配線層の上面
も浅くエッチングすることが好ましい。
【0014】本発明において、第1の配線層、前記接続
金属層及び第2の配線層として、例えば、Au,Agま
たはCuを使用することができる。
金属層及び第2の配線層として、例えば、Au,Agま
たはCuを使用することができる。
【0015】そして、導電性下地層が下層側及び上層側
のいずれとも密着するように、TiまたはMoを最下層
として堆積させ、第1の配線層と同種の金属またはPt
を最上層として堆積させることが好ましい。
のいずれとも密着するように、TiまたはMoを最下層
として堆積させ、第1の配線層と同種の金属またはPt
を最上層として堆積させることが好ましい。
【0016】
【作用】以上の構成の本発明においては、予め、下地層
形成工程で半導体基板の表面側に導電性下地層を被着し
ておき、この導電性下地層の表面上に、めっき等により
第1の配線層を形成する。ここで、導電性下地層は残し
ておき、接続金属層の形成予定領域を窓開けしたマスク
を第1の配線層の表面に覆った後に、導電性下地層を利
用して、半導体基板をめっきして、その窓開け部に接続
金属層を形成する。そして、接続金属層を形成した後に
、第1の配線層の配線パターンの反転領域の導電性下地
層を除去する。この状態で、接続金属層がその上面を露
出した状態で、接続金属層を層間絶縁膜で埋める。しか
る後に、上記の工程を繰り返して、またはスパッタ法を
利用して、第2の配線層を形成すると、第2の配線層は
、層間絶縁膜から露出した接続金属層と接続し、この接
続金属層を介して、第1の配線層と電気的接続する。 このように、層間絶縁膜を形成する前に、接続金属層を
第1の配線層の表面からめっき形成しておくため、従来
のような層間絶縁膜の接続孔を埋めていく必要がない。 従って、接続金属層と第1の配線層との密着性が高く、
接続金属層を厚く被着する場合であっても、内部にボイ
ドを残留することがない。よって、配線抵抗が低く、ま
たエレクトロマイグレーションの発生も防止できる配線
構造を実現でき、半導体装置の初期特性及び信頼性を向
上することができる。
形成工程で半導体基板の表面側に導電性下地層を被着し
ておき、この導電性下地層の表面上に、めっき等により
第1の配線層を形成する。ここで、導電性下地層は残し
ておき、接続金属層の形成予定領域を窓開けしたマスク
を第1の配線層の表面に覆った後に、導電性下地層を利
用して、半導体基板をめっきして、その窓開け部に接続
金属層を形成する。そして、接続金属層を形成した後に
、第1の配線層の配線パターンの反転領域の導電性下地
層を除去する。この状態で、接続金属層がその上面を露
出した状態で、接続金属層を層間絶縁膜で埋める。しか
る後に、上記の工程を繰り返して、またはスパッタ法を
利用して、第2の配線層を形成すると、第2の配線層は
、層間絶縁膜から露出した接続金属層と接続し、この接
続金属層を介して、第1の配線層と電気的接続する。 このように、層間絶縁膜を形成する前に、接続金属層を
第1の配線層の表面からめっき形成しておくため、従来
のような層間絶縁膜の接続孔を埋めていく必要がない。 従って、接続金属層と第1の配線層との密着性が高く、
接続金属層を厚く被着する場合であっても、内部にボイ
ドを残留することがない。よって、配線抵抗が低く、ま
たエレクトロマイグレーションの発生も防止できる配線
構造を実現でき、半導体装置の初期特性及び信頼性を向
上することができる。
【0017】
【実施例】次に、本発明の実施例に係る半導体装置の配
線構造を、図1を参照して説明する。
線構造を、図1を参照して説明する。
【0018】図1は本例に係る半導体装置の切断図であ
り、半導体装置11において、シリコン基板11aの表
面側には半導体領域11bが形成され、半導体領域11
bが形成されていない領域には、シリコン酸化膜11c
が被着されている。この構成のシリコン基板11aの表
面側には、厚さが約10nmの下層たるTi層12aと
、厚さが約100nmの上層たるAu層12bからなる
導電性下地層12が堆積され、その導電性下地層12の
表面に、厚さが約700nmの第1のAu配線層13が
めっき形成されており、第1のAu配線層13は、導電
性下地層12を介して半導体領域11bに電気的接続し
ている。その上方には、層間絶縁膜14が堆積されてお
り、その接続孔14aの内部には、第1のAu配線層1
3の表面からめっき形成された接続用Au層15(接続
金属層)を有している。ここで、接続孔14aは、層間
絶縁膜14に開口されたものでなく、第1のAu配線層
13に積み上げ形成された接続用Au層15を埋めるよ
うに層間絶縁膜14が堆積されて形成されたものである
。そして、接続用Au層15は、層間絶縁膜14の表面
から突出した状態にある。この上方には、第1の配線層
と同様に、厚さが約10nmの下層たるTi層16aと
厚さが約100nmの上層たるAu層16bからなる導
電性下地層16を介して、接続用Au層15に電気的接
続する第2のAu配線層17を有している。これにより
、第2のAu配線層17と、第1のAu配線層13とは
、層間絶縁膜14を介して電気的接続する多層配線構造
を形成している。さらに、第2のAu配線層17の上方
には、表面絶縁膜18が堆積されている。
り、半導体装置11において、シリコン基板11aの表
面側には半導体領域11bが形成され、半導体領域11
bが形成されていない領域には、シリコン酸化膜11c
が被着されている。この構成のシリコン基板11aの表
面側には、厚さが約10nmの下層たるTi層12aと
、厚さが約100nmの上層たるAu層12bからなる
導電性下地層12が堆積され、その導電性下地層12の
表面に、厚さが約700nmの第1のAu配線層13が
めっき形成されており、第1のAu配線層13は、導電
性下地層12を介して半導体領域11bに電気的接続し
ている。その上方には、層間絶縁膜14が堆積されてお
り、その接続孔14aの内部には、第1のAu配線層1
3の表面からめっき形成された接続用Au層15(接続
金属層)を有している。ここで、接続孔14aは、層間
絶縁膜14に開口されたものでなく、第1のAu配線層
13に積み上げ形成された接続用Au層15を埋めるよ
うに層間絶縁膜14が堆積されて形成されたものである
。そして、接続用Au層15は、層間絶縁膜14の表面
から突出した状態にある。この上方には、第1の配線層
と同様に、厚さが約10nmの下層たるTi層16aと
厚さが約100nmの上層たるAu層16bからなる導
電性下地層16を介して、接続用Au層15に電気的接
続する第2のAu配線層17を有している。これにより
、第2のAu配線層17と、第1のAu配線層13とは
、層間絶縁膜14を介して電気的接続する多層配線構造
を形成している。さらに、第2のAu配線層17の上方
には、表面絶縁膜18が堆積されている。
【0019】次に、この構成の半導体装置11の製造方
法について、図1〜図5を参照して、説明する。
法について、図1〜図5を参照して、説明する。
【0020】図2〜図5は本例の半導体装置の工程切断
図であり、図2(a)において、シリコン基板11aは
配線層の形成前の状態のものであり、その表面側には半
導体領域11bとシリコン酸化膜11cとが形成されて
いる。
図であり、図2(a)において、シリコン基板11aは
配線層の形成前の状態のものであり、その表面側には半
導体領域11bとシリコン酸化膜11cとが形成されて
いる。
【0021】まず、図2(b)に示す如く、この状態の
シリコン基板11の表面全体に、厚さが約10nmのT
i層12aをスパッタ法により堆積し、さらにTi層1
2aの表面上に、厚さが約100nmのAu層12bを
被着して、導電性下地層12を形成する(下地層形成工
程)。
シリコン基板11の表面全体に、厚さが約10nmのT
i層12aをスパッタ法により堆積し、さらにTi層1
2aの表面上に、厚さが約100nmのAu層12bを
被着して、導電性下地層12を形成する(下地層形成工
程)。
【0022】次に、配線層用のマスクを形成する工程と
して、図3(a)に示す如く、導電性下地層12の表面
上を、厚さ約1μmのポジ形のフォトレジスト層19で
覆ったあと、第1の配線層の配線パターン領域に対応す
る窓開け部19aを形成する。その後に、配線層を形成
するための工程として、シリコン基板11をAuめっき
浴中に浸漬し、導電性下地層12を給電用電極としてめ
っきを行い、図3(b)に示す如く、窓開け部19aの
導電性下地層12の表面からAu膜を成長させていき、
窓開け部19aの内部に、厚さが約700nmの第1の
Au配線層13を形成する(第1の配線層形成工程)。
して、図3(a)に示す如く、導電性下地層12の表面
上を、厚さ約1μmのポジ形のフォトレジスト層19で
覆ったあと、第1の配線層の配線パターン領域に対応す
る窓開け部19aを形成する。その後に、配線層を形成
するための工程として、シリコン基板11をAuめっき
浴中に浸漬し、導電性下地層12を給電用電極としてめ
っきを行い、図3(b)に示す如く、窓開け部19aの
導電性下地層12の表面からAu膜を成長させていき、
窓開け部19aの内部に、厚さが約700nmの第1の
Au配線層13を形成する(第1の配線層形成工程)。
【0023】さらに、図3(c)に示す如く、シリコン
基板11aの上方を、厚さが約1μmのポジ形のフォト
レジスト層20で覆った後に、この上方に形成する第2
の配線層と、第1のAu配線層13とを接続するための
接続金属層の形成予定領域に窓開け部20aを形成する
。ここで、窓開け部20aの内部に、フォトレジスト材
料が残らないように十分に除去する(マスク形成工程)
。
基板11aの上方を、厚さが約1μmのポジ形のフォト
レジスト層20で覆った後に、この上方に形成する第2
の配線層と、第1のAu配線層13とを接続するための
接続金属層の形成予定領域に窓開け部20aを形成する
。ここで、窓開け部20aの内部に、フォトレジスト材
料が残らないように十分に除去する(マスク形成工程)
。
【0024】次に、再度、シリコン基板11aをAuめ
っき浴中に浸漬し、導電性下地層12を給電用電極とし
てめっきを行い、図4(a)に示す如く、窓開け部20
aの第1のAu配線層13の表面上に、厚さが約1μm
の接続用Au層15を形成する(接続金属層形成工程)
。
っき浴中に浸漬し、導電性下地層12を給電用電極とし
てめっきを行い、図4(a)に示す如く、窓開け部20
aの第1のAu配線層13の表面上に、厚さが約1μm
の接続用Au層15を形成する(接続金属層形成工程)
。
【0025】次に、図4(b)に示す如く、シリコン基
板11aに形成したフォトレジスト層19,20を除去
する。これにより、第1のAu配線層13の上に、接続
用Au層15が積み上げた状態になる(マスク除去工程
)。
板11aに形成したフォトレジスト層19,20を除去
する。これにより、第1のAu配線層13の上に、接続
用Au層15が積み上げた状態になる(マスク除去工程
)。
【0026】次に、図4(c)に示す如く、シリコン基
板11aをCF4 とO2 の混合ガス中でドライエッ
チングを行なう。ここで、第1のAu配線層13をドラ
イエッチングに対するマスクとして利用し、第1のAu
配線層13が被着されていない領域の導電性下地層12
及びシリコン酸化膜11cの表面層を除去する。(下地
層除去工程)その後に、図5(a)に示す如く、シリコ
ン基板11の上方に、厚さが約1.5μmのシリコン酸
化膜14bをプラズマCVD法により堆積させ、さらに
その表面にレジスト層21を塗布して、表面を平坦化す
る。 この状態で、プラズマエッチング法により、シリコン酸
化膜14b及びレジスト層21を表面からエッチングす
る。ここで、プラズマエッチングの条件を、シリコン酸
化膜14b及びレジスト層21に対するエッチング速度
が同じになるように設定することにより(エッチバック
法)、図5(b)に示す如く、シリコン酸化膜14bは
、平坦な層間絶縁膜14として残される。ここで、プラ
ズマエッチングは、接続用Au層15の上部15aが、
層間絶縁膜14の表面から突出する状態になるまで行な
う(絶縁膜形成工程)。
板11aをCF4 とO2 の混合ガス中でドライエッ
チングを行なう。ここで、第1のAu配線層13をドラ
イエッチングに対するマスクとして利用し、第1のAu
配線層13が被着されていない領域の導電性下地層12
及びシリコン酸化膜11cの表面層を除去する。(下地
層除去工程)その後に、図5(a)に示す如く、シリコ
ン基板11の上方に、厚さが約1.5μmのシリコン酸
化膜14bをプラズマCVD法により堆積させ、さらに
その表面にレジスト層21を塗布して、表面を平坦化す
る。 この状態で、プラズマエッチング法により、シリコン酸
化膜14b及びレジスト層21を表面からエッチングす
る。ここで、プラズマエッチングの条件を、シリコン酸
化膜14b及びレジスト層21に対するエッチング速度
が同じになるように設定することにより(エッチバック
法)、図5(b)に示す如く、シリコン酸化膜14bは
、平坦な層間絶縁膜14として残される。ここで、プラ
ズマエッチングは、接続用Au層15の上部15aが、
層間絶縁膜14の表面から突出する状態になるまで行な
う(絶縁膜形成工程)。
【0027】しかる後に、第2の配線層形成工程として
、上記の下地層形成工程から第1のAu配線層形成工程
までと同様な工程を繰り返し、第2の配線層を形成する
。
、上記の下地層形成工程から第1のAu配線層形成工程
までと同様な工程を繰り返し、第2の配線層を形成する
。
【0028】まず、層間絶縁膜14の表面側に、厚さが
約10nmのTi層16aをスパッタ法により堆積し、
さらにTi層16aの表面上に、厚さが約100nmの
Au層16bを堆積し、導電性下地層16を形成する。 さらに、この表面上を、厚さ約1μmのポジ形のフォト
レジスト層22で覆った後に、図5(c)に示す如く、
第2の配線層の配線パターン領域に対応して窓開け部2
2aを形成する。次に、シリコン基板11aをAuめっ
き浴中に浸漬し、第2の導電性下地層16を給電用電極
としてめっきを行い、窓開け部22aの第2の導電性下
地層16の表面からAu膜を成長させていき、窓開け部
22aの内部に、厚さが700nmの第2のAu配線層
17を形成する。次に、フォトレジスト層22を除去し
、シリコン基板11をCF4 とO2 の混合ガス中で
ドライエッチングを行なう。ここで、第2のAu配線層
17がドライエッチングに対するマスクとなって、第2
のAu配線層17が被着されていない領域の第2の導電
性下地層16及び層間絶縁膜14の表面が除去される。
約10nmのTi層16aをスパッタ法により堆積し、
さらにTi層16aの表面上に、厚さが約100nmの
Au層16bを堆積し、導電性下地層16を形成する。 さらに、この表面上を、厚さ約1μmのポジ形のフォト
レジスト層22で覆った後に、図5(c)に示す如く、
第2の配線層の配線パターン領域に対応して窓開け部2
2aを形成する。次に、シリコン基板11aをAuめっ
き浴中に浸漬し、第2の導電性下地層16を給電用電極
としてめっきを行い、窓開け部22aの第2の導電性下
地層16の表面からAu膜を成長させていき、窓開け部
22aの内部に、厚さが700nmの第2のAu配線層
17を形成する。次に、フォトレジスト層22を除去し
、シリコン基板11をCF4 とO2 の混合ガス中で
ドライエッチングを行なう。ここで、第2のAu配線層
17がドライエッチングに対するマスクとなって、第2
のAu配線層17が被着されていない領域の第2の導電
性下地層16及び層間絶縁膜14の表面が除去される。
【0029】その後に、表面絶縁膜18を堆積して、図
1に示す半導体装置11の多層配線を形成する(第2の
配線層形成工程)。
1に示す半導体装置11の多層配線を形成する(第2の
配線層形成工程)。
【0030】以上のとおり、本例においては、予め形成
した導電性下地層12を、第1のAu配線層13を形成
した後も残しておき、これをめっきの給電用電極として
利用することにより、接続用Au層15を第1のAu配
線層13の表面からのみに成長させ、その後、層間絶縁
膜14で接続用Au層15を埋める。従って、接続用A
u層15が厚い場合であっても、接続用Au層15は、
第1のAu配線層14との密着性が高いと共に、その内
部にボイド等を有しない。しかも、接続用Au層16は
、層間絶縁膜17aの表面から第2のAu配線層18に
向けて突出してため、第2のAu配線層17との接触面
積が広く、密着して接続している。よって、本例の配線
構造は、初期的には配線抵抗が低く、経時的にはエレク
トロマイグレーション等が発生しないものである。この
ため、初期特性及び信頼性が良好であり、半導体装置の
設計、製造において、層間絶縁膜の厚さに対する制約を
緩和することができる。
した導電性下地層12を、第1のAu配線層13を形成
した後も残しておき、これをめっきの給電用電極として
利用することにより、接続用Au層15を第1のAu配
線層13の表面からのみに成長させ、その後、層間絶縁
膜14で接続用Au層15を埋める。従って、接続用A
u層15が厚い場合であっても、接続用Au層15は、
第1のAu配線層14との密着性が高いと共に、その内
部にボイド等を有しない。しかも、接続用Au層16は
、層間絶縁膜17aの表面から第2のAu配線層18に
向けて突出してため、第2のAu配線層17との接触面
積が広く、密着して接続している。よって、本例の配線
構造は、初期的には配線抵抗が低く、経時的にはエレク
トロマイグレーション等が発生しないものである。この
ため、初期特性及び信頼性が良好であり、半導体装置の
設計、製造において、層間絶縁膜の厚さに対する制約を
緩和することができる。
【0031】また、第1のAu配線層13,第2のAu
配線層17は、下層のシリコン酸化膜11b,表面絶縁
膜18との間に、酸化膜との密着性が高いTi層12a
と、配線層と同じAuからなる上層とからなる導電性下
地層12を有しているので、それらの密着性も高い。さ
らに、第1のAu配線層13,接続用Au層15,第2
のAu配線層17は、いずれもAuからなっているので
、配線抵抗が低く、不純物による腐食断線等の発生しに
くくなっている。
配線層17は、下層のシリコン酸化膜11b,表面絶縁
膜18との間に、酸化膜との密着性が高いTi層12a
と、配線層と同じAuからなる上層とからなる導電性下
地層12を有しているので、それらの密着性も高い。さ
らに、第1のAu配線層13,接続用Au層15,第2
のAu配線層17は、いずれもAuからなっているので
、配線抵抗が低く、不純物による腐食断線等の発生しに
くくなっている。
【0032】なお、第2の配線層形成工程の前に、下地
層形成工程から絶縁膜形成工程を繰り返すことにより、
初期特性及び信頼性が良好な3層以上の配線構造を形成
することも可能である。
層形成工程から絶縁膜形成工程を繰り返すことにより、
初期特性及び信頼性が良好な3層以上の配線構造を形成
することも可能である。
【0033】本例においては、めっき配線層を使用して
多層配線構造を形成したが、第2のAu配線層17に代
えて、スパッタ法により被着したAu層によって、第2
の配線層を形成してもよい。この方法によって製造した
半導体装置の切断図を図6に示す。同図において、半導
体装置31の第2のAu配線層32は、接続用Au層3
3の上部33aと直接に接続しており、接続用Au層3
3を介して第1のAu配線層34に電気的接続されてい
る。
多層配線構造を形成したが、第2のAu配線層17に代
えて、スパッタ法により被着したAu層によって、第2
の配線層を形成してもよい。この方法によって製造した
半導体装置の切断図を図6に示す。同図において、半導
体装置31の第2のAu配線層32は、接続用Au層3
3の上部33aと直接に接続しており、接続用Au層3
3を介して第1のAu配線層34に電気的接続されてい
る。
【0034】この構造の半導体装置31においても、接
続用Au層33の上部33aが突出する状態に層間絶縁
膜35が形成され、この状態で、第2のAu配線層32
をスパッタ法により堆積させる。従って、従来の製造方
法のように、接続孔35aの内部を埋めていく必要がな
いため、層間絶縁膜35が厚い場合に、スパッタ法によ
って第2の配線層を堆積させても、配線構造の初期特性
及び信頼性が良好である。
続用Au層33の上部33aが突出する状態に層間絶縁
膜35が形成され、この状態で、第2のAu配線層32
をスパッタ法により堆積させる。従って、従来の製造方
法のように、接続孔35aの内部を埋めていく必要がな
いため、層間絶縁膜35が厚い場合に、スパッタ法によ
って第2の配線層を堆積させても、配線構造の初期特性
及び信頼性が良好である。
【0035】本例においては、導電性下地層の除去に、
CF4 とO2 ガスの混合ガス中でのドライエッチン
グを利用したが、たとえばCF4 単独ガス中で行なっ
てもよく、Arガス等の不活性ガス中でのイオンミリン
グ法を利用してもよい。ここで、導電性下地層と共に、
Au配線層の上面及び接続用Au層の上面に対しても、
浅くエッチング可能な条件に設定してもよい。この場合
には、図7に示す如く、第1のAu配線層41及び接続
用Au層42の上面外周側の角部分41a,42aがエ
ッチングされ、曲面を呈する。従って、シリコン基板1
1aの上方からシリコン酸化膜43を堆積させても、第
1のAu配線層41及び接続用Au層42の角部分41
a,42aに確実に堆積することができると共に、側面
41b,42bに隙間なく堆積させることができる。
CF4 とO2 ガスの混合ガス中でのドライエッチン
グを利用したが、たとえばCF4 単独ガス中で行なっ
てもよく、Arガス等の不活性ガス中でのイオンミリン
グ法を利用してもよい。ここで、導電性下地層と共に、
Au配線層の上面及び接続用Au層の上面に対しても、
浅くエッチング可能な条件に設定してもよい。この場合
には、図7に示す如く、第1のAu配線層41及び接続
用Au層42の上面外周側の角部分41a,42aがエ
ッチングされ、曲面を呈する。従って、シリコン基板1
1aの上方からシリコン酸化膜43を堆積させても、第
1のAu配線層41及び接続用Au層42の角部分41
a,42aに確実に堆積することができると共に、側面
41b,42bに隙間なく堆積させることができる。
【0036】また、めっき配線層を形成するためのフォ
トレジスト層に、ポジ形のフォトレジストに代えてネガ
形のフォトレジストを使用してもよい。窓開けした後の
ポジ形のフォトレジストにおいては、図8(a)に示す
如く、レジスト層51の側面51aはシリコン基板11
aに対して垂直、あるいは、図8(b)に示す如く、レ
ジスト層52の底面52aが広くなる。これに対して、
ネガ形のフォトレジストを使用すると、露光したとき、
レジスト表面側は内部に比較して強く露光されるため、
図8(c)に示す如く、レジスト層53の上面53aが
、底面53bに比較して広い面積になるように、側面5
3cにテーパーが発生する。このような状態で、上方か
ら窓開け部53dを埋め込みしていくと、窓開け部53
dの底面の隅部53eは、レジスト53の上面53aの
影になって、埋め込みされない部分が発生する。しかし
ながら、配線層をめっき形成する場合には、配線層は下
層から上方に向けて成長させる。そのため、図8(c)
の形状にレジスト53が形成されても、窓開け部53d
の隅部53eも埋め込みすることができる。このため、
形成された配線層54の形状は、図8(d)に示す如く
、上面54aが底面54bに比較して小さな面積になる
ように、側面54cにテーパーが形成される。この場合
には、層間絶縁膜を上方から被着したとき、上面54a
が狭いので下方が遮られないため、配線層54の側面5
4cに層間絶縁膜を確実に被着できるので、より信頼性
の高い配線構造を実現することができる。
トレジスト層に、ポジ形のフォトレジストに代えてネガ
形のフォトレジストを使用してもよい。窓開けした後の
ポジ形のフォトレジストにおいては、図8(a)に示す
如く、レジスト層51の側面51aはシリコン基板11
aに対して垂直、あるいは、図8(b)に示す如く、レ
ジスト層52の底面52aが広くなる。これに対して、
ネガ形のフォトレジストを使用すると、露光したとき、
レジスト表面側は内部に比較して強く露光されるため、
図8(c)に示す如く、レジスト層53の上面53aが
、底面53bに比較して広い面積になるように、側面5
3cにテーパーが発生する。このような状態で、上方か
ら窓開け部53dを埋め込みしていくと、窓開け部53
dの底面の隅部53eは、レジスト53の上面53aの
影になって、埋め込みされない部分が発生する。しかし
ながら、配線層をめっき形成する場合には、配線層は下
層から上方に向けて成長させる。そのため、図8(c)
の形状にレジスト53が形成されても、窓開け部53d
の隅部53eも埋め込みすることができる。このため、
形成された配線層54の形状は、図8(d)に示す如く
、上面54aが底面54bに比較して小さな面積になる
ように、側面54cにテーパーが形成される。この場合
には、層間絶縁膜を上方から被着したとき、上面54a
が狭いので下方が遮られないため、配線層54の側面5
4cに層間絶縁膜を確実に被着できるので、より信頼性
の高い配線構造を実現することができる。
【0037】本例においては、導電性下地層として、T
i層とAu層との2層構造のものを採用したが、これに
限らず、めっき工程において給電用電極として使用でき
る種類の導電材料であればよい。ここで、導電性下地層
と下層側及び上層側との密着性を向上させるために、酸
化膜の表面に直接被着される下層には、酸化膜との密着
性の高い材料としてTi層の他にMo層を、めっき配線
層が被着される上層には、めっき配線層との密着性の高
い材料として、配線層と同種の金属層の他にPt層を使
用してもよく、下層をTiまたはMoで、中間層をPt
で、上層を配線層と同種の金属で形成してもよい。なお
、配線層として、Auの他にAgまたはCuを使用する
こともできる。
i層とAu層との2層構造のものを採用したが、これに
限らず、めっき工程において給電用電極として使用でき
る種類の導電材料であればよい。ここで、導電性下地層
と下層側及び上層側との密着性を向上させるために、酸
化膜の表面に直接被着される下層には、酸化膜との密着
性の高い材料としてTi層の他にMo層を、めっき配線
層が被着される上層には、めっき配線層との密着性の高
い材料として、配線層と同種の金属層の他にPt層を使
用してもよく、下層をTiまたはMoで、中間層をPt
で、上層を配線層と同種の金属で形成してもよい。なお
、配線層として、Auの他にAgまたはCuを使用する
こともできる。
【0038】そして、層間絶縁膜の形成には、シリコン
酸化膜とレジスト層を堆積させてエッチバック処理を行
なったが、基板表面を平坦化できるものであればよく、
例えば、リンガラス層またはボロン・リンガラス層を単
層で、または絶縁膜としての酸化シリコン、シリコンナ
イトライド、シリコンオキシナイトライドまたはこれら
の多層膜との組み合わせで使用してもよい。
酸化膜とレジスト層を堆積させてエッチバック処理を行
なったが、基板表面を平坦化できるものであればよく、
例えば、リンガラス層またはボロン・リンガラス層を単
層で、または絶縁膜としての酸化シリコン、シリコンナ
イトライド、シリコンオキシナイトライドまたはこれら
の多層膜との組み合わせで使用してもよい。
【0039】また、めっき層の形成には、DC,パルス
,PR等の電流波形による電気めっきに限らず、無電解
めっきまたは電気めっきと無電解めっきの組合せを利用
してもよい。
,PR等の電流波形による電気めっきに限らず、無電解
めっきまたは電気めっきと無電解めっきの組合せを利用
してもよい。
【0040】なお、本例においては、半導体基板の第1
層目と第2層目の配線層の接続に、めっき形成した接続
用Au層(接続金属層)を使用したが、これに限らず、
接続金属層の配置は、製造する半導体装置の機能等によ
り、最適な位置に配置されるべき性質のものであり、従
来の配線構造と組み合わされて多層配線構造を形成して
いるものであってもよい。
層目と第2層目の配線層の接続に、めっき形成した接続
用Au層(接続金属層)を使用したが、これに限らず、
接続金属層の配置は、製造する半導体装置の機能等によ
り、最適な位置に配置されるべき性質のものであり、従
来の配線構造と組み合わされて多層配線構造を形成して
いるものであってもよい。
【0041】
【発明の効果】以上のとおり、本発明においては、半導
体基板の表面側に導電性下地層を被着しておき、この導
電性下地層の表面上に第1の配線層を形成し、導電性下
地層を利用して、第1の配線層の表面上に接続金属層を
めっき形成して積み上げてから、層間絶縁膜を形成する
ことに特徴を有しているので、以下の効果を奏する。
体基板の表面側に導電性下地層を被着しておき、この導
電性下地層の表面上に第1の配線層を形成し、導電性下
地層を利用して、第1の配線層の表面上に接続金属層を
めっき形成して積み上げてから、層間絶縁膜を形成する
ことに特徴を有しているので、以下の効果を奏する。
【0042】■ 接続金属層はめっき形成されるため
、第1の配線層の表面からのみ成長する。しかも、層間
絶縁膜を形成する前に接続金属層を形成しておくので、
層間絶縁膜の厚さは接続金属層の形成に影響を与えない
。 従って、接続金属層は、第1の配線層とも密着性が高く
、内部にボイド等を有しない。よって、厚い層間絶縁膜
を有する場合であっても、初期特性的には配線抵抗が低
く、経時的には信頼性が高い多層配線構造を実現できる
。
、第1の配線層の表面からのみ成長する。しかも、層間
絶縁膜を形成する前に接続金属層を形成しておくので、
層間絶縁膜の厚さは接続金属層の形成に影響を与えない
。 従って、接続金属層は、第1の配線層とも密着性が高く
、内部にボイド等を有しない。よって、厚い層間絶縁膜
を有する場合であっても、初期特性的には配線抵抗が低
く、経時的には信頼性が高い多層配線構造を実現できる
。
【0043】■ 接続金属層の上部が層間絶縁膜の表
面から突出している場合には、接続金属層と第2の配線
層との接触面積を大きく確保できるので、接続抵抗が低
く、安定した接続を実現できる。
面から突出している場合には、接続金属層と第2の配線
層との接触面積を大きく確保できるので、接続抵抗が低
く、安定した接続を実現できる。
【0044】■ 配線層を形成するためのマスクをネ
ガ形のフォトレジストによって形成した場合には、第1
の配線層は、底面が広くなるように形成される。この場
合には、第1の配線層の上面は、層間絶縁膜が第1の配
線層の側面に堆積するのを妨げないので、第1の配線層
と層間絶縁膜との密着も向上させることができる。
ガ形のフォトレジストによって形成した場合には、第1
の配線層は、底面が広くなるように形成される。この場
合には、第1の配線層の上面は、層間絶縁膜が第1の配
線層の側面に堆積するのを妨げないので、第1の配線層
と層間絶縁膜との密着も向上させることができる。
【0045】■ 導電性下地層は、TiまたはMoか
らなる下層と、第2の配線層と同種の金属またはPtか
らなる上層を有している場合には、下層側の酸化膜とも
上層側の配線層とも密着性が高い。
らなる下層と、第2の配線層と同種の金属またはPtか
らなる上層を有している場合には、下層側の酸化膜とも
上層側の配線層とも密着性が高い。
【0046】■ 下地層除去工程は、第1の配線層を
マスクとして導電性下地層をドライエッチングにより除
去する工程である場合には、導電性下地層を除去のため
のマスクを形成する工程を省略することができる。
マスクとして導電性下地層をドライエッチングにより除
去する工程である場合には、導電性下地層を除去のため
のマスクを形成する工程を省略することができる。
【図1】本発明の実施例に係る半導体装置の構造を示す
切断図である。
切断図である。
【図2】本発明の実施例に係る半導体装置の製造方法の
一部を示す工程切断図である。
一部を示す工程切断図である。
【図3】本発明の実施例に係る半導体装置の製造方法の
一部を示す工程切断図である。
一部を示す工程切断図である。
【図4】本発明の実施例に係る半導体装置の製造方法の
一部を示す工程切断図である。
一部を示す工程切断図である。
【図5】本発明の実施例に係る半導体装置の製造方法の
一部を示す工程切断図である。
一部を示す工程切断図である。
【図6】図1の半導体装置における第2のAu配線層を
別の配線層に代えた半導体装置の構造を示す切断図であ
る。
別の配線層に代えた半導体装置の構造を示す切断図であ
る。
【図7】本実施例に係る下地層除去工程の条件と別の条
件を採用した半導体装置の製造方法の一部を示す工程切
断図である。
件を採用した半導体装置の製造方法の一部を示す工程切
断図である。
【図8】配線層形成工程におけるフォトレジスト層の構
造を示す工程切断図である。
造を示す工程切断図である。
【図9】従来の半導体装置の製造方法を示す工程切断図
である。
である。
【図10】別の従来の半導体装置の製造方法を示す工程
切断図である。
切断図である。
【符号の説明】
11,31・・・半導体装置
11a・・・シリコン基板
12,16・・・導電性下地層
13,34,41・・・第1の配線層
15,42・・・接続用Au層(接続金属層)17,3
2・・・第2のAu配線層 14,35,43・・・層間絶縁膜
2・・・第2のAu配線層 14,35,43・・・層間絶縁膜
Claims (16)
- 【請求項1】半導体基板表面側の配線パターン領域に堆
積された導電性下地層と、その表面上に被着され、この
導電性下地層を介して下層と電気的接続する第1の配線
層と、第1の配線層表面にめっきにより積み上げ形成さ
れた接続金属層と、第1の配線層表面側に堆積され、前
記接続金属層をその上面を露出させた状態で埋める層間
絶縁膜と、前記層間絶縁膜の上方に被着され、前記接続
金属層を介して第1の配線層と電気的接続する第2の配
線層と、を少なくとも有することを特徴とする多層配線
構造を備えた半導体装置。 - 【請求項2】請求項1において、第1の配線層は、前記
導電性下地層の表面にめっき形成されたものであること
を特徴とする多層配線構造を備えた半導体装置。 - 【請求項3】請求項2において、第1の配線層は、その
底面が上面に比して広い面積となるように、その側面に
テーパーを有していることを特徴とする多層配線構造を
備えた半導体装置。 - 【請求項4】請求項1乃至請求項3のいずれか1項にお
いて、前記接続金属層は、前記層間絶縁膜の表面上から
突出していることを特徴とする多層配線構造を備えた半
導体装置。 - 【請求項5】請求項1乃至請求項4のいずれか1項にお
いて、前記接続金属層の上面外周側及び第1の配線層の
上面外周側は、曲面になっていることを特徴とする多層
配線構造を備えた半導体装置。 - 【請求項6】請求項1乃至請求項5のいずれか1項にお
いて、第1の配線層、前記接続金属層及び第2の配線層
は、Au,Ag及びCuからなる群のうちのいずれか1
種の金属からなることを特徴とする多層配線構造を備え
た半導体装置。 - 【請求項7】請求項1乃至請求項6のいずれか1項にお
いて、前記導電性下地層は、Ti及びMoのうちのいず
れかの金属からなる下層と、第2の配線層と同種の金属
及びPtのうちのいずれかの金属からなる上層と、を少
なくとも有することを特徴とする多層配線構造を備えた
半導体装置。 - 【請求項8】半導体基板の表面側に導電性下地層を被着
する下地層形成工程と、前記導電性下地層表面上の配線
パターン領域に第1の配線層を被着する第1の配線層形
成工程と、形成すべき接続金属層の形成予定領域を窓開
けしたマスクを第1の配線層表面上に覆うマスク形成工
程と、このマスクの窓開け部の第1の配線層表面上に前
記接続金属層をめっき形成する接続金属層形成工程と、
このマスクを除去するマスク除去工程と、第1の配線層
の配線パターンの反転領域にある前記導電性下地層を除
去する下地層除去工程と、前記接続金属層の上面が少な
くとも露出する状態に、第1の配線層表面側に層間絶縁
膜を堆積させて、前記接続金属層周囲を埋める絶縁膜形
成工程と、しかる後に、その上方に第2の配線層を形成
する第2の配線層形成工程と、を有することを特徴とす
る多層配線構造を備えた半導体装置の製造方法。 - 【請求項9】請求項8において、第1の配線層形成工程
は、形成すべき第1の配線層の配線パターン領域を窓開
けしたマスクを前記導電性下地層表面上に覆う工程と、
その窓開け部の前記導電性下地層表面上に第1の配線層
をめっき形成するめっき工程と、を有し、前記マスク除
去工程においては、このマスクも除去することを特徴と
する多層配線構造を備えた半導体装置の製造方法。 - 【請求項10】請求項9において、第1の配線層を形成
するためのマスクに、ネガ形のフォトレジストを使用す
ることを特徴とする多層配線構造を備えた半導体装置の
製造方法。 - 【請求項11】請求項8乃至請求項10のいずれか1項
において、前記下地層除去工程は、第1の配線層をマス
クとしてドライエッチングを行うものであることを特徴
する多層配線構造を備えた半導体装置の製造方法。 - 【請求項12】請求項11において、前記ドライエッチ
ングは、前記接続金属層の上面及び第1の配線層の上面
も浅くエッチングすることを特徴とする多層配線構造を
備えた半導体装置の製造方法。 - 【請求項13】請求項8乃至請求項12のいずれか1項
において、前記絶縁膜形成工程は、第1の配線層の上方
に前記接続金属層の上面を覆う状態に絶縁膜を堆積させ
た後に、少なくとも前記接続金属層の表面が露出するま
でエッチバック処理を行なうものであることを特徴とす
る多層配線構造を備えた半導体装置の製造方法。 - 【請求項14】請求項13において、前記エッチバック
処理は、前記接続金属層の上部が前記層間絶縁膜表面か
ら突出する状態にまで行なうことを特徴とする多層配線
構造を備えた半導体装置の製造方法。 - 【請求項15】請求項8乃至請求項14のいずれか1項
において、第1の配線層、前記接続金属層及び第2の配
線層は、Au,Ag及びCuからなる群のうちのいずれ
か1種の金属からなることを特徴とする多層配線構造を
備えた半導体装置の製造方法。 - 【請求項16】請求項8乃至請求項15のいずれか1項
において、前記下地層形成工程は、Ti及びMoのうち
のいずれか1種の金属を最下層として被着する工程と、
第2の配線層と同種の金属種及びPtのうちのいずれか
1種の金属を最上層として被着する工程と、を有するこ
とを特徴とする多層配線構造を備えた半導体装置の製造
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3072810A JPH04218920A (ja) | 1990-06-05 | 1991-04-05 | 半導体装置及びその製造方法 |
| KR1019910009003A KR930008868B1 (ko) | 1990-06-05 | 1991-05-31 | 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-146754 | 1990-06-05 | ||
| JP2-146753 | 1990-06-05 | ||
| JP14675390 | 1990-06-05 | ||
| JP14675490 | 1990-06-05 | ||
| JP3072810A JPH04218920A (ja) | 1990-06-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04218920A true JPH04218920A (ja) | 1992-08-10 |
Family
ID=27301044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3072810A Pending JPH04218920A (ja) | 1990-06-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04218920A (ja) |
| KR (1) | KR930008868B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033896A (ja) * | 2010-06-29 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 配線基板、半導体装置、及びそれらの作製方法 |
-
1991
- 1991-04-05 JP JP3072810A patent/JPH04218920A/ja active Pending
- 1991-05-31 KR KR1019910009003A patent/KR930008868B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033896A (ja) * | 2010-06-29 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 配線基板、半導体装置、及びそれらの作製方法 |
| US9437454B2 (en) | 2010-06-29 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
| JP2016167629A (ja) * | 2010-06-29 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9875910B2 (en) | 2010-06-29 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920001706A (ko) | 1992-01-30 |
| KR930008868B1 (ko) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JPH07135186A (ja) | 半導体装置の製造方法 | |
| JP2013118216A (ja) | 半導体装置の製造方法 | |
| JPH04218920A (ja) | 半導体装置及びその製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| US20040137719A1 (en) | Method for forming metal line of semiconductor device | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH04116953A (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| US20020048942A1 (en) | Method of manufacturing semiconductor device with two step formation of contact hole | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| JP2005085884A (ja) | 半導体装置およびその製造方法 | |
| JPH07201988A (ja) | 半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH06236928A (ja) | 半導体装置およびその製造方法 | |
| JPH0415926A (ja) | 半導体装置の製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH04102321A (ja) | 半導体装置の製造方法 | |
| JPH08335631A (ja) | 無電解金めっき方法及びその方法を用いた埋め込み方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 |