JPH04218928A - 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 - Google Patents

薄膜半導体装置とその製造方法及びシリコン薄膜堆積法

Info

Publication number
JPH04218928A
JPH04218928A JP3070879A JP7087991A JPH04218928A JP H04218928 A JPH04218928 A JP H04218928A JP 3070879 A JP3070879 A JP 3070879A JP 7087991 A JP7087991 A JP 7087991A JP H04218928 A JPH04218928 A JP H04218928A
Authority
JP
Japan
Prior art keywords
thin film
silicon
silicon film
film
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3070879A
Other languages
English (en)
Other versions
JP3491903B2 (ja
Inventor
Mitsutoshi Miyasaka
光敏 宮坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7087991A priority Critical patent/JP3491903B2/ja
Priority to EP19910304442 priority patent/EP0457601A3/en
Publication of JPH04218928A publication Critical patent/JPH04218928A/ja
Priority to US08/173,265 priority patent/US5389580A/en
Application granted granted Critical
Publication of JP3491903B2 publication Critical patent/JP3491903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は絶縁性物質上に６００℃
以下の低温で高品質なシリコン薄膜を堆積する方法とア
クティブマトリックス液晶ディスプレイやＳＲＡＭ等に
適応されるのに好適な薄膜半導体装置とその製造方法に
関する。
【０００２】
【従来の技術】近年、液晶ディスプレイの大画面化、高
解像度化に伴い、その駆動方式は単純マトリックス方式
からアクティブマトリックス方式へと移行し、大容量の
情報を表示出来る様になりつつある。アクティブマトリ
ックス方式は数十万を超える画素を有する液晶ディスプ
レイが可能であり、各画素毎にスイッチングトランジス
タを形成するものである。各種液晶ディスプレイの基板
としては、透過型ディスプレイを可能ならしめる溶融石
英板やガラスなどの透明絶縁基板が使用されている。
【０００３】しかしながら、表示画面の拡大化や低価格
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠である。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。
【０００４】薄膜トランジスタの能動層としては、通常
アモルファスシリコンや多結晶シリコンが用いられるが
、駆動回路まで一体化して薄膜トランジスタで形成しよ
うとする場合には動作速度の速い多結晶シリコンが有利
である。
【０００５】この様に通常のガラス基板を使用し得る如
き６００℃程度以下の低温で、高品質なシリコン薄膜を
絶縁性物質上に形成する技術が薄膜半導体装置作成に求
められている。この技術は同時にＳＲＡＭなどの集積化
やＬＳＩの多層化などにも適応され、非常に有用的で有
る。しかるに従来の減圧ＣＶＤ法にて、６００℃以下で
堆積したシリコン薄膜では結晶化率が低く、しかも｛２
２０｝面を主体とした配向を持つシリコン薄膜しか形成
出来なかった為、半導体装置としては不適切で有り、そ
れ故種々の方法をもってシリコン膜質の改善が試みられ
、薄膜半導体装置の能動層が形成されている。
【０００６】例えば第一には減圧ＣＶＤ法にて、可能な
最高プロセス温度に近い温度（６１０℃〜６４０℃）迄
堆積温度を上げ、堆積圧力を４０ｍＴｏｒｒから７５０
ｍＴｏｒｒとしてシリコン薄膜を堆積し、薄膜半導体装
置の能動層とするものである（Ａｐｐｌ．Ｐｈｙｓ．Ｌ
ｅｔｔ．５０（２６）Ｐ．１８９４（１９８７））。第
二に絶縁性基板上に５７０℃以下の温度で減圧ＣＶＤ法
に依り能動層となるシリコン膜を堆積し、しかる後、６
４０℃以下の温度で２４時間程度の熱処理を施して堆積
膜の配向・結晶性を改変し、薄膜半導体装置の特性を高
めている（特開昭６３−３０７７７６）。第三にはＲＦ
マグネトロン・スパッタリングやプラズマＣＶＤ法で３
００℃程度以下の温度にてアモルファス・シリコン薄膜
を堆積した後、各種レーザー照射を行う事で薄膜半導体
装置の能動層とするものである（Ｊｐｎ．Ｊ．Ａｐｐｌ
．Ｐｈｙｓ．２８　　ｐ．１８７１（１９８９））や電
子情報通信学会技術研究報告ＥＩＤ−８８−５８など）
。
【０００７】
【発明が解決しようとする課題】しかしながら、前述の
従来技術には其々種々の問題が内在している。第二、第
三のシリコン薄膜を堆積した後熱処理やレーザー照射で
シリコン薄膜の膜質を高めて薄膜半導体装置の特性向上
をはかる方法では、第一の減圧ＣＶＤ法に依る製造方法
に比較して、製造工程が著しく煩雑で、生産性の低下や
高価な加工装置の購入、製品価格の上昇をまねくと言っ
た問題点が有る。一方、従来の減圧ＣＶＤ法で能動層と
なるシリコン膜を堆積する方法では、まず第一に堆積温
度が高過ぎるとの問題が有る。例えば安価なガラス基板
上に薄膜半導体装置を作成する場合、製造工程最高温度
は６００℃程度で最高温度に維持される時間も数時間以
内に限られる。又三次元ＬＳＩやＳＲＡＭ等に薄膜半導
体装置を適応する場合も、下層部トランジスタや配線を
保護するとの立場から６００℃程度以下の工程最高温度
で薄膜半導体装置を製造する事が望ましい。加えて従来
の減圧ＣＶＤ法で堆積したシリコン薄膜は結晶性が低く
、しかも｛２２０｝面を主体とした配向を持つシリコン
薄膜しか形成出来なかった為、半導体装置としての特性
が優れず、液晶ディスプレイのスイッチング素子とは成
り得なかったり、三次元ＬＳＩやＳＲＡＭなどへの応用
が出来ないとの問題が有った。
【０００８】そこで本発明はこの様な諸問題の解決を目
指し、その目的とするところは薄膜半導体装置の特性向
上させる為の構造、とりわけ薄膜半導体装置の能動層に
使用されるシリコン薄膜の膜質を提供し、併せてその様
な良質なシリコン薄膜を６００℃以下の低温にて減圧Ｃ
ＶＤ法のみの簡単な工程丈で作成する方法と、良好な半
導体特性を示す薄膜半導体装置を６００℃以下の低温工
程で、しかも能動層の形成は減圧ＣＶＤ法のみで行なう
と言う簡略な工程で形成する事が出来る薄膜半導体装置
の製造方法を提供する事に有る。
【０００９】
【課題を解決するための手段】上記目的は、少なくとも
表面が絶縁性物質である基板の一方面上にシリコン膜半
導体層を形成し、この半導体層をトランジスタの能動層
としている薄膜半導体装置に於いて、前記半導体層は、
波長５８９．３ｎｍの空気に対する屈折率が４．０６以
下で有るシリコン膜で有るか、波長３０８ｎｍの空気に
対する屈折率が４．４６以上で有るシリコン膜で有るか
、或は波長４０４．７ｎｍに於ける吸光係数が０．８１
以下で有るシリコン膜で有るか、又は結晶化率がラマン
分光法で測定した際、４０％以上に達するシリコン膜と
する事に依り達成される。
【００１０】この様なシリコン膜は減圧ＣＶＤ法にて堆
積する場合、原料ガスとしてモノシランを使用し、反応
炉内圧を１５ｍＴｏｒｒ以下とするか、或いはシラン分
圧を１０ｍＴｏｒｒ以下としてシリコン膜を堆積する事
に依り得られる。
【００１１】
【作用】本発明は、シリコン膜を６００℃以下の低温減
圧ＣＶＤ法で堆積する場合で有っても、反応炉内圧を１
５ｍＴｏｒｒ以下とするか、シラン分圧を１０ｍＴｏｒ
ｒ以下とする事に依り、結晶性・配向性・光学特性等の
膜質を高め、こうしたシリコン膜を薄膜半導体装置の能
動層とする事で、薄膜半導体装置の特性を向上させた物
で有る。
【００１２】
【実施例】（実施例１）以下本発明の実施例を説明する
が、本発明は以下の実施例に限定されるものではない。
【００１３】図１（ａ）〜（ｆ）はＭＩＳ型電界効果ト
ランジスタを形成する多結晶シリコン薄膜トランジスタ
の製造プロセスを断面で示した図である。
【００１４】本実施例１では基板１０１として２３５ｍ
ｍ口の石英ガラスを用いた。しかし、６００℃の温度に
耐え得る基板であるならば、基板の種類や大きさは無論
問われない。例えばシリコン・ウェハーに形成された三
次元ＬＳＩなども基板として可能で有るし、又は焼成ア
ルミナ基板（Ａｌ２　Ｏ３）や窒化アルミ基板（ＡｌＮ
）、シリコン・カーバイト（ＳｉＣ）、グラファイトな
どのセラミック基板やタングステンやモリブデンなどの
高融点金属板なども基板として可能で有る。
【００１５】まず石英ガラス基板を沸騰している濃度６
０％の硝酸中に５分間浸し、更に窒素バッブリングされ
ている純水中で洗浄した。基板として金属など酸に依り
腐食されたり、変質して仕舞う物質を用いる場合、この
硝酸に依る洗浄は必要とされない。又基板洗浄法として
はアセトン．ＭＥＫ（メチル・エチル・ケトン）などの
有機溶媒洗浄後エタノール洗浄、純水洗浄と言う方法や
、有機界面活性材やシリコン含有界面活性材を含む水溶
液洗浄と純水に依る洗浄なども有効で有る。
【００１６】こうして洗浄された石英基板上に常圧気相
化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化
硅素膜（ＳｉＯ２　膜）１０２を２，０００Å堆積した
。 この下地ＳｉＯ２　膜１０２は前述の如き種々多様な物
質を基板として用いる際、後に堆積されるシリコン薄膜
の膜質、及びそれを用いて構成される薄膜トランジスタ
の性能を安定化する為に必要で有る。と同時に、例えば
基板１０１として通常ガラスを用いた場合、ガラス中に
含まれているナトリウムなどの可動イオンが、又基板１
０１として各種セラミック板を用いた際には基板中に添
加されている焼結助材原料などがトランジスタ部に拡散
混入するのを防ぐ役割をも演じている。又金属板を基板
１０１として用いる場合は、絶縁性を確保する為に下地
ＳｉＯ２　膜１０２は必要不可欠で有る。又、三次元Ｌ
ＳＩ素子では、トランジスタ間や配線間の層間絶縁膜に
相当している。下地ＳｉＯ２　膜１０２堆積時の基板温
度は３００℃で、窒素に依り２０％に希釈されたシラン
６００ＳＣＣＭを８４０ＳＣＣＭの酸素と共にＡＰＣＶ
Ｄ法で堆積した。この時のＳｉＯ２　膜の堆積速度は３
．９Å／ｓｅｃで有った。
【００１７】続いてドナー又はアクセプターとなる不純
物を含んだシリコン薄膜１０３を減圧ＣＶＤ法にて堆積
した。本実施例１ではｎ型トランジスタ作成を目差し不
純物としてリンを選んだが、ｎ型ならばリン以外に５族
・６族の元素、Ｐ型ならばボロンを始めとして２族・３
族の元素が不純物元素として添加され得る。この不純物
を含んだシリコン薄膜１０３はいずれソース・ドレイン
領域となる部位で、本実施例１の如く不純物をＣＶＤ法
で添加する方法の他、まず最初に不純物を含まない真性
シリコン膜を形成して居き、後に気相或いは真性シリコ
ン膜に接する固相より不純物を拡散させて添加する方法
や、不純物をイオン化して真性シリコン膜に打ち込む方
法などが有る。これら、真性シリコン膜を形成した後拡
散法やイオン打ち込み法で不純物を添加する手法を用い
ると真性シリコン膜の所望の部位のみに不純物を添加す
る事が可能となり、これに依り例えばトランジスタのゲ
ート電極端とソース端又はドレイン端が自己整合したセ
ルフ・アライン・トランジスタが可能となったり、不純
物添加濃度を各部位で変える事に依りシリコン膜中の電
流密度や比抵抗を変えて所望の部位のみに電流を流す事
などが可能となる。本実施例１では不純物としてリンを
選んだ為、ホスフィン（ＰＨ３　）とシランを混合した
ガスを用いて、不純物を含んだシリコン薄膜１０３を１
，５００Å堆積した。本実施例１では１８４．５　　ｌ
の容積を有する減圧ＣＶＤ炉内にモノシランを２００Ｓ
ＣＣＭ、ヘリウムが９９．５％でホスフィンか０．５％
のヘリウム・ホスフィン混合ガスを６ＳＣＣＭ、更にヘ
リウム１００ＳＣＣＭを流し、堆積温度６００℃、炉内
圧力１００ｍＴｏｒｒで堆積した。この時の堆積速度は
２９．６Å／ｍｉｎで、成膜直後のシート抵抗値は２．
０２５Ω／□で有った。
【００１８】次に、前記シリコン薄膜上にレジストを形
成し、四弗化炭素（ＣＦ４　）と酸素（Ｏ２　）の混合
プラズマに依り、前記薄膜をパターニングし、ソース・
ドレイン領域１０４を形成した。続いて沸騰硝酸中に５
分間浸す洗浄で残留レジストなどの不純物を取り除き、
１．６７％弗化水素酸に２０秒浸してソース・ドレイン
領域１０４表面上の自然酸化膜を取り除き、直ちに減圧
ＣＶＤ法でチャンネル部となるシリコン薄膜を堆積した
。
【００１９】この時減圧ＣＶＤ反応炉の容積は１８４．
５　　１で、基板は反応炉中央付近に水平に置かれる。 原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈
ガスは必要に応じて反応炉下部より炉内に導入され、反
応炉上部から排気される。石英ガラスで作られた反応炉
の外側には３ゾーンに分れたヒーターが設置されており
、それらを独立に調整する事で反応炉内中央部付近に所
望の温度で均熱帯を形成する。この均熱帯は約３５０ｍ
ｍの高さで広がり、その範囲内での温度のずれは、例え
ば６００℃に設定した時０．２℃以内である。従って挿
入基板間の間隔を１０ｍｍとすれば１バッチで３５枚の
基板の処理が可能である。本実施例１では２０ｍｍ間隔
で１７枚の基板を均熱帯内に設置した。
【００２０】排気はロータリーポンプとメカニカル・ブ
ースターポンプを９ＳＣＣＭ直結して行った。炉内温度
６００℃に於いて両ポンプを運転した状態でヘリウムを
９流した時の炉内平衡圧は５．０５ｍＴｏｒｒであり、
７４ＳＣＣＭ流した時は２５．２０ｍＴｏｒｒとなる。 この間の流量に対して炉内平衡圧はほぼ線型に変化する
が、広い流量範囲では線型からのずれを生ずる。例えば
やはり６００℃で両ポンプを運転した状態でヘリウムを
２００ＳＣＣＭ流すと平衡圧は５６．５６ｍＴｏｒｒ、
１ＳＬＭ　流して１８６．０４ｍＴｏｒｒとなり、この
間は線型変化を示すが、先述流量域とは異った流量依存
性を示す。圧力はガス種に依存しないキャパシタンス・
マノメータ（ＭＫＳバラトロン）を用いて測定した。
【００２１】ソース・ドレイン領域が形成され、該領域
表面上の自然酸化膜を取り除かれた基板は、表側を下向
きとして直ちに減圧ＣＶＤ炉内に挿入された。挿入時の
反応炉内温度は３９５℃から４００℃の間であり、反応
炉内は窒素雰囲気に保たれている。又、反応炉入口付近
には約６ＳＬＭ　の窒素で窒素カーテンを形成し、基板
挿入時に空気が反応炉内に流れ込む事を最小限に止めて
いる。
【００２２】基板挿入後、真空引き、漏洩検査を施し、
異常がなければ挿入温度の４００℃から堆積温度迄反応
炉内温度を上げる。本実施例では６００℃でチャンネル
部となるシリコン薄膜を堆積した為、昇温するのに一時
間費した。この昇温時間は堆積温度に応じて変える必要
があり、例えば６３０℃で堆積する場合には一時間半程
度必要であり、５５０℃で堆積するには３５分位で済む
。この昇温期間中、二つのポンプは運転状態にあり、少
なくとも純度が９９．９９％以上の不活性又は還元性ガ
スを流し続ける。これらのガス種は水素・ヘリウム・窒
素・ネオン・アルゴン・キセノン・クリプトン等の純ガ
スの他、これらのガスの混合ガスも可能である。本実施
例１の如く純度９９．９９９９％のヘリウムを３５０Ｓ
ＣＣＭ流し続ける場合、反応炉内圧は９５％の信頼係数
で８０．８±１．３ｍＴｏｒｒに保たれる。本実施例で
は昇温期間の反応炉内圧は８０．９５ｍＴｏｒｒであっ
た。
【００２３】堆積温度到達後、原料ガスである所定量の
シラン又はシランと希釈ガスの混合ガスを反応炉内に導
入し、シリコン薄膜を堆積する。希釈ガスとしては、先
の昇温期間に流したガスと同種の組合わせが可能である
が、望ましくは各ガスの純度はそれぞれが９９．９９９
％以上が良い。本実施例１では希釈ガスを用いず、純度
９９．９９９％以上のシランを１０ＳＣＣＭ流してシリ
コン薄膜を堆積した。この時反応炉内の圧力は８．５４
ｍＴｏｒｒであった。反応炉内圧力は原料ガスであるシ
ランの分圧と反応生成物である水素の分圧との和になる
為、本実施例１のシラン分圧は厳密に決定出来ない。そ
こで不活性ガスのヘリウムを全く同条件下で１０ＳＣＣ
Ｍ流した時の炉内平衡圧力で、およそのシラン分圧を推
定する事にする。この方法に依る本実施例１のシラン分
圧は５．４ｍＴｏｒｒである。本実施例１では、チャネ
ル部となるシリコン薄膜は１４．２７Å／ｍｉｎの堆積
速度で２５０Åの膜厚に堆積した。
【００２４】こうして堆積されたシリコン薄膜は、レジ
ストでパターニングされた後、四弗化炭素と酸素の混合
プラズマに依り、エッチングされ、チャンネル部シリコ
ン薄膜１０５を形成した。（図１ｃ）。本実施例１で堆
積したシリコン薄膜はＣＦ４　とＯ２　の比が５０ＳＣ
ＣＭ対１００ＳＣＣＭである１５Ｐａの真空プラズマ放
電でその出力が７００Ｗの時のエッチングでは７．６Å
／ｓｅｃのエッチング速度を有していた。次に９７℃濃
度９６％の硫酸２０分間の洗浄と濃度６０％の沸騰硝酸
中３０分間の浸漬処理後、ＡＰＣＶＤ法にてゲート絶縁
膜１０６を堆積した（図１ｄ）。本実施例では基板温度
３００℃窒素中に２０％シランを含んだ窒素・シラン混
合ガスを３００ＳＣＣＭ、酸素を４２０ＳＣＣＭ流して
ＳｉＯ２　膜を１，５００Å堆積した。堆積速度は１．
８５Å／ｓｅｃであった。この膜の屈折率は波長６３２
８Åで１．４５５で、１．６７％弗化水素酸水溶液に依
るエッチング速度は液温２５℃で２１．３Å／ｓｅｃで
あった。
【００２５】次にゲート電極１０７となる薄膜をスパッ
ター蒸着法或いはＣＶＤ法などで堆積する。本実施例１
ではゲート電極材料としてインジウム、錫酸化物（ＩＴ
Ｏ）を選択し、スパッター法で２，０００Å堆積したが
、アルミニウムやクロムなどの金属材料や、シリコン膜
及びシリコン金属酸化物などもゲート電極材料として可
能である。ゲート電極となる薄膜を堆積後パターニング
を行い（図１ｅ）、その後ゲート絶縁膜にコンタクトホ
ールを開け、ソース・ドレイン取り出し電極をスパッタ
ー法などで形成し、トランジスタが完成する（図１ｆ）
。
【００２６】この様にして試作した薄膜トランジスタ（
ＴＦＴ）の特性の一例ＶＧＳ−Ｉｄｓ曲線を図−２、図
２−ａに示した。ここでＩｄｓはソース・ドレイン電流
、ＶＧＳはゲート電極で、ソース・ドレイン電圧Ｖｄｓ
＝４［Ｖ］、温度２５℃で測定した。トランジスタチャ
ンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍであった
。Ｖｄｓ＝４［Ｖ］、ＶＧＳ＝１０［Ｖ］でトランジス
タをオンさせた時のオン電流はＩｄｓ＝１．３２［μＡ
］、Ｉｄｓが最小となるオフ電流はＶｄｓ＝４［Ｖ］、
ＶＧＳ＝−３．５［Ｖ］でＩｄｓ＝０．１２［ｐＡ］と
なりオン・オフ比は７桁以上の良好なトランジスタ特性
を有する薄膜トランジスタが得られた。又、このトラン
ジスタの飽和電流領域から求めた有効電子移動度は３．
９［ｃｍ２　／ｖ．ｓ］であった。（実施例２）チャン
ネル部シリコン薄膜を堆積する工程以外は全て実施例１
と同じ工程に依り薄膜トランジスタを作成した。本実施
例２ではチャンネル部シリコン薄膜を堆積する際、昇温
時間に一時間半費し、その間純度９９．９９９９％以上
のヘリウムを３５０ＳＣＣＭ流し続けた。堆積温度は６
３０℃、シラン流量１５０ＳＣＣＭで希釈ガスを用いず
にシリコン薄膜を２５０Å堆積した。この時反応炉内圧
は４９．２ｍＴｏｒｒであり、ヘリウム代替に依る推定
シラン分圧は３９．７ｍＴｏｒｒとなった。シリコン薄
膜堆積速度は７３．４Å／ｍｉｎであった。この実施例
２は従来技術に相応する。 この様にして試作した薄膜トランジスタのＶＧＳ−Ｉｄ
ｓ特性を図−２、図２−ｂに示した。トランジスタのサ
イズ、測定条件は実施例１と同様である。本実施例２の
オン電流はＩｄｓ＝０．１２［μＡ］、オフ電流はＩｄ
ｓ＝０．１５［ｐＡ］で、オン・オフ比は６桁に達しな
かった。又このトランジスタの飽和電流領域から求めた
有効電子移動度は２．４［ｃｍ２　／ｖ．ｓ］であった
。
【００２７】一般に減圧ＣＶＤ法でシリコン膜を堆積し
て、トランジスタのチャンネル層を形成する場合、その
堆積温度が高い程トランジスタ特性も良い為、従来技術
では６３０℃以上の高温でシリコン膜の堆積が行なわれ
ている。しかし、本発明の一例で有る実施例１の結果と
従来技術の実施例２を比較するとチャンネル部シリコン
薄膜を減圧ＣＶＤ法で堆積する際、反応炉内圧力を８．
５４ｍＴｏｒｒ、シラン分圧を５．４ｍＴｏｒｒとして
堆積したシリコン薄膜でその主要部を構成した実施例１
の薄膜トランジスタは、その堆積温度が６００℃との低
温で有っても、堆積温度６３０℃の従来技術の実施例２
に比べて高性能を有する事が示された。（実施例３）チ
ャンネル部シリコン薄膜を堆積する工程を除いてその他
の工程は総て実施例１と同じ工程で薄膜トランジスタを
作成した。本実施例３ではチャンネル部シリコン薄膜を
堆積する際、昇温時間に一時間費し、その間純度９９．
９９９９％以上のヘリウムを３５０ＳＣＣＭ流し続けた
。堆積温度は６００℃で、希釈ガスを用いず、シラン流
量を７０ＳＣＣＭから１０ＳＣＣＭ迄１５ＳＣＣＭおき
に設定し、チャンネル部シリコン薄膜の膜厚が２５０Å
になる様に堆積して薄膜トランジスタを作成した。こう
して得られた薄膜トランジスタの飽和電流領域から求め
た有効電子移動度を反応炉内圧力に対して図示した結果
が図３である。 又、それぞれの試料に対してヘリウム代替に依る推定シ
ラン分圧、堆積速度、有効電子移動度を表１に示した。 尚、図３及び表１の誤差は９５％の信頼係数での区間推
定値である。
【００２８】表１或いは図３から判る様に試料３−４、
３−５と言う反応炉内圧が１５ｍＴｏｒｒ以下か、シラ
ン分圧１０ｍＴｏｒｒ以下になると有効移動度が４０％
以上改善され、良好なトランジスタ特性が得られた。
【表１】 （実施例４）チャンネル部シリコン薄膜を堆積する工程
を除いて、その他の工程は総て実施例１と同じ工程で薄
膜トランジスタを作成した。本実施例４ではチャンネル
部シリコン薄膜を堆積する際、昇温時間に一時間費し、
その間純度９９．９９９９％以上のヘリウム３５０ＳＣ
ＣＭ流し続けた。堆積温度は６００℃で、４０ＳＣＣＭ
のシランを７１０ＳＣＣＭのヘリウムで希釈してチャン
ネル部シリコン薄膜の膜厚が２５０Åになる様に堆積し
て薄膜トランジスタを作成した。この時の反応炉内圧は
１４６．４ｍＴｏｒｒであった。ドルトンの分圧則を用
いてシラン分圧を計算すると、７．８１ｍＴｏｒｒとな
る。堆積速度は２４．７Å／ｍｉｎであった。こうして
得られた薄膜トランジスタの飽和電流領域から求めた有
効電子移動度は３．７７［ｃｍ２　／ｖ．ｓ］であった
。実施例３の試料３−３と本実施例４とを比べると、反
応炉内圧が１５ｍＴｏｒｒ以上であっても、希釈ガスを
用いるなどしてシラン分圧が１０ｍＴｏｒｒ以下となれ
ば、やはり有効移動度が５０％近く改善され、良好なト
ランジスタ特性が得られる事が示された。（実施例５）
石英ガラス及び単結晶シリコン・ウェハーを基板として
用い、これらの上に下地ＳｉＯ２　膜を堆積した後、シ
リコン膜を形成してその膜質を調査した。基板となる石
英ガラスは直径７５ｍｍで厚さが１．２ｍｍで有った。 又単結晶シリコン・ウェハーは結晶面方位として〈１０
０〉を有し、リンがドープされている為ｎ型半導体とな
り、その抵抗率は３．０Ωｃｍで有った。これらの基板
を沸騰している濃度６０％の硝酸中に５分間浸して基板
表面の汚れを取り、更に５％弗化水素酸水溶液に１０秒
間浸して基板表面の自然酸化膜を除去した後、直ちにＡ
ＰＣＶＤ法で２，０００Åの下地ＳｉＯ２　膜を堆積し
た。この堆積条件は実施例１で下地ＳｉＯ２　膜１０２
を堆積する条件と厳密に一致している。
【００２９】次にこれらの基板を窒素中６００℃の雰囲
気下で２時間熱処理を施した。一般にＣＶＤ法で形成さ
れたＳｉＯ２　膜はその後の熱処理に依り、屈折率・エ
ッチング速度等の膜質と膜厚が変化する。下地ＳｉＯ２
　膜の膜質の変化はその上に堆積されるシリコン膜の膜
質をも変え得る。本実施例５では実施例１及び実施例３
で形成したチャンネル部シリコン膜の堆積条件と同等に
すべく、実施例１の不純物を含んだシリコン薄膜１０３
形成時に下地ＳｉＯ２　膜が被る熱履歴を再現する様熱
処理工程を施した。
【００３０】続いて沸騰硝酸中に基板を５分間浸し、更
に１．６７％弗化水素酸水溶液に２０秒間浸して清浄な
ＳｉＯ２　表面を出した。この時約４００Åの表面Ｓｉ
Ｏ２　がけずられる。次いで窒素バッブリングされてい
る純水中１５分間のすすぎを済まし、スピンドライヤー
に依る乾燥後直ちにシリコン膜を下地ＳｉＯ２　膜上に
減圧ＣＶＤ法で堆積した。この堆積は実施例１でチャン
ネル部シリコン膜を堆積した減圧ＣＶＤ装置を用いて行
った。 本実施例５でシリコン・ウェハーを基板として用いた試
料のシリコン膜堆積は実施例３及び実施例４と全く同じ
堆積条件で行った。即ち、３９５℃から４００℃の温度
に維持された反応炉に基板挿入後、堆積温度の６００℃
迄一時間費して反応炉内の温度を上げた。この間メカニ
カル・ブースター・ポンプとロータリー・ポンプは運転
状態に有り、純度９９．９９９９％以上のヘリウムを３
５０ＳＣＣＭ流して堆積温度の６００℃迄昇温した。シ
リコン膜堆積時には希釈ガスを用いず、シラン流量を７
０ＳＣＣＭから１０ＳＣＣＭ迄１５ＳＣＣＭおきに設定
した実施例３の条件と、４０ＳＣＣＭのシランを７１０
ＳＣＣＭのヘリウムで希釈してシリコン膜を堆積した実
施例４の条件でシリコン膜を堆積した。堆積膜厚は２５
０Åで有った。又本実施例５で石英ガラスを基板として
用いた試料へのシリコン膜堆積は堆積膜厚と昇温方法を
除いて前述のシリコン・ウェハーを基板として用いた場
合と同一の条件下で行った。本実施例５で石英ガラスを
基板として用いた場合の堆積膜厚は其々の条件下で５，
０００ű２５０Åと１０００ű５０Å、１，３７０
ű３０Åで有った。これらのシリコン膜が堆積される
時の昇温方法は純度９９．９９％以上の窒素を９００Ｓ
ＣＣＭ流して反応炉内圧が１６０ｍＴｏｒｒ程度に保た
れて行なわれた。
【００３１】こうして種々の条件で堆積したシリコン薄
膜に於ける基板面垂直方向の結晶学的配向性はＸ線回折
に依って調べた。即ち、測定されたＸ線回折強度から完
全にランダム配向しているシリコン粉末の回折強度比を
考慮して、各方位に配向している体積比を求め、面方位
異方性を比較した。この時の膜厚は５，０００ű２５
０Åで有った。
【００３２】シリコン薄膜の結晶化度は膜厚１，０００
ű５０Åの試料に対してレーザー・ラマン分光法を、
膜厚１，３７０ű３０Åと２５０Åの試料に対して多
波長偏光解析法（多波長分光エリプソメトリー；仏ソー
プラ社ＭＯＳＳ−ＥＳ４Ｇ）とに依り評価した。レーザ
ー・ラマン分光法に於いては、８３０（ｃｍ−１）から
１０８（ｃｍ−１）の波数領域を走査し、結晶シリコン
に対応する光学モード振動数５２０（ｃｍ−１）付近の
ラマン散乱積分強度Ｉｃと、アモルファス・シリコンに
対応する振動数１３０（ｃｍ−１）付近の音響横波モー
ド（ＴＡ）、２９０（ｃｍ−）付近の音響縦波モード（
ＬＡ）、４０５（ｃｍ−１）付近の光学縦波モードと４
８０（ｃｍ−１）付近に現れる光学横波モード（ＴＯ）
のアモルファス・シリコンの散乱積分強度の和Ｉａとの
相対比から結晶化度を求めた（Ａｐｐｌ．Ｐｈｙｓ．Ｌ
ｅｔｔ．４０（６），５３４（１９８２））。即ち、結
晶化度ρは
【数１】 と計算され、散乱積分強度補正係数Ｋの値としては０．
８８を採用した。多波長分光エリプソメトリーは回転偏
光子型を用い、波長領域２５０ｎｍから８５０ｎｍ迄走
査した。入射光角は７０°で有った。こうして得られた
ｔａｎψとｃｏｓ△のスペクトルは予め測定されて有っ
たアモルファス・シリコン・スペクトルと結晶シリコン
スペクトルを複素屈折率合成に関するＢＲＵＧＧＥＭＡ
Ｎの公式（Ｄ．Ａ．Ｇ．ＢＲＵＧＧＥＭＡＮ，Ａｎｎ．
Ｐｈｙｓ．（Ｌｅｉｐｚｉｇ）２４，６３６（１９３５
））に従ってアモルファス・シリコンと結晶シリコンの
体積比を任意に定めてスペクトル合成を行い、測定スペ
クトルと最も良く一致した時の体積混合比で結晶化率を
定義した。
【００３３】図４はこうした減圧ＣＶＤ法で得られたシ
リコン薄膜に於ける炉内圧と面方位異方性の関係を示し
た。反応炉にはシランのみを１０ＳＣＣＭから７０ＳＣ
ＣＭの範囲で変動させ、その時の炉内圧を横軸に取って
ある。従来の減圧ＣＶＤで用いられていた４０ｍＴｏｒ
ｒから７５０ｍＴｏｒｒに比較してはるかに低圧でシリ
コン膜堆積を行っている。この図４より、炉内圧２０ｍ
Ｔｏｒｒ付近迄はほぼ完全に｛２２０｝面しか出ていな
いが、炉内圧１５ｍＴｏｒｒ以下になると｛１１１｝面
からの反射が強くなる事が分る。各条件に於ける炉内圧
力及びヘリウム代替に依るシラン分圧は実施例３第１表
に挙げて有る。面方位異方性が変化する炉内圧１５ｍＴ
ｏｒｒに相当するシラン分圧は１０ｍＴｏｒｒで有る。 一方、４０ＳＣＣＭのシランを７１０ＳＣＣＭのヘリウ
ムで希釈して上記と同様な方法でシリコン薄膜を堆積し
た。この時反応炉内圧は１４６．４ｍＴｏｒｒで、ドル
トンの分圧則を用いてシラン分圧を計算すると７．８１
ｍＴｏｒｒとなる。この時の面方位異方性は｛１１１｝
面が０．２７９、｛２２０｝面が０．６４６で有った。 図４の炉内圧２１．１ｍＴｏｒｒ、シラン流量４０ＳＣ
ＣＭの時に｛１１１｝面が０．０２１で有った事と比較
すると、希釈でシラン分圧を１０ｍＴｏｒｒ以下に落と
す方法に依っても｛１１１｝面の配向性を高らしめてい
る事が分る。
【００３４】図５ではレーザー・ラマン分光法と膜厚１
，３７０Åの試料に対する多波長分光エリプソメトリー
の二者に依る結晶化率を図示して有る。両者の間で測定
原理、結晶化率の定義及び膜厚が異なる為、絶対値の一
致は見られないが、結晶化率は炉内圧１５ｍＴｏｒｒ、
又はシラン分圧１０ｍＴｏｒｒを境として階段状の変化
を示した。又４０ＳＣＣＭのシランを７１０ＳＣＣＭの
ヘリウムで希釈してシラン分圧を７．８１ｍＴｏｒｒと
した方法ではラマン分光法に依る結晶化率は４１．０％
で有り、多波長分光エリプソメトリーに依る結晶化率の
測定結果は９１．０％で有った。
【００３５】この様に、６００℃以下の低温減圧ＣＶＤ
法で｛１１１｝面の配向性を含むシリコン薄膜か、結晶
性の高いシリコン薄膜を得るには、炉内圧を１５ｍＴｏ
ｒｒ以下に下げるか、或いはシラン分圧を１０ｍＴｏｒ
ｒ以下に下げる方法が有効で有る。
【００３６】次にシリコン・ウェハーを基板として用い
たＳｉＯ２　上のシリコン膜の屈折率・吸光係数を多波
長分光エリプソメトリー（仏ソープラ社ＭＯＳＳ−ＥＳ
４Ｇ）を用いて試べた。本実施例５の堆積シリコン膜は
トランジスタを作成した実施例３及び実施例４のチャン
ネル部シリコン膜の堆積と全く同じ条件で行い、その膜
厚も誤差範囲内で２５０Åと一致している。ちなみに膜
厚のばらつきは測定誤差をも含めて、９５％の信頼係数
で区間推定値から５．２Åで有る。こうして膜厚２５０
Åの全く同一のシリコン膜に対して、実施例３と実施例
４ではトランジスタ特性よりその膜質を評価し、本実施
例５では光学特性より調査した事となる。表２は多波長
分光エリプソメトリーで測定された膜厚２５０Åのシリ
コン膜の５８９．３ｎｍの空気に対する屈折率、３０８
ｎｍの空気に対する屈折率、４０４．７ｎｍに於ける吸
光係数、及び膜厚１０００Åのシリコン膜のラマン分光
法に依る結晶化率と、実施例３と実施例４で示された有
効移動度を、炉内圧力、シラン分圧と共に其々の試料に
対して示して有る。表２よりラマン分光法による結晶化
率が４０％を越えるシリコン膜をトランジスタのチャン
ネル部に用いると有効移動度が大きく改善される事実が
判明した。同様に、チャンネル部半導体層に５８９．３
ｎｍの空気に対する屈折率が４．０６以下で有るシリコ
ン膜か、又は３０８ｎｍの空気に対する屈折率が４．４
６以上で有るシリコン膜か、或いは４０４．７ｎｍに於
ける吸光係数が０．８１以下で有る様なシリコン膜を用
いる事に依り、矢張有効移動度が大きく改善される事実
が判明した。
【表２】
【００３７】
【発明の効果】以上述べた来た様に、本発明に依れば、
表面が絶縁性物質で有る基板の上にシリコン膜を能動層
とする薄膜半導体装置に於いて、該シリコン膜の結晶性
・光学特性を調整する事に依り有効移動度の大きい良好
な薄膜半導体装置を得る事が出来る。又、こうした良質
で｛１１１｝面の配向量が多いシリコン膜は、減圧ＣＶ
Ｄ法で堆積する際、反応炉内圧を１５ｍＴｏｒｒ以下と
するか、或いはシラン分圧を１０ｍＴｏｒｒ以下とする
事に依り堆積される。本発明に依り、良好なトランジス
タ特性を有する薄膜半導体装置を製造する事が可能とな
り、ＬＳＩの多層化や集積化、或いは薄膜トランジスタ
を用いたアクティブマトリックス液晶ディスプレイの高
性能化、低価格化をもたらすと言う多大な効果を有する
。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の一実施例を示すシリ
コン薄膜半導体装置製造の各工程に於ける素子断面図。
【図２】本発明の効果を示す図で、本発明の一実施例と
従来技術との薄膜トランジスタの特性を比較した比較図
。
【図３】本発明の効果を示す図で、反応炉内圧と薄膜ト
ランジスタの有効移動度の関係を示す図。
【図４】本発明の効果を示す図で、炉内圧と堆積シリコ
ン薄膜の配向性の関係を示す図。
【図５】本発明の効果を示す炉内圧と堆積シリコン膜の
結晶化率の関係を示す図で、結晶化率をラマン分光法と
、多波長分光エリプソメトリーの二方法で示した図。
【符号の説明】
１０１　　基板 １０２　　下地二酸化硅素膜 １０３　　不純物を含んだシリコン薄膜１０４　　ソー
ス・ドレイン領域 １０５　　チャンネル部シリコン薄膜 １０６　　ゲート絶縁膜 １０７　　ゲート電極 １０８　　ソース・ドレイン電極端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】少なくとも表面が絶縁性物質である基板の
    一方面上にシリコン膜半導体層を形成し、この半導体層
    をトランジスタの能動層としている薄膜半導体装置に於
    いて、前記半導体層は、波長５８９．３ｎｍの空気に対
    する屈折率が４．０６以下で有るシリコン膜で有るか、
    波長３０８ｎｍの空気に対する屈折率が４．４６以上で
    有るシリコン膜で有るか、或は波長４０４．７ｎｍに於
    ける吸光係数が０．８１以下で有るシリコン膜で有る事
    を特徴とする薄膜半導体装置。
  2. 【請求項２】少なくとも表面が絶縁性物質である基板の
    一方面上にシリコン膜半導体層を形成し、この半導体層
    をトランジスタの能動層としている薄膜半導体装置に於
    いて、前記半導体層は結晶化率がラマン分光法で測定し
    た際、４０％以上に達するシリコン膜で有る事を特徴と
    する薄膜半導体装置。
  3. 【請求項３】少なくとも表面が絶縁性物質で有る基板の
    一方面上にシリコン膜半導体層を形成し、この半導体層
    をトランジスタの能動層としている薄膜半導体装置の製
    造方法に於いて、該シリコン膜を減圧気相化学堆積法（
    減圧ＣＶＤ法）にて堆積する際、原料ガスとしてモノシ
    ラン（ＳｉＨ４　）を使用し、反応炉内圧を１５ｍＴｏ
    ｒｒ以下とするか、或いはシラン分圧を１０ｍＴｏｒｒ
    以下としてシリコン膜を堆積する工程を含む事を特徴と
    する薄膜半導体装置の製造方法。
  4. 【請求項４】結晶化率がラマン分光法で測定した際４０
    ％以上に達するシリコン薄膜、又は｛１１１｝面を主体
    とした配向を持つシリコン薄膜を減圧気相化学堆積法（
    減圧ＣＶＤ法）を用いて成膜温度６００℃以下の低温で
    形成する方法に於いて、原料ガスとしてモノシラン（Ｓ
    ｉＨ４　）を用い、反応炉内圧力が１５ｍＴｏｒｒ以下
    で有るか、又はシラン分圧が１０ｍＴｏｒｒ以下にて堆
    積する事を特徴とするシリコン薄膜堆積法。
JP7087991A 1990-05-18 1991-04-03 薄膜半導体装置の製造方法 Expired - Fee Related JP3491903B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7087991A JP3491903B2 (ja) 1990-05-18 1991-04-03 薄膜半導体装置の製造方法
EP19910304442 EP0457601A3 (en) 1990-05-18 1991-05-17 Thin film semi-conductor device and method of producing same
US08/173,265 US5389580A (en) 1990-05-18 1993-12-27 Thin film semiconductor device and method of production

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2-128746 1990-05-18
JP12874590 1990-05-18
JP2-128745 1990-05-18
JP12874690 1990-05-18
JP7087991A JP3491903B2 (ja) 1990-05-18 1991-04-03 薄膜半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001143182A Division JP2002050635A (ja) 1990-05-18 2001-05-14 薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04218928A true JPH04218928A (ja) 1992-08-10
JP3491903B2 JP3491903B2 (ja) 2004-02-03

Family

ID=27300465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7087991A Expired - Fee Related JP3491903B2 (ja) 1990-05-18 1991-04-03 薄膜半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5389580A (ja)
EP (1) EP0457601A3 (ja)
JP (1) JP3491903B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171141A (ja) * 2015-03-11 2016-09-23 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166091A (en) * 1991-05-31 1992-11-24 At&T Bell Laboratories Fabrication method in vertical integration
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
KR100218500B1 (ko) 1995-05-17 1999-09-01 윤종용 실리콘막 및 그 제조 방법과 이를 포함하는 박막트랜지스터 및 그 제조방법
WO1996039718A1 (en) * 1995-06-06 1996-12-12 Asahi Kasei Microsystems Co., Ltd. Semiconductor device and method of production thereof
US6726955B1 (en) * 2000-06-27 2004-04-27 Applied Materials, Inc. Method of controlling the crystal structure of polycrystalline silicon
KR100437765B1 (ko) * 2001-06-15 2004-06-26 엘지전자 주식회사 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법
KR100786873B1 (ko) * 2006-09-26 2007-12-20 삼성에스디아이 주식회사 다결정 실리콘 기판의 결정화도 측정방법, 이를 이용한유기 발광 표시 장치의 제조방법 및 유기 발광 표시 장치
US20080173877A1 (en) * 2007-01-09 2008-07-24 Kabushiki Kaisha Y.Y.L. Semiconductor apparatus
KR100880155B1 (ko) * 2007-08-13 2009-01-23 경희대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
US20110256385A1 (en) * 2010-04-15 2011-10-20 Seiko Epson Corporation Bonding film-attached substrate and bonding film-attached substrate manufacturing method
CN104992926B (zh) * 2015-07-24 2018-03-13 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2193976B (en) * 1986-03-19 1990-05-30 Gen Electric Plc Process for depositing a polysilicon film on a substrate
JPS63233564A (ja) * 1987-03-23 1988-09-29 Canon Inc 接合型トランジスタの製造法
JPH02208293A (ja) * 1989-02-08 1990-08-17 Kanazawa Univ 多結晶シリコン膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171141A (ja) * 2015-03-11 2016-09-23 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法

Also Published As

Publication number Publication date
US5389580A (en) 1995-02-14
EP0457601A2 (en) 1991-11-21
JP3491903B2 (ja) 2004-02-03
EP0457601A3 (en) 1992-03-18

Similar Documents

Publication Publication Date Title
KR100283350B1 (ko) Ｍｉｓ 박막 반도체 디바이스
EP0445535B1 (en) Method of forming an oxide film
JPH07176745A (ja) 半導体素子
JP3491903B2 (ja) 薄膜半導体装置の製造方法
JP3486421B2 (ja) 薄膜半導体装置の製造方法
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP3510973B2 (ja) 薄膜半導体装置の製造方法
JP3486420B2 (ja) 薄膜半導体装置の製造方法
JP3690287B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3530540B2 (ja) 薄膜半導体装置の製造方法
JP2002050635A (ja) 薄膜半導体装置の製造方法
JP3730185B2 (ja) 薄膜トランジスタの製造方法
KR0179035B1 (ko) 박막 반도체 장치 및 그 제조방법
JP3203772B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP4023367B2 (ja) 半導体膜形成方法、及び半導体膜製造方法
JP3038898B2 (ja) 薄膜半導体装置の製造方法
JP3786580B2 (ja) 化学気相堆積装置及びそれを用いた半導体膜の製造方法
JP3008486B2 (ja) 薄膜半導体装置の製造方法
JPH10223911A (ja) 薄膜半導体装置
JPS5884464A (ja) 半導体素子
JPS60241268A (ja) 薄膜トランジスタの製造方法
JP2005327836A (ja) 成膜方法
JPH0653503A (ja) 薄膜トランジスタ及びその製造方法
JP2003178990A (ja) 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ
JP3055555B2 (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees