JPH02208293A - 多結晶シリコン膜の製造方法 - Google Patents
多結晶シリコン膜の製造方法Info
- Publication number
- JPH02208293A JPH02208293A JP1029286A JP2928689A JPH02208293A JP H02208293 A JPH02208293 A JP H02208293A JP 1029286 A JP1029286 A JP 1029286A JP 2928689 A JP2928689 A JP 2928689A JP H02208293 A JPH02208293 A JP H02208293A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- orientation
- film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3466—Crystal orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野コ
本発明は、プラズマを利用して<100>結晶軸配向し
た多結晶シリコン膜の製造方法に関する。
た多結晶シリコン膜の製造方法に関する。
[従来技術]
現在、薄膜トランジスタに応用される多結晶シリコン膜
として、結晶粒サイズの増加及び結晶軸の配向について
多くの研究、開発がなされている。
として、結晶粒サイズの増加及び結晶軸の配向について
多くの研究、開発がなされている。
すなわち、薄膜トランジスタとして金属電極−ゲト絶縁
膜(酸化シリコン膜等)−シリコン構造を形成した場合
、ゲート絶縁膜とシリコンとの界面における表面準位(
半導体のエネルギー・バンド・ギャップ間の伝導帯およ
び充満帯の近傍に存在する)の密度は、シリコン表面に
垂直な結晶軸方向に強く依存する。単結晶シリコンの場
合、< ]、 OO>方向での表面準位密度を基準にと
れば、く]コ0〉方向での密度は約3倍、<111>方
向での密度は約6〜7倍となることが報告されている。
膜(酸化シリコン膜等)−シリコン構造を形成した場合
、ゲート絶縁膜とシリコンとの界面における表面準位(
半導体のエネルギー・バンド・ギャップ間の伝導帯およ
び充満帯の近傍に存在する)の密度は、シリコン表面に
垂直な結晶軸方向に強く依存する。単結晶シリコンの場
合、< ]、 OO>方向での表面準位密度を基準にと
れば、く]コ0〉方向での密度は約3倍、<111>方
向での密度は約6〜7倍となることが報告されている。
そのため、< 100>結晶軸方向の表面をもつ単結晶
シリコンかに記の目的に対して使用されている。
シリコンかに記の目的に対して使用されている。
多結晶シリコン膜を使用する場合も、その表面に対して
結晶粒の結晶軸方向が<100>方向に配向したシリコ
ン膜の開発が工業的に非常に重要となる。
結晶粒の結晶軸方向が<100>方向に配向したシリコ
ン膜の開発が工業的に非常に重要となる。
また多結晶シリコン中には、必然的に結晶粒間に界面が
存在するために、その界面準位(半導体のエネルギー・
バンド・ギャップ間に荷電準位を形成する)に起因して
、結晶粒間にポテンシャル・バリヤが発生している。こ
の結晶粒界面の影響を減少させるためには、結晶粒サイ
ズを大きくすることが必要である。
存在するために、その界面準位(半導体のエネルギー・
バンド・ギャップ間に荷電準位を形成する)に起因して
、結晶粒間にポテンシャル・バリヤが発生している。こ
の結晶粒界面の影響を減少させるためには、結晶粒サイ
ズを大きくすることが必要である。
従来、<100>方向に結晶軸が配向した多結晶シリコ
ン膜は、シラン系ガスを含む原料ガスを低ガス圧力の下
で熱分解する時に、ガス圧力および堆積温度を調整する
ことによって得られる。しかし、この方法では、600
℃程度以下の温度で堆積した場合はシリコン膜の表面は
平滑となるが、堆積されたシリコン膜はアモルファスと
なる。
ン膜は、シラン系ガスを含む原料ガスを低ガス圧力の下
で熱分解する時に、ガス圧力および堆積温度を調整する
ことによって得られる。しかし、この方法では、600
℃程度以下の温度で堆積した場合はシリコン膜の表面は
平滑となるが、堆積されたシリコン膜はアモルファスと
なる。
方、堆積温度を600℃以上に増加させて多結晶シリコ
ン膜の堆積が可能となる条件にした場合、その表面は非
常に荒れたものとなる。特に、この表面の荒れは配向の
程度に強く依存しており、配向か強くなると極めて大き
くなり高低差は0.2μm以」−に達する。
ン膜の堆積が可能となる条件にした場合、その表面は非
常に荒れたものとなる。特に、この表面の荒れは配向の
程度に強く依存しており、配向か強くなると極めて大き
くなり高低差は0.2μm以」−に達する。
この表面の荒れを防止するために、従来の多結晶シリコ
ン膜の作製方法では、上記の熱分解法により表面が平滑
となる600℃程度以下の堆積温度でアモルファス・シ
リコン膜を堆積し、それを600℃程度以下の温度で熱
処理することによって同相結晶化させている。この方法
では、表面は平滑で結晶粒サイズも大きな多結晶シリコ
ン膜が得られるが、成長する結晶粒の結晶軸方向は制御
されていないため、多くの場合、結晶軸方向はランダム
または< 1.11 >方向に弱く配向し、<100>
配向多結晶シリコン膜は作製できない。
ン膜の作製方法では、上記の熱分解法により表面が平滑
となる600℃程度以下の堆積温度でアモルファス・シ
リコン膜を堆積し、それを600℃程度以下の温度で熱
処理することによって同相結晶化させている。この方法
では、表面は平滑で結晶粒サイズも大きな多結晶シリコ
ン膜が得られるが、成長する結晶粒の結晶軸方向は制御
されていないため、多くの場合、結晶軸方向はランダム
または< 1.11 >方向に弱く配向し、<100>
配向多結晶シリコン膜は作製できない。
[発明が解決しようとする課題]
本発明は<100>方向に結晶軸が強く配向し、かつ表
面の荒れの極めて少ない平滑な表面をもつ多結晶シリコ
ン膜を製造する方法を提供するものである。
面の荒れの極めて少ない平滑な表面をもつ多結晶シリコ
ン膜を製造する方法を提供するものである。
[課題を解決する手段及び作用]
本発明は、反応装置内に基板を配置する工程と、上記反
応装置内にシラン系ガスを含む原料ガスを導入して50
0〜800℃で熱分解する工程と、熱分解と同時にプラ
ズマ発生用電力を印加して」1記原料ガス中でプラズマ
を発生させる工程と、原料ガスの熱分解とプラズマの発
生とにより、」−記基板上にシリコンを堆積させて多結
晶シリコン膜を形成する工程と、を具備し、上記プラズ
マ発生用印加電力を、シリコン膜が<110>配向の多
結晶となる印加電力よりも低く制御して、主に<100
>配向で、表面が平滑な多結晶シリコン膜を得る、多結
晶シリコン膜の製造方法である。
応装置内にシラン系ガスを含む原料ガスを導入して50
0〜800℃で熱分解する工程と、熱分解と同時にプラ
ズマ発生用電力を印加して」1記原料ガス中でプラズマ
を発生させる工程と、原料ガスの熱分解とプラズマの発
生とにより、」−記基板上にシリコンを堆積させて多結
晶シリコン膜を形成する工程と、を具備し、上記プラズ
マ発生用印加電力を、シリコン膜が<110>配向の多
結晶となる印加電力よりも低く制御して、主に<100
>配向で、表面が平滑な多結晶シリコン膜を得る、多結
晶シリコン膜の製造方法である。
本発明では、まず絶縁基板を用意し、これを反応装置内
に配置する。そしてこの反応装置内にシラン系ガスを含
む原料ガスを導入して500〜800℃で熱分解し、同
時にプラズマ発生用電力を印加して上記原料ガス中でプ
ラズマを発生させる。この原料ガスは、シラン系ガス(
モノンラン(SiH)やジシラン(Si2H6)など)
若しくは、このシラン系ガスと、必要により導入するキ
ャリヤ・ガス(水素やアルゴンなど)と、必要により導
入するドーパント・ガス(フォスフイン(PH)、アル
シン(A s H3) 、ジボラン(B2H6)など)
との混合ガスである。ここで、シランで水素を希釈する
場合、シランの水素希釈比は大きくしない方が強い<
100 >配向を得るために良い。
に配置する。そしてこの反応装置内にシラン系ガスを含
む原料ガスを導入して500〜800℃で熱分解し、同
時にプラズマ発生用電力を印加して上記原料ガス中でプ
ラズマを発生させる。この原料ガスは、シラン系ガス(
モノンラン(SiH)やジシラン(Si2H6)など)
若しくは、このシラン系ガスと、必要により導入するキ
ャリヤ・ガス(水素やアルゴンなど)と、必要により導
入するドーパント・ガス(フォスフイン(PH)、アル
シン(A s H3) 、ジボラン(B2H6)など)
との混合ガスである。ここで、シランで水素を希釈する
場合、シランの水素希釈比は大きくしない方が強い<
100 >配向を得るために良い。
本発明において、熱分解温度を上記範囲に限定した理由
は、500℃未満では<110>配向をもつ結晶粒サイ
ズの小さな微結晶シリコン膜またはアモルファス争シリ
コンとなり、<100>配向膜を作製することができな
いためである。一方800℃を越えるとシラン系ガスの
熱分解反応がプラズマ分解反応の効果を上回ることとな
り、配向性に関して、プラズマ発生用電力を印加してい
ない場合と類似の結果を生じるためである。本発明を実
施するための最適な温度は、他の多結晶シリコン膜形成
条件に影響されて変化するが、上記温度範囲内において
当業者であれば適宜設定可能である。
は、500℃未満では<110>配向をもつ結晶粒サイ
ズの小さな微結晶シリコン膜またはアモルファス争シリ
コンとなり、<100>配向膜を作製することができな
いためである。一方800℃を越えるとシラン系ガスの
熱分解反応がプラズマ分解反応の効果を上回ることとな
り、配向性に関して、プラズマ発生用電力を印加してい
ない場合と類似の結果を生じるためである。本発明を実
施するための最適な温度は、他の多結晶シリコン膜形成
条件に影響されて変化するが、上記温度範囲内において
当業者であれば適宜設定可能である。
原料ガスとしてシラン系ガスのうちモノシランを使用す
るか、またはジシランを使用するかは任意である。しか
しいずれかを選択するかによって、<100>配向か観
測される多結晶シリコン膜の有効堆積温度か変化する可
能性が非常に強い。
るか、またはジシランを使用するかは任意である。しか
しいずれかを選択するかによって、<100>配向か観
測される多結晶シリコン膜の有効堆積温度か変化する可
能性が非常に強い。
一般的に、モノシランが最も多く使用されていますか、
ジシランを使用した場合には、前記した<100>配向
を可能ならしめる有効堆積温度は低温側に移動するもの
と推定される。この推定の根拠は、ジシランはモノシラ
ンよりも低い温度で熱分解すること、およびアモルファ
ス・シリコン膜を堆積した場合、その堆積温度は、モノ
シランを使用した場合よりジシランを使用した場合に低
くすることができることによる。
ジシランを使用した場合には、前記した<100>配向
を可能ならしめる有効堆積温度は低温側に移動するもの
と推定される。この推定の根拠は、ジシランはモノシラ
ンよりも低い温度で熱分解すること、およびアモルファ
ス・シリコン膜を堆積した場合、その堆積温度は、モノ
シランを使用した場合よりジシランを使用した場合に低
くすることができることによる。
原料ガスのガス圧力は100 mTorrから数Tor
rの範囲で選択するのが好ましい。原料ガスの流量は、
薄膜作製装置の形状に依存するが、1時間当りのシリコ
ン膜の堆積速度の上限が1〜2μmを超えない条件下で
選択することが望ましい。
rの範囲で選択するのが好ましい。原料ガスの流量は、
薄膜作製装置の形状に依存するが、1時間当りのシリコ
ン膜の堆積速度の上限が1〜2μmを超えない条件下で
選択することが望ましい。
そして原料ガスの熱分解と同時にプラズマを発生させて
< 1.00 >配向の多結晶シリコン膜を堆積させる
。プラズマ発生用電力は、他の多結晶シリコン膜の条件
に係わらず常に<110>配向の結晶粒となる印加重力
よりも低くなるように制御する。そしてこのことにより
<100>配向の多結晶シリコン膜が得られる。このよ
うな知見ハ本発明者の研究により見出されたものである
。すなわち、以下の実施例で具体的に示すが、本発明者
の研究によれば、シリコン膜の結晶粒の配向は、プラズ
マ発生用電力のみならず、堆積温度、原料ガスの圧力、
原料ガスの総流量、原料ガスの組成にも依存するが、他
の堆積条件を一定として、プラズマ発生用電力をOWか
ら次第に増加させていった時、<100>配向の程度は
急激に強くなり、最大値をとった後再び弱くなりこの後
は<110>配向か極めて強くなる。
< 1.00 >配向の多結晶シリコン膜を堆積させる
。プラズマ発生用電力は、他の多結晶シリコン膜の条件
に係わらず常に<110>配向の結晶粒となる印加重力
よりも低くなるように制御する。そしてこのことにより
<100>配向の多結晶シリコン膜が得られる。このよ
うな知見ハ本発明者の研究により見出されたものである
。すなわち、以下の実施例で具体的に示すが、本発明者
の研究によれば、シリコン膜の結晶粒の配向は、プラズ
マ発生用電力のみならず、堆積温度、原料ガスの圧力、
原料ガスの総流量、原料ガスの組成にも依存するが、他
の堆積条件を一定として、プラズマ発生用電力をOWか
ら次第に増加させていった時、<100>配向の程度は
急激に強くなり、最大値をとった後再び弱くなりこの後
は<110>配向か極めて強くなる。
さらに、プラズマ発生用電力を印加していない時は、堆
積されたシリコン膜の表面は非常に荒れるが、本発明方
法のプラズマ印加により<100>方向に結晶軸が配向
した時、その表面は極めて平滑(30λ以下)となる。
積されたシリコン膜の表面は非常に荒れるが、本発明方
法のプラズマ印加により<100>方向に結晶軸が配向
した時、その表面は極めて平滑(30λ以下)となる。
さらには、」1記堆積温度の範囲で比較的低い温度で堆
積した場合、<100>配向の強さを維持したままで、
全体としての結晶化率を下げることかできる。このよう
な多結晶シリコン膜を600℃程度以下で熱処理して、
<100>配向結晶粒を固相結晶成長させることにより
、<100>方向に強く配向し、かつ結晶粒サイズの大
きな多結晶シリコン膜を作製することができる。本発明
では、結晶粒サイズの増加に関して、上記の600℃程
度以下の温度で熱処理する方法以外に、Kung an
d Re1fによって発表された、Siイオン注入時に
おけるイオン・チャネリング効果を利用して、低温固相
成長過程において種となる結晶粒を選択する方法[Ku
ng et atの方法で得られた多結晶シリコン膜は
、<110>配向をもち、結晶粒サイズが大きい:論文
誌:Journal of Applied Phys
jcs、 62巻、4号、1987年、1503−15
09ページ、著者: K、T、−Y。
積した場合、<100>配向の強さを維持したままで、
全体としての結晶化率を下げることかできる。このよう
な多結晶シリコン膜を600℃程度以下で熱処理して、
<100>配向結晶粒を固相結晶成長させることにより
、<100>方向に強く配向し、かつ結晶粒サイズの大
きな多結晶シリコン膜を作製することができる。本発明
では、結晶粒サイズの増加に関して、上記の600℃程
度以下の温度で熱処理する方法以外に、Kung an
d Re1fによって発表された、Siイオン注入時に
おけるイオン・チャネリング効果を利用して、低温固相
成長過程において種となる結晶粒を選択する方法[Ku
ng et atの方法で得られた多結晶シリコン膜は
、<110>配向をもち、結晶粒サイズが大きい:論文
誌:Journal of Applied Phys
jcs、 62巻、4号、1987年、1503−15
09ページ、著者: K、T、−Y。
Kung and R,Re1f、題目: Po1yc
rystalline Sjthin−Nlmtran
sjstors I’abricated at<
800 ℃ :Effects of grai
n 5ize and<100>fiber t
exture]、さらには、アモルファス中シリコン膜
の低温での固相結晶成長過程において、本発明による<
100>配向多結晶シリコンを結晶軸方向を制御するた
めの種(下地)として利用して、アモルファス・シリコ
ン膜を下地と同じ<100>配向をもち、かつ結晶粒サ
イズを大きくする方法、等が利用可能である。
rystalline Sjthin−Nlmtran
sjstors I’abricated at<
800 ℃ :Effects of grai
n 5ize and<100>fiber t
exture]、さらには、アモルファス中シリコン膜
の低温での固相結晶成長過程において、本発明による<
100>配向多結晶シリコンを結晶軸方向を制御するた
めの種(下地)として利用して、アモルファス・シリコ
ン膜を下地と同じ<100>配向をもち、かつ結晶粒サ
イズを大きくする方法、等が利用可能である。
[発明の効果]
本発明による多結晶シリコン膜は、<100>方向に強
く配向し、かつ平滑な表面をもつため、薄膜トランジス
タに応用した場合、以下に記載されるような効果を奏す
る。
く配向し、かつ平滑な表面をもつため、薄膜トランジス
タに応用した場合、以下に記載されるような効果を奏す
る。
(1)シリコンとゲート絶縁膜との界面付近Iにおける
表面準位密度が少なくなる上記の結晶軸方向での配向は
、しきい電圧の変動を少なくし、界面付近でのキャリヤ
易動度を増加させる効果をもっため、従来の多結晶シリ
コン膜を使用した場合に比較して、薄膜トランジスタの
特性は改善されたものとなる。また、平滑な表面をもつ
ため、堆積された多結晶シリコン膜」二に多様な機能を
もつ素子を順次構成した、三次元集積回路への応用も可
能となる。
表面準位密度が少なくなる上記の結晶軸方向での配向は
、しきい電圧の変動を少なくし、界面付近でのキャリヤ
易動度を増加させる効果をもっため、従来の多結晶シリ
コン膜を使用した場合に比較して、薄膜トランジスタの
特性は改善されたものとなる。また、平滑な表面をもつ
ため、堆積された多結晶シリコン膜」二に多様な機能を
もつ素子を順次構成した、三次元集積回路への応用も可
能となる。
(2)本発明による多結晶シリコン膜の堆積方法は、原
料ガスの熱分解反応に加えてプラズマ放電分解反応を利
用しているため、堆積温度が700℃以下の時、従来の
熱分解反応のみを利用している場合に比較して堆積速度
はかなり早くなる効果をもつ。
料ガスの熱分解反応に加えてプラズマ放電分解反応を利
用しているため、堆積温度が700℃以下の時、従来の
熱分解反応のみを利用している場合に比較して堆積速度
はかなり早くなる効果をもつ。
(3)本発明では、<100>配向多結晶シリコン膜を
印加電力を制御することにより製造するので、次のよう
な効果をもつ。すなわち、エツチングにより表面層の除
去速度は、結晶軸配向の方向に依存している( < 1
00 >が最も早く、< 11.1 >が最も遅い)。
印加電力を制御することにより製造するので、次のよう
な効果をもつ。すなわち、エツチングにより表面層の除
去速度は、結晶軸配向の方向に依存している( < 1
00 >が最も早く、< 11.1 >が最も遅い)。
このことを利用して、基板」二にまず< 1.10 >
配向膜を作り、ついて印加電力を制御してその」二に<
100>配向膜を形成して、多結晶シリコン膜を作る。
配向膜を作り、ついて印加電力を制御してその」二に<
100>配向膜を形成して、多結晶シリコン膜を作る。
そして< 100 >膜を選択的にエツチングすること
により、<110>膜」−に<100>膜のパターンを
描いて残すことが可能となる。
により、<110>膜」−に<100>膜のパターンを
描いて残すことが可能となる。
(4)不純物を熱拡散法によりドープする場合、その拡
散係数(不純物が拡散する速度を与える係数)は、結晶
軸方向に依存する。このため< 1. OO>膜と<
11.0 >膜の2層構造の多結晶シリコン膜に拡散さ
せた時、ドーピング深さを選択的に制御することが可能
である。
散係数(不純物が拡散する速度を与える係数)は、結晶
軸方向に依存する。このため< 1. OO>膜と<
11.0 >膜の2層構造の多結晶シリコン膜に拡散さ
せた時、ドーピング深さを選択的に制御することが可能
である。
[実施例]
本発明は、以下の実施例により更に明確に説明される。
実施例1
本発明者の出願にかかる特願昭5[i−50904号に
開示した薄膜作製装置を用いて、本発明のシリコン膜を
製造した。この装置は、第1図に示すよ6に、外熱式誘
導結合型装置であり、直径が5 cmの溶融石英製の反
応管]に同心形状にプラズマ発生用高周波コイル2(巻
数は20ターン)を配置し、それを電気炉3中に挿入し
たものである。シリコン膜の堆積用基板4(石英または
ガラス)は高周波コイルの中心部に位置するように反応
管内に設置した。原料ガスとしては、シランと水素を1
対4の割合で混合したガスを使用し、堆積温度を700
℃、ガス圧力を0.3Torr 、ガス総流量を48C
CMとして、印加高周波電力をOWから40Wまで変化
させた。この例でのシリコン膜の1時間当たりの堆積速
度は、OWの場合を除いて、0.4〜0.6μmである
。<100>配向多結晶シリコン膜は3Wと7Wの間で
得られ、IOW以上では<110>配向膜となった。<
100>配向の程度は、5Wで堆積した場合、全結晶粒
の相対強度の総和に占める<100>配向した結晶粒の
割合は85%以上であり、<111>方向の割合は約8
%、<110>および< 311. >の割合は約2〜
4%であった。さらに、表面荒さ計によって測定された
表面の荒れの程度は、OWで堆積[7た場合、約100
〜150人であったのに対して、3W以」−の電力3W
以」二の電力を印加した時、その表面は極めて平滑とな
り、使用した表面荒さ計の検出限界である30Å以下で
あった。
開示した薄膜作製装置を用いて、本発明のシリコン膜を
製造した。この装置は、第1図に示すよ6に、外熱式誘
導結合型装置であり、直径が5 cmの溶融石英製の反
応管]に同心形状にプラズマ発生用高周波コイル2(巻
数は20ターン)を配置し、それを電気炉3中に挿入し
たものである。シリコン膜の堆積用基板4(石英または
ガラス)は高周波コイルの中心部に位置するように反応
管内に設置した。原料ガスとしては、シランと水素を1
対4の割合で混合したガスを使用し、堆積温度を700
℃、ガス圧力を0.3Torr 、ガス総流量を48C
CMとして、印加高周波電力をOWから40Wまで変化
させた。この例でのシリコン膜の1時間当たりの堆積速
度は、OWの場合を除いて、0.4〜0.6μmである
。<100>配向多結晶シリコン膜は3Wと7Wの間で
得られ、IOW以上では<110>配向膜となった。<
100>配向の程度は、5Wで堆積した場合、全結晶粒
の相対強度の総和に占める<100>配向した結晶粒の
割合は85%以上であり、<111>方向の割合は約8
%、<110>および< 311. >の割合は約2〜
4%であった。さらに、表面荒さ計によって測定された
表面の荒れの程度は、OWで堆積[7た場合、約100
〜150人であったのに対して、3W以」−の電力3W
以」二の電力を印加した時、その表面は極めて平滑とな
り、使用した表面荒さ計の検出限界である30Å以下で
あった。
また、」1記の多結晶シリコン膜を1000℃で熱酸化
することにより、金属−酸化シリコン膜−多結晶シリコ
ン膜の構造物を作製して、コンダクタンス法により多結
晶シリコン膜と酸化シリコン膜との界面付近における表
面準位密度を調べた。なお、熱酸化後の多結晶シリコン
膜についても配向の程度を調べた。結果として、15W
以」二の電力を印加して極めて強い<110>配向を示
していたシリコン膜において、わずかに配向の強さが弱
まったことを除いては、大きな変化は見られなかった。
することにより、金属−酸化シリコン膜−多結晶シリコ
ン膜の構造物を作製して、コンダクタンス法により多結
晶シリコン膜と酸化シリコン膜との界面付近における表
面準位密度を調べた。なお、熱酸化後の多結晶シリコン
膜についても配向の程度を調べた。結果として、15W
以」二の電力を印加して極めて強い<110>配向を示
していたシリコン膜において、わずかに配向の強さが弱
まったことを除いては、大きな変化は見られなかった。
たたし、これは< 1.11 >方向のX線強度を基準
とした場合であって、相対強度で求めた場合は、<10
0>および< 11. O>方向に強い配向を示す膜に
おいては、それぞれ相対強度か10〜20%程度増加し
ていた。表面準位密度の印加高周波電力による変化は、
<100>配向の強さの変化と良く対応しており、ラン
ダム配向に近い構造をもつOWで堆積した多結晶シリコ
ン膜における]4 表面準位密度を基準とすれは、5Wで堆積した<100
>配向膜のそれは約1/12てあり、15Wで堆積した
< 110 >配向膜のそれは約]/2であった。
とした場合であって、相対強度で求めた場合は、<10
0>および< 11. O>方向に強い配向を示す膜に
おいては、それぞれ相対強度か10〜20%程度増加し
ていた。表面準位密度の印加高周波電力による変化は、
<100>配向の強さの変化と良く対応しており、ラン
ダム配向に近い構造をもつOWで堆積した多結晶シリコ
ン膜における]4 表面準位密度を基準とすれは、5Wで堆積した<100
>配向膜のそれは約1/12てあり、15Wで堆積した
< 110 >配向膜のそれは約]/2であった。
第2図は本発明方法を実施するに際し、堆積温度を70
0℃一定の下で高周波電力を変化させた時のアンドープ
膜のX−線回折強度の相対強度を示したものであり、第
3図は堆積温度は7000Cとし、シラン(S iH4
)に対するジボラン(B2H6)の流量比を10−5で
一定としたときの相対強度を示す。相対強度の定義は、
測定された各方位からのX−線信号強度を全くランダム
なシリコン・パウダーにおける対応するX−線信号強度
によって割り算し、さらに、X−線のシリコンに対する
吸収係数を使って測定した試料の膜厚の差異を補正した
ものである。第2図に見られるように、強い<100>
配向は5Wて観測されており、15W以上では強い<1
10>配向が観測されている。第3図に示したボロン・
ドープ膜についての結果は、5Wより低い3Wでさらに
< 100 >配向か強くなっているのが分かる。また
、第2図及び第3図の5Wおよび15Wに対する結果の
比較からボロンのドープは<100>および<110>
配向共に相対強度を約半分に弱めているのが分かります
。そして、第2図及び第3図に示す結果は、<100>
配向の強い多結晶シリコン膜の形成が、<110>配向
の強いシリコン膜よりも常に低いプラズマ形成用印加電
圧の下で達成されるということを意味している。
0℃一定の下で高周波電力を変化させた時のアンドープ
膜のX−線回折強度の相対強度を示したものであり、第
3図は堆積温度は7000Cとし、シラン(S iH4
)に対するジボラン(B2H6)の流量比を10−5で
一定としたときの相対強度を示す。相対強度の定義は、
測定された各方位からのX−線信号強度を全くランダム
なシリコン・パウダーにおける対応するX−線信号強度
によって割り算し、さらに、X−線のシリコンに対する
吸収係数を使って測定した試料の膜厚の差異を補正した
ものである。第2図に見られるように、強い<100>
配向は5Wて観測されており、15W以上では強い<1
10>配向が観測されている。第3図に示したボロン・
ドープ膜についての結果は、5Wより低い3Wでさらに
< 100 >配向か強くなっているのが分かる。また
、第2図及び第3図の5Wおよび15Wに対する結果の
比較からボロンのドープは<100>および<110>
配向共に相対強度を約半分に弱めているのが分かります
。そして、第2図及び第3図に示す結果は、<100>
配向の強い多結晶シリコン膜の形成が、<110>配向
の強いシリコン膜よりも常に低いプラズマ形成用印加電
圧の下で達成されるということを意味している。
実施例2
実施例1のアンドープ膜に対する堆積条件のうち、シラ
ンと水素の割合を1対4*とともに、1対2及び1対8
と変え、他の条件は以下に示す同じ条件下で多結晶シリ
コンを作製した。その結果を実施例1の結果(1対4*
*)とともに表1に示す。
ンと水素の割合を1対4*とともに、1対2及び1対8
と変え、他の条件は以下に示す同じ条件下で多結晶シリ
コンを作製した。その結果を実施例1の結果(1対4*
*)とともに表1に示す。
表 1
水素に対するシランガスの混合割合を変化させた時のX
−線相対強度の変化及び堆積速度の変化計:相対強度の
定義は第2図、第3図に示されたものと同じ。
−線相対強度の変化及び堆積速度の変化計:相対強度の
定義は第2図、第3図に示されたものと同じ。
堆積強度は、堆積温度(700℃)、印加高周波電力(
5w)、圧力(0,3Torr) 、流fit (48
CCM)等で、第2図に示されたアンドープ膜の5Wの
時と同じであり、水素希釈比のみを変えている。
5w)、圧力(0,3Torr) 、流fit (48
CCM)等で、第2図に示されたアンドープ膜の5Wの
時と同じであり、水素希釈比のみを変えている。
結果として、データにバラツキがあるものの、水素の混
合割合を減少(1対8から1対2の方向に変化)させた
時、<100>方向の相対強度は大きく増加しており、
<311>のそれは減少しているのがわかる。<111
>のそれもやや減少している。他の方位に関してきあま
り大きくは変化していないと見ることができる。
合割合を減少(1対8から1対2の方向に変化)させた
時、<100>方向の相対強度は大きく増加しており、
<311>のそれは減少しているのがわかる。<111
>のそれもやや減少している。他の方位に関してきあま
り大きくは変化していないと見ることができる。
以上の結果から、強い<100>配向膜を得るための堆
積条件として、水素のシランに対する混合割合は大きく
しない方が良いことが分る。その理由は明確ではないが
、本発明者の推定によれば、水素そのものの影響という
よりも水素の混合割合を減少させた時に堆積速度が大き
く増加していることから、堆積速度はある程度速い方が
強い<100>配向膜を得ることができると考えられる
。しかし、堆積速度が速すぎると、プラズマを印加した
条件の下でも多結晶シリコン膜の表面は荒れてきます。
積条件として、水素のシランに対する混合割合は大きく
しない方が良いことが分る。その理由は明確ではないが
、本発明者の推定によれば、水素そのものの影響という
よりも水素の混合割合を減少させた時に堆積速度が大き
く増加していることから、堆積速度はある程度速い方が
強い<100>配向膜を得ることができると考えられる
。しかし、堆積速度が速すぎると、プラズマを印加した
条件の下でも多結晶シリコン膜の表面は荒れてきます。
]対2の場合は、1対4の場合よりも表面の荒れはやや
増加(1対2の試料の表面の荒れは40〜50人)して
いた。以」二のことから、強い<100>配向及び平滑
な表面の多結晶シリコン膜を得るためには、1時間当り
の堆積速度の」1限が1〜2μm程度であることが好適
であることが推定される。
増加(1対2の試料の表面の荒れは40〜50人)して
いた。以」二のことから、強い<100>配向及び平滑
な表面の多結晶シリコン膜を得るためには、1時間当り
の堆積速度の」1限が1〜2μm程度であることが好適
であることが推定される。
] 8
実施例3
700℃の時強い<100>配向が観測された高周波電
力が5Wの条件で一定として、堆積温度を600〜80
0℃まで変化させてアンドープ膜を作製してX−線回折
の相対強度を測定した(他の堆積条件は実施例1と同じ
)。結果として、温度を増加させていくと、最初< 1
10 >の相対強度が630℃付近から増加し始め、6
80℃付近で最大値を取りその後、急激に減少する。一
方、<100>の相対強度は660℃付近から増加し始
め、700〜730 ’Cで最大値を取った後、序々に
減少した。<111>および<311>の相対強度は<
110>や<100>の強度に比較して全温度範囲で弱
く、温度の増加に対してはわずかに単調増加している。
力が5Wの条件で一定として、堆積温度を600〜80
0℃まで変化させてアンドープ膜を作製してX−線回折
の相対強度を測定した(他の堆積条件は実施例1と同じ
)。結果として、温度を増加させていくと、最初< 1
10 >の相対強度が630℃付近から増加し始め、6
80℃付近で最大値を取りその後、急激に減少する。一
方、<100>の相対強度は660℃付近から増加し始
め、700〜730 ’Cで最大値を取った後、序々に
減少した。<111>および<311>の相対強度は<
110>や<100>の強度に比較して全温度範囲で弱
く、温度の増加に対してはわずかに単調増加している。
以上の結果から、ある方位に対してその相対強度が他の
方位からの信号に比較して主信号となるその方向での配
向は、<110>配向は650℃から680℃の間、<
100>配向は690℃から730℃の間で観測される
。この堆積温度依存性は、通常の低ガス圧力下での熱C
VD (LPGVD)法によって堆積された多結晶シリ
コン膜における各配向の堆積温度依存性と非常に類似し
ている。
方位からの信号に比較して主信号となるその方向での配
向は、<110>配向は650℃から680℃の間、<
100>配向は690℃から730℃の間で観測される
。この堆積温度依存性は、通常の低ガス圧力下での熱C
VD (LPGVD)法によって堆積された多結晶シリ
コン膜における各配向の堆積温度依存性と非常に類似し
ている。
方、高周波電力を15W以上とした場合には、<100
>配向は全堆積温度範囲で観測されない。
>配向は全堆積温度範囲で観測されない。
以上の結果、およびLPGVD膜の配向の堆積温度依存
性との類似性を考慮して、<100>配向を可能ならし
める堆積条件について推定する。なお、LPGVD膜の
場合、シランの圧力を一定とした時ある堆積温度範囲で
<100>配向が観測されているか、シランの圧力を減
少させると、<100>配向か観測される堆積温度の」
1限および下限共に、低温側に移動することが報告され
ている(なお、<110>配向が観測される範囲も移動
して、常に<100>配向よりも低温側で観測される)
。
性との類似性を考慮して、<100>配向を可能ならし
める堆積条件について推定する。なお、LPGVD膜の
場合、シランの圧力を一定とした時ある堆積温度範囲で
<100>配向が観測されているか、シランの圧力を減
少させると、<100>配向か観測される堆積温度の」
1限および下限共に、低温側に移動することが報告され
ている(なお、<110>配向が観測される範囲も移動
して、常に<100>配向よりも低温側で観測される)
。
堆積温度の増加およびガス圧力の減少は、共に、基板表
面に到達した反応分子の運動エネルギーを増加させるも
のであり、この運動エネルギーのある適当な範囲で、こ
れが主な原因となって、< 1.00 >配向の実現が
可能になっているものと考えられる。
面に到達した反応分子の運動エネルギーを増加させるも
のであり、この運動エネルギーのある適当な範囲で、こ
れが主な原因となって、< 1.00 >配向の実現が
可能になっているものと考えられる。
プラズマの印加は、またこの運動エネルギーを増加させ
る。しかし、プラズマが配向性に与える効果としては、
運動エネルギーの増加だけではなく、スパッタリング効
果により弱い5i−8tボンドを除去する物理的な効果
(この効果が堆積されたシリコン膜の表面を平滑にして
いる原因の一つと考えられる)も寄与していると考えら
れる。
る。しかし、プラズマが配向性に与える効果としては、
運動エネルギーの増加だけではなく、スパッタリング効
果により弱い5i−8tボンドを除去する物理的な効果
(この効果が堆積されたシリコン膜の表面を平滑にして
いる原因の一つと考えられる)も寄与していると考えら
れる。
事実として単結晶シリコンにおいて、<100>方向の
面は、<110>や<111>方向に比較してエツチン
グ除去されやすい。本発明の多結晶シリコン膜において
も、高周波電力を増加(スパッタリング効果が増加する
)させた時、<100>配向からエツチング除去されに
くい<110>配向に変化している。そのため、<10
0>配向が観測される印加高周波電力の上限の値は、前
記した他の堆積条件によって余り大きくは変化しないと
考えられる。しかし、プラズマ印加による基板表面にお
ける吸着反応分子の運動エネルギー増加の効果は、堆積
温度の減少又はガス圧力を増加させた時(運動エネルギ
ーが減少する)、上記の高周波電力の上限値はいくらか
増加するであろう。
面は、<110>や<111>方向に比較してエツチン
グ除去されやすい。本発明の多結晶シリコン膜において
も、高周波電力を増加(スパッタリング効果が増加する
)させた時、<100>配向からエツチング除去されに
くい<110>配向に変化している。そのため、<10
0>配向が観測される印加高周波電力の上限の値は、前
記した他の堆積条件によって余り大きくは変化しないと
考えられる。しかし、プラズマ印加による基板表面にお
ける吸着反応分子の運動エネルギー増加の効果は、堆積
温度の減少又はガス圧力を増加させた時(運動エネルギ
ーが減少する)、上記の高周波電力の上限値はいくらか
増加するであろう。
また、堆積温度にも下限の値があり、600〜650℃
程度以下では通常のLPGVD膜とプラズマ印加法(P
ECVD )による膜とては、その堆積速度には大きな
差かある(Journal of AppliedPh
ysics、 6418) 150ctober 1
988 、 4155頁。
程度以下では通常のLPGVD膜とプラズマ印加法(P
ECVD )による膜とては、その堆積速度には大きな
差かある(Journal of AppliedPh
ysics、 6418) 150ctober 1
988 、 4155頁。
Pig、 1. (a) 、参照)。そのため、<10
0>配向が可能である比較的低い高周波電力の印加の下
では、PECVD膜の場合、堆積温度が低いことおよび
堆積速度か早いことのために結晶化せずにアモルファス
となりやすい。
0>配向が可能である比較的低い高周波電力の印加の下
では、PECVD膜の場合、堆積温度が低いことおよび
堆積速度か早いことのために結晶化せずにアモルファス
となりやすい。
多結晶シリコン膜を薄膜トランジスタに応用する場合、
多結晶シリコン膜上に作製されるゲート絶縁膜の厚さは
500人であり、本発明により実現されている多結晶シ
リコン膜の表面の荒れの大きさはこの応用に対しては全
く問題がない。一方、従来のLPGVD法によって堆積
された多結晶シリコン膜の表面荒れは、<100>配向
が観測できる600℃以上の堆積温度では、本発明の研
究によれば100Å以上であり、l−記の目的には使用
できない。さらには、従来のL P CV D膜の場合
、表面の荒れはその配向の強さと共に増加し、強い<
1.00 >配向をもつL P CV D膜においては
、その表面の荒れは2000人にも達することが報告さ
れている。
多結晶シリコン膜上に作製されるゲート絶縁膜の厚さは
500人であり、本発明により実現されている多結晶シ
リコン膜の表面の荒れの大きさはこの応用に対しては全
く問題がない。一方、従来のLPGVD法によって堆積
された多結晶シリコン膜の表面荒れは、<100>配向
が観測できる600℃以上の堆積温度では、本発明の研
究によれば100Å以上であり、l−記の目的には使用
できない。さらには、従来のL P CV D膜の場合
、表面の荒れはその配向の強さと共に増加し、強い<
1.00 >配向をもつL P CV D膜においては
、その表面の荒れは2000人にも達することが報告さ
れている。
第1図は、本発明の実施例で使用したシリコン膜作製装
置の概略図、第2図及び第3図はそれぞれ実施例におけ
る高周波電力を変えた場合の各結晶軸の配向の相対強度
の変化を示す図である。 1・・・反応管、2・・・高周波コイル、3・・電気炉
、4・・・基板。 出願人代理人 弁理士 鈴江武彦
置の概略図、第2図及び第3図はそれぞれ実施例におけ
る高周波電力を変えた場合の各結晶軸の配向の相対強度
の変化を示す図である。 1・・・反応管、2・・・高周波コイル、3・・電気炉
、4・・・基板。 出願人代理人 弁理士 鈴江武彦
Claims (2)
- (1)反応装置内に基板を配置する工程と、上記反応装
置内にシラン系ガスを含む原料ガスを導入して500〜
800℃で熱分解する工程と、熱分解と同時にプラズマ
発生用電力を印加して上記原料ガス中でプラズマを発生
させる工程と、原料ガスの熱分解とプラズマの発生とに
より、上記基板上にシリコンを堆積させて多結晶シリコ
ン膜を形成する工程と、を具備し、 上記プラズマ発生用印加電力を、シリコン膜が<110
>配向の多結晶となる印加電力よりも低く制御して、主
に<100>配向で、表面が平滑な多結晶シリコン膜を
得る、多結晶シリコン膜の製造方法。 - (2)請求項1の方法で得られた多結晶シリコン膜に、
更に結晶粒サイズの増加処理を施す多結晶シリコン膜の
製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029286A JPH02208293A (ja) | 1989-02-08 | 1989-02-08 | 多結晶シリコン膜の製造方法 |
| US07/472,954 US5064779A (en) | 1989-02-08 | 1990-01-31 | Method of manufacturing polycrystalline silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029286A JPH02208293A (ja) | 1989-02-08 | 1989-02-08 | 多結晶シリコン膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02208293A true JPH02208293A (ja) | 1990-08-17 |
| JPH0512315B2 JPH0512315B2 (ja) | 1993-02-17 |
Family
ID=12272006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029286A Granted JPH02208293A (ja) | 1989-02-08 | 1989-02-08 | 多結晶シリコン膜の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5064779A (ja) |
| JP (1) | JPH02208293A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256566A (en) * | 1991-05-08 | 1993-10-26 | Texas Instruments Incorporated | Method for in-situ doping of deposited silicon |
| US5607724A (en) * | 1991-08-09 | 1997-03-04 | Applied Materials, Inc. | Low temperature high pressure silicon deposition method |
| US5614257A (en) * | 1991-08-09 | 1997-03-25 | Applied Materials, Inc | Low temperature, high pressure silicon deposition method |
| JP2009517549A (ja) * | 2005-11-30 | 2009-04-30 | ユージン テクノロジー カンパニー リミテッド | 多結晶ポリシリコン薄膜の製造方法 |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3491903B2 (ja) * | 1990-05-18 | 2004-02-03 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| US5510146A (en) * | 1991-07-16 | 1996-04-23 | Seiko Epson Corporation | CVD apparatus, method of forming semiconductor film, and method of fabricating thin-film semiconductor device |
| US5695819A (en) * | 1991-08-09 | 1997-12-09 | Applied Materials, Inc. | Method of enhancing step coverage of polysilicon deposits |
| US5227330A (en) * | 1991-10-31 | 1993-07-13 | International Business Machines Corporation | Comprehensive process for low temperature SI epit axial growth |
| TW215967B (en) * | 1992-01-17 | 1993-11-11 | Seiko Electron Co Ltd | MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same |
| JPH06204137A (ja) * | 1992-10-19 | 1994-07-22 | Samsung Electron Co Ltd | 多結晶シリコン薄膜の製造方法 |
| KR100250020B1 (ko) * | 1993-03-02 | 2000-03-15 | 가네꼬 히사시 | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) |
| JP2616554B2 (ja) * | 1994-04-22 | 1997-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5438019A (en) * | 1994-07-11 | 1995-08-01 | Micron Semiconductor, Inc. | Large area thin film growing method |
| US5651839A (en) * | 1995-10-26 | 1997-07-29 | Queen's University At Kingston | Process for engineering coherent twin and coincident site lattice grain boundaries in polycrystalline materials |
| JP2001147446A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| US6726955B1 (en) | 2000-06-27 | 2004-04-27 | Applied Materials, Inc. | Method of controlling the crystal structure of polycrystalline silicon |
| US20080057220A1 (en) * | 2006-01-31 | 2008-03-06 | Robert Bachrach | Silicon photovoltaic cell junction formed from thin film doping source |
| US7858427B2 (en) * | 2009-03-03 | 2010-12-28 | Applied Materials, Inc. | Crystalline silicon solar cells on low purity substrate |
| JP5928366B2 (ja) * | 2013-02-13 | 2016-06-01 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
| JPS57109323A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Plasma chemical vapor-phase growing method |
| JPS58176929A (ja) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4497683A (en) * | 1982-05-03 | 1985-02-05 | At&T Bell Laboratories | Process for producing dielectrically isolated silicon devices |
| JPS5982715A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 再結晶シリコン膜の形成方法 |
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
| US4662059A (en) * | 1985-09-19 | 1987-05-05 | Rca Corporation | Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces |
| US4918028A (en) * | 1986-04-14 | 1990-04-17 | Canon Kabushiki Kaisha | Process for photo-assisted epitaxial growth using remote plasma with in-situ etching |
| JPH0639703B2 (ja) * | 1986-04-15 | 1994-05-25 | キヤノン株式会社 | 堆積膜形成法 |
| JPS6310573A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63236310A (ja) * | 1987-03-25 | 1988-10-03 | Nippon Soken Inc | 半導体素子及びその製造方法 |
| JP2580265B2 (ja) * | 1988-06-30 | 1997-02-12 | 大阪瓦斯株式会社 | 複合不織布 |
-
1989
- 1989-02-08 JP JP1029286A patent/JPH02208293A/ja active Granted
-
1990
- 1990-01-31 US US07/472,954 patent/US5064779A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256566A (en) * | 1991-05-08 | 1993-10-26 | Texas Instruments Incorporated | Method for in-situ doping of deposited silicon |
| US5607724A (en) * | 1991-08-09 | 1997-03-04 | Applied Materials, Inc. | Low temperature high pressure silicon deposition method |
| US5614257A (en) * | 1991-08-09 | 1997-03-25 | Applied Materials, Inc | Low temperature, high pressure silicon deposition method |
| US5874129A (en) * | 1991-08-09 | 1999-02-23 | Applied Materials, Inc. | Low temperature, high pressure silicon deposition method |
| JP2009517549A (ja) * | 2005-11-30 | 2009-04-30 | ユージン テクノロジー カンパニー リミテッド | 多結晶ポリシリコン薄膜の製造方法 |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
Also Published As
| Publication number | Publication date |
|---|---|
| US5064779A (en) | 1991-11-12 |
| JPH0512315B2 (ja) | 1993-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02208293A (ja) | 多結晶シリコン膜の製造方法 | |
| US7186630B2 (en) | Deposition of amorphous silicon-containing films | |
| JP4417625B2 (ja) | トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法 | |
| TWI405248B (zh) | 沉積摻雜碳之磊晶半導體層之方法、沉積半導體材料的方法與裝置及在反應腔室中之基板上形成電晶體設備之方法 | |
| JP5571287B2 (ja) | 化学気相成長によって置換的に炭素でドーピングされた結晶性Si含有材料を製造する方法 | |
| JPH05211127A (ja) | プラズマ強化化学気相成長法 | |
| TW475252B (en) | Semiconductor device having crystallinity-controlled gate electrode | |
| JPH01161826A (ja) | 気相エピタキシャル成長法 | |
| KR100425934B1 (ko) | 실리콘-게르마늄막 형성 방법 | |
| KR100723882B1 (ko) | 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법 | |
| Zhou et al. | Control of crystallinity of microcrystalline silicon film grown on insulating glass substrates | |
| JPH04298023A (ja) | 単結晶シリコン薄膜の製造方法 | |
| Shiota et al. | Structural and electrical properties of poly-SiGe thin films prepared by reactive thermal CVD | |
| JP3209789B2 (ja) | ポリシリコン薄膜堆積物およびその製法 | |
| Syed et al. | Temperature effects on the structure of polycrystalline silicon films by glow-discharge decomposition using SiH4/SiF4 | |
| TWI810591B (zh) | 非晶矽膜形成方法、半導體器件製造方法及利用該方法製造的半導體器件 | |
| Moniruzzaman et al. | Structure of polycrystalline silicon films deposited at low temperature by plasma CVD on substrates exposed to different plasma | |
| CN120273023B (zh) | 一种形貌可控制备星状二硫化钼单晶的方法及其应用 | |
| JPH04318921A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003528443A5 (ja) | ||
| JPH04144165A (ja) | 半導体装置の製造方法 | |
| JPS6223451B2 (ja) | ||
| CN121065669A (zh) | 一种利用两种硅前驱体化合物形成薄膜的方法 | |
| KR0151821B1 (ko) | 입자 생성이 억제된 실리콘의 화학 증착 방법 | |
| JP3610172B2 (ja) | 半導体記憶素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |